KR100294394B1 - 인쇄회로기판용전해동박및그의제조방법 - Google Patents

인쇄회로기판용전해동박및그의제조방법 Download PDF

Info

Publication number
KR100294394B1
KR100294394B1 KR1019970068566A KR19970068566A KR100294394B1 KR 100294394 B1 KR100294394 B1 KR 100294394B1 KR 1019970068566 A KR1019970068566 A KR 1019970068566A KR 19970068566 A KR19970068566 A KR 19970068566A KR 100294394 B1 KR100294394 B1 KR 100294394B1
Authority
KR
South Korea
Prior art keywords
copper foil
alloy
electrolytic
zinc
metal
Prior art date
Application number
KR1019970068566A
Other languages
English (en)
Other versions
KR19990049596A (ko
Inventor
이이근
우경녕
Original Assignee
권문구
엘지전선 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 권문구, 엘지전선 주식회사 filed Critical 권문구
Priority to KR1019970068566A priority Critical patent/KR100294394B1/ko
Publication of KR19990049596A publication Critical patent/KR19990049596A/ko
Application granted granted Critical
Publication of KR100294394B1 publication Critical patent/KR100294394B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H05K3/382—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal
    • H05K3/384—Improvement of the adhesion between the insulating substrate and the metal by special treatment of the metal by plating
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/56—Electroplating: Baths therefor from solutions of alloys
    • C25D3/565—Electroplating: Baths therefor from solutions of alloys containing more than 50% by weight of zinc
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 인쇄회로기판용 절연기판에 접착되는 전해동박에 대해 접착강도를 좋게 함과 함께 내열충격성, 내약품성을 갖게 하는 것에 관한 것이다.
이에 따른 본 발명은 Zn-As 베리어층이 형성된 전해동박으로 하는 구성과, 이를 형성함에 있어서는 착화제로서 피로인산 칼륨을 포함한 전해액으로 전해 처리하여 전해동박면에 Zn-As 베리어층을 형성시키는 방법으로 구성된다.

Description

인쇄회로기판용 전해동박 및 그의 제조방법
본 발명은 인쇄회로기판용 절연기판에 접착되는 전해동박에 관한 것으로, 보다 상세하게는 전해동박의 표면에 Zn-As 합금인 베리어층을 형성시켜 절연기판과의 접착강도를 좋게 함과 함께 내열성 및 내약품성이 개선된 전해동박 및 그 제조방법에 관한 것이다.
인쇄회로기판(PCB)은 라디오, 텔레비젼, 세탁기, VTR 등의 민생용 전자, 전기제품 및 컴퓨터, 무선통신기기, 각종 제어기기 등의 산업용 전기, 전자기기의 정밀제어에 광범위하게 사용되고 있다.
최근에는 전기, 전자기기의 경박단소화가 가속화됨에 따라서 기판용 인쇄회로가 미세화 및 고집적 소형화되고 있으며, 인쇄회로기판의 고품질이 요구되고 있다.
인쇄회로기판의 수요는 그 적용분야가 무선 송수신기, 자동화기기 및 각종 놀이구기등으로 지속적으로 창출되고 있으며, 기판의 다층화로 제조방법이 강화되어 고품질의 동박이 요구되고 있다.
산업용 인쇄회로의 절연기판으로는 주로 유리섬유(Glass fiber)를 에폭시 수지에 함침시킨 난연성(Flame retardant)의 프리프레그(Prepreg)가 사용되고 있으며, 이러한 절연기판에 인쇄회로용 전해동박을 고온고압에서 접착하고 회로설계에 따라 에칭하여 인쇄회로기판을 얻는다.
절연기판에 접착되는 전해동박은 일반적으로 황산동 용액에서 연속적인 전해전착법으로 동생박(Raw foil)을 만들고 이를 절연기판과의 접착력 향상을 위해 동생박면에 동(Copper) 노들(Nodel)을 형성하는 거침도금처리를 하거나, 거침처리된 표면에 베리어(Barrier)층을 형성시킨후 전해크로메이트 방청처리하여 전해동박을 얻고 있다.
상기 인쇄회로기판 제조시 수지층인 절연기판에 노란얼룩(Brown stain)의 반점이 종종 나타나고 있는데, 이런 현상은 수지의 부도체 특성에 영향을 주게 되며 인쇄회로 실행에도 영향을 주게 됨에 따라 최종 PCB의 물리적 성질이 불량하게 되는 원인이 된다.
절연기판층의 노란반점에 대한 원인은 아직 명확히 구명되지는 않았으나 동박과 절연기판층과의 화학적, 기계적 상호반응에 기인한다고 추정되고 있다.
이러한 결함은 동박과 절연기판과의 고온, 고압에 의한 접착공정에서 접착력 감소의 원인이 된다.
이런 문제를 해결하기 위해 여러 가지 방법이 제안되고 있으며, 미국특허 제 3,585,010(1971)호, 제 3,857,681(1974)호, 제 4,049,481(1977)호에서는 절연기판과 동박의 접착시 노란얼룩의 번점이 발생하지 않고 접착력이 우수한 동박표면처리 방법이 제시되고 있다.
상기 미국특허 제 3,585,010호 및 제 3,857,681호에서는 절연기판과 접착하는 동박면에 Cu-Zn의 황동을 표면처리하는 방법에 제시되고 있으며, 미국특허 제 4,049,481호에서는 Zn-Sn을 표면처리하여 절연기판과 고압으로 접착하여 Cu-Zn-Sn의 3원합금의 성질을 부여하는 방법이 제시되고 있다.
그리고 한국특허 제65333(1993)호에서는 펄스(Pulse)전류를 이용하여 Cu-As 합금도금하여 절연기판과의 접착력 향상을 위한 방법이 제시되고 있다.
이와 같이 전해동박을 얻는 선행기술은 절연기판에 접착될 동생박의 면에 생성된 동 산화물을 제거하여 표면처리될 면을 활성화(Activation)하고 동으로 거침처리 한후 이어서 전해법으로 베리어층을 형성하고 방청처리하게 된다.
상기한 선행기술에서 베리어층을 형성함에 있어서는 합금층 형성을 위한 전해액에 착화제(Complexing agent)로써 시안(Cyanogen, CN) 또는 구연산나트륨(Sodium citrate, Na3C6H5O7) 또는 주석산(Tartaric acid)이 주로 사용되고 있다.
대부분 금 속의 전해석출은 단순금속이온 형태보다도 금속착물 형태로 존재하는 수용액으로부터 이루어지고 있으며, 금속착화합물 함유욕으로 부터의 전해전착은 피막의 균일전착성이 매우 우수하여 전해동박의 도금될 면의 Nodule은 물론 깊은 골까지 균일하게 도금이 되며, 피막의 결정립이 미세하고 균일하여 광택이 있을 뿐 아니라 전기화학적으로 비(Base)한 금속과 귀(Noble)한 금 속의 합금도금이 가능케 된다.
그러나 선행기술에서 사용되고 있는 착화제인 시안은 도금성은 매우 우수하나 독성의 산성용액으로 조업중에 위해가스 발생의 위험성이 있음은 물론 폐수처리에서도 환경오염의 원인이 된다.
그리고 구연산나트륨을 함유한 전해액은 산성용액으로 설비부식의 원인이 된다.
그리고 주석산은 전기화학적으로 이온화 경향이 큰 금 속의 합금도금에서 불안정하다.
또한 선행기술들은 CCL(Copper Cald Laminate) 공정과 PCB(Printed Circuit Board)제조시 내열성과 내약품성이 우수하지 못하고 있다.
또한, 황동만의 베리어층 표면처리시는 동박의 회로구성시 염화제일동 용액, 염화제이철 용액 또는 과황산암모늄 용액 등의 에칭액에서 아연이 동보다 빨리 용해되기 때문에 아연이 우선 침식당하여 동박회로와 절연기판층의 접착면적이 감소하는 언더마이닝(Undermining)현상이 발생하고, 동박회로가 절연기판과 분리될 가능성이 있다.
본 발명은 상기한 종래의 문제점을 해결함과 함께 종래와는 달리 베리어층을 Zn-As 합금으로 구성시킴과 함께 이를 얻기 위한 전해처리시 전해액에 착화제로서 피로인산칼륨을 포함한 전해액으로 하여 베리어층을 형성시켜 전해처리시 무독성을 갖음과 함께 절연기판과의 접착강도를 유지하면서 내열충격성 및 내약품성을 갖는 전해동박을 얻고자 하는데 그 목적이 있다.
상기 목적 달성을 위한 본 발명은 절연기판과 접착되는 전해동박의 면에 아연과 비소(Zn-As)의 2원계 합금인 베리어층(Barrier)이 형성된 전해동박으로 구성된다.
또한 본 발명은 상기한 Zn-As 베리어층 상면에 2층인 Zn-Sn 합금 피복층을 구성시키는데 또 다른 특징이 있다.
또한 본 발명은 상기한 Zn-As층 및 Zn-Sn층을 형성시킴에 있어서는 상기 합금층을 이룰 전해액에 피로인산칼륨(K4P2O7)인 착화제를 포함하여 전해처리하는 방법에 또 다른 특징이 있다.
본 발명에 따른 전해처리 조건으로서는 액온도 20∼50℃, 처리시간 2∼20초, PH9∼13, 음극전류밀도 0.5∼20A/dm3로 함이 바람직하다.
그리고 합금층을 형성시킬 조성액으로서는 황산아연 0.1∼20g/ℓ(금속아연으로서의 양)과 아비산 0.05∼5g/ℓ(금속비소로서의 양), 피로인산칼륨(K4P2O7) 10∼200g/ℓ로 혼합된 전해액으로 함이 바람직하다.
또한 본 발명은 상기 처리하여서된 Zn-As 베리어층 상면에 2층으로서의 Zn-Sn 베리어층을 형성시키기 위한 전해처리는 상기한 액온도, 처리시간, PH, 음극전류밀도와 동일조건으로 하여 실시하며, 이때 Zn-Sn 합금층을 얻기 위한 전해액은 황산아연 0.1∼20g/ℓ(금속아연으로서의 양), 황산주석 0.1∼10g/ℓ(금속주석으로서의 양), 피로인산칼륨(K4P2O7) 10∼300g/ℓ로 조성된 전해액으로 하여 전해처리 한다.
착화제로 사용되는 상기 피로인산칼륨은 피로인산과 금속이온, 즉 아연 및 비소이온과 결합하여 착화합물을 형성하게 되어 전기화학적으로 이온화 경향이 큰 아연과 이온화 경향이 적은 비소의 이온화 경향을 접근시켜 주는데 매우 효과적으로 작용하여 Zn-As의 합금을 가능케 한다.
이때 사용된 피로인산칼륨은 전해액중의 금속이온 대비 충분한 량이 첨가되어야 하며, 첨가량은 10∼200g/ℓ로 하는 것이 좋다.
첨가량이 적게되면 전해액중의 금속이온이 충분히 착화합물을 형성하지 못하여 금속수산화물로 침전하게 되어 합금도금면이 불균일 해지고, 전해반응중에 발생하는 HPO3등의 증가로 도금액의 수명이 짧아지게 된다.
그리고 200g/ℓ 이상의 농도에서도 가능하지만 반응과 무관한 피로인산이 과다하여 경제성이 적어진다.
본 발명에서는 합금도금 성분으로 아연과 비소의 2원계 합금을 베어리층으로 표면처리후 전해크로메이팅 하거나, 상기 아연과 비소의 합금표면처리 후 아연과 주석의 2원계 합금을 2층 도금후 전해크로메이트 하는 것이다.
따라서 절연기판과 고온, 고압으로 성형후에 Cu-Zn-As의 3원계 합금 또는 Cu-Zn-As-Sn의 4원계 합금이 전해동박과 절연기판층 사이에 형성되도록 하는 것이 특징이다.
합금성분중의 아연은 고온에서 절연기판과 성형중에 동이온이 절연기판층 속으로 확산되는 것을 억제하여 절연기판의 열화를 감소하여주고 전기 절연성을 유지하게 하는 특성을 가진다.
이때 전해액의 농도는 아연의 경우 0.1∼20g/ℓ의 범위로 한다.
0.1g/ℓ 이하의 범위에서는 처리시간이 길어 생산성이 낮고 전류효율이 떨어지며, 20g/ℓ 이상의 농도에서도 도금이 가능하지만 착화제로 사용된 피로인산칼륨의 과다한 소모로 경제성이 떨어진다.
주석은 PCB 제조과정에서 사용되는 염산 등의 약품에 의한 언더마이닝을 감소시켜 절연기판과의 접착력을 유지하도록 하는 효과가 있다.
그리고 합금성분중의 비소는 합금층의 탈아연 현상을 억제하고 고온에서 절연기판과 성형중에 아연과 함께 내열성을 향상시키는 효과와 염산 등의 약품사용시에도 언더마이닝 현상을 억제하는 특징이 있다.
비소의 경우에는 0.05∼5g/ℓ의 범위로 한다.
0.05g/ℓ 이하의 농도에서는 처리시간이 길고 합금화 비율이 적어 효과가 적고, 5g/ℓ 이상에서는 합금도금층의 비소가 과다하게 되고 피로인산의 소모가 과다형 경제성이 떨어진다.
이러한 액조성에서 액온도는 20∼50℃이며 온도가 너무 낮으면 금속이온의 용해가 어렵고 액관리가 힘들며 전류효율이 낮다.
또한 온도가 너무 높으면 온도관리가 어려워 도금표면이 불균일하다.
pH는 9∼13의 Alkali상태로하며 이때 합금도금층의 두께는 0.01∼0.2㎛의 범위로 한다.
두께가 너무 작으면 합금효과가 떨어지고 너무 두꺼우면 PCB 공정에서 Etching 시간이 길어진다.
합금피막의 두께조절은 처리시간 및 전류밀도를 조절하여 얻는다.
처리시간은 2∼20초이며 음극전류밀도는 0.5∼20A/d㎡ 으로 한다.
이와 같이 처리된 동박의 상면에 Zn-Sn 합금을 도금 후 전해크로메이트 처리를 한다.
다음은 실시예에 따라 설명한다.
실시예 1
하기의 액조성과 처리조건으로 Zn-As 합금 표면처리를 한다.
액조성 : 황산아연(금속아연으로서) 10 g/ℓ
아비산(금속비소로서) 1 g/ℓ
피로인산칼륨 120 g/ℓ
초리조건 : 액온도 40℃
pH 11
전류밀도 10 A/d㎡
처리시간 5초
상기의 방법으로 합금도금처리후 절연기판과 접착성형 및 Etching 후의 접착강도를 측정한 결과를 표 1에 나타내었으며, Etching 전에는 2.3㎏/㎝, Etching 후에는 2.2㎏/㎝ 이상의 결과를 나타내었다.
실시예 2
실시예 1로 Zn-As 도금 후 하기와 같은 액조성과 같은 처리조건으로 2차 도금처리를 하였다.
액조성 : 황산아연(금속아연으로서) 10 g/ℓ
황산주석(금속주석으로서) 2 g/ℓ
피로인산칼륨 150 g/ℓ
처리조건 : 액온도 40℃
pH 11
전류밀도 10A/d㎡
처리시간 5초
상기의 방법으로 합금도금처리후 절연기판과 접착성형 및 Etching후의 접착강도를 측정한 결과를 표 1에 나타내었으며, Etchibg 전에는 2.5㎘/㎝, Etching 후에는 2.5㎏㎝ 이상의 결과를 나타냈다.
비교예 1
실시예 2에서 Zn-As 도금을 하지 않고 Zn-Sn 합금만을 하기와 같이 액조성과 처리조건을 사용한 것 이외에는 실시예 2와 같은 합금 표면처리를 실시하였다.
처리조건 : 전류밀도 15A/d㎡
처리시간 5초
상기와 같은 방법으로 합금도금처리후 절연기판과 접착성형 및 Ecthing 후의 접착강도를 측정한 결과 표 1에 나타내었다.
실시예 및비교예 접착강도(㎏/㎝)
적층성형후 Etching후
실시예 1 2.5 2.4
실시예 2 2.7 2.7
비교예 2.1 2.0
이상에서와 같이 본 발명은 인쇄회로용 절연기판과 접착되는 동박의 면에 Zn-As의 2원계 합금이 피복되고 또한 이와 같은 피복층을 얻기 위한 전해처리 조건중 착화제로서 피로인산 칼륨을 사용하므로써 전해처리시 무독성을 갖음과 함께 CCL 제작 및 PCB 제작중에 반복되는 열충격 및 약품에 대해서 내열성이 향상되고 언더마이닝(Undermining)이 최소로 되어 접착강도를 유지함으로써 회로의 박리를 방지할 수 있는 효과를 나타낸다.

Claims (5)

  1. 절연기판과 접착되는 동박의 면에 아연과 비소(Zn-As)의 2원계 합금인 베리어(Barrier) 피복층이 형성된 것임을 특징으로 하는 인쇄회로기판용 전해동박.
  2. 제 1 항에 있어서,
    Zn-As 합금인 베리어 피복층 상면에 Zn-Sn 합금피복층이 형성된 것임을 특징으로 하는 인쇄회로기판용 전해동박.
  3. 제 1 항에 있어서,
    Zn-As 합금 피복층이 동생막의 면에 생성된 동산화물을 제거하고 동으로 거침처리하여서된 동박상면에 형성된 것임을 특징으로 하는 인쇄회로기판용 전해동박.
  4. 전해석출로 얻어진 동 생박(Raw foll)면에 베리어(Barrier)층을 형성시키는 것에 있어서,
    황산아연 0.1∼20g/ℓ(금속아연으로서), 아비산 0.5∼5g/ℓ(금속비로서), 피로인산칼륨(K4P2O7) 10∼200g/ℓ로 조성된 전해액에서 액온도 20∼ 50℃, 처리시간 2∼20초, PH 9∼13, 음극전류밀도 0.5∼20A/d㎥의 조건으로 전해처리하여 Zn-As 합금인 베리어층이 형성되게 함을 특징으로 하는 인쇄회로기판용 전해동박의 제조방법.
  5. 제 4 항에 있어서,
    상기 Zn-As 합금인 베리어층 상면에 황산아연 0.1∼20g/ℓ(금속아연으로서), 황산주석 0.1∼10g/ℓ(금속주석으로서), 피로인산칼륨(K4P2O7) 10∼300g/ℓ로 조성된 전해액에서 액온도 20∼50℃, 음극전류밀도 0.5∼20A/d㎥, PH 9∼13, 처리시간 2∼20초의 조건으로 전해처리하여 Zn-Sn 합금인 2층이 형성되게 함을 특징으로 하는 인쇄회로기판용 전해동박의 제조방법.
KR1019970068566A 1997-12-13 1997-12-13 인쇄회로기판용전해동박및그의제조방법 KR100294394B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970068566A KR100294394B1 (ko) 1997-12-13 1997-12-13 인쇄회로기판용전해동박및그의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970068566A KR100294394B1 (ko) 1997-12-13 1997-12-13 인쇄회로기판용전해동박및그의제조방법

Publications (2)

Publication Number Publication Date
KR19990049596A KR19990049596A (ko) 1999-07-05
KR100294394B1 true KR100294394B1 (ko) 2001-09-17

Family

ID=37527526

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970068566A KR100294394B1 (ko) 1997-12-13 1997-12-13 인쇄회로기판용전해동박및그의제조방법

Country Status (1)

Country Link
KR (1) KR100294394B1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6893738B2 (en) 2001-10-23 2005-05-17 Lg Cable Ltd. Electrodeposited copper foil for PCB having barrier layer of Zn-Co-As alloy and surface treatment method of the copper foil
KR100965328B1 (ko) 2008-01-25 2010-06-22 엘에스엠트론 주식회사 내열 특성이 개선된 인쇄회로용 동박
CN105018985A (zh) * 2015-08-10 2015-11-04 灵宝华鑫铜箔有限责任公司 一种减少电解铜箔侧蚀现象的表面处理工艺
CN105177659A (zh) * 2015-08-10 2015-12-23 灵宝华鑫铜箔有限责任公司 一种提高铜箔耐腐蚀性能的表面处理工艺

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100857311B1 (ko) * 2007-06-18 2008-09-05 엘에스엠트론 주식회사 전해동박 및 그의 표면처리방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920019222A (ko) * 1991-03-11 1992-10-22 황기연 인쇄회로용 전해동박 및 그 제조방법
KR930007318A (ko) * 1991-09-16 1993-04-22 황기연 인쇄회로용 전해동박

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR920019222A (ko) * 1991-03-11 1992-10-22 황기연 인쇄회로용 전해동박 및 그 제조방법
KR930007318A (ko) * 1991-09-16 1993-04-22 황기연 인쇄회로용 전해동박

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6893738B2 (en) 2001-10-23 2005-05-17 Lg Cable Ltd. Electrodeposited copper foil for PCB having barrier layer of Zn-Co-As alloy and surface treatment method of the copper foil
KR100965328B1 (ko) 2008-01-25 2010-06-22 엘에스엠트론 주식회사 내열 특성이 개선된 인쇄회로용 동박
CN105018985A (zh) * 2015-08-10 2015-11-04 灵宝华鑫铜箔有限责任公司 一种减少电解铜箔侧蚀现象的表面处理工艺
CN105177659A (zh) * 2015-08-10 2015-12-23 灵宝华鑫铜箔有限责任公司 一种提高铜箔耐腐蚀性能的表面处理工艺
CN105177659B (zh) * 2015-08-10 2018-06-05 灵宝华鑫铜箔有限责任公司 一种提高铜箔耐腐蚀性能的表面处理工艺

Also Published As

Publication number Publication date
KR19990049596A (ko) 1999-07-05

Similar Documents

Publication Publication Date Title
EP0380545B1 (en) Improved circuit board material and electroplating bath for the production thereof
US4619871A (en) Copper foil for printed circuit board
US20090208762A1 (en) Copper Foil for Printed Wiring Board
JPS6255714B2 (ko)
US6419811B2 (en) Method for surface treatment of copper foil
US4144118A (en) Method of providing printed circuits
US4386139A (en) Copper foil for a printed circuit and a method for the production thereof
EP2620530A1 (en) Method for manufacturing copper foil for printed circuit board and copper foil for printed circuit board
CN101730391A (zh) 避免伽凡尼腐蚀效应的电路板微蚀方法
KR100294394B1 (ko) 인쇄회로기판용전해동박및그의제조방법
CN110139946B (zh) 塑料上的无铬镀覆蚀刻
KR100442564B1 (ko) 아연-코발트-비소 합금의 배리어층이 형성된 피씨비용전해동박 및 그 표면 처리방법
GB2070647A (en) Selective chemical deposition and/or electrodeposition of metal coatings, especially for the production of printed circuits
JP3623621B2 (ja) 銅箔の表面処理方法
KR930006103B1 (ko) 인쇄회로용 전해동박 및 그 제조방법
EP1807549B1 (en) Method for coating substrates containing antimony compounds with tin and tin alloys
KR101049236B1 (ko) 팔라듐을 이용한 무전해 도금방법
KR20120115339A (ko) 인쇄 회로 기판용 동박 및 인쇄 회로 기판용 동장 적층판
EP0298422B1 (en) Wiring method
CN114016098A (zh) 一种PCB用覆铜板电镀Ni-Co-Ce薄膜镀液及薄膜制备方法
EP1174530B1 (en) Method of producing conductor layers on dielectric surfaces
JPH0328389A (ja) 銅張積層板用銅箔層、その製造方法およびそれに用いるめっき浴
JP5443157B2 (ja) 高周波用銅箔及びそれを用いた銅張積層板とその製造方法
JPH0259639B2 (ko)
KR930001934B1 (ko) 인쇄회로용 전해동박 및 그 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090413

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee