KR100293981B1 - LCD Display - Google Patents

LCD Display Download PDF

Info

Publication number
KR100293981B1
KR100293981B1 KR1019980033992A KR19980033992A KR100293981B1 KR 100293981 B1 KR100293981 B1 KR 100293981B1 KR 1019980033992 A KR1019980033992 A KR 1019980033992A KR 19980033992 A KR19980033992 A KR 19980033992A KR 100293981 B1 KR100293981 B1 KR 100293981B1
Authority
KR
South Korea
Prior art keywords
pad
gate
shorting
pads
data
Prior art date
Application number
KR1019980033992A
Other languages
Korean (ko)
Other versions
KR20000014516A (en
Inventor
김동규
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980033992A priority Critical patent/KR100293981B1/en
Publication of KR20000014516A publication Critical patent/KR20000014516A/en
Application granted granted Critical
Publication of KR100293981B1 publication Critical patent/KR100293981B1/en

Links

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13458—Terminal pads
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/1306—Details
    • G02F1/1309—Repairing; Testing
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136254—Checking; Testing

Abstract

액정 표시 장치의 컬러 필터 기판과 박막 트랜지스터 기판이 겹치는 부분인 액티브 영역 바깥의 박막 트랜지스터 기판 가장자리 부분에 구동 아이시가 부착될 게이트 및 데이터 패드부가 드러나 있다. 게이트 패드 및 데이터 패드는 다수개의 게이트 및 데이터 패드 그룹으로 나뉘어 있으며, 검사 신호 인가용 패드가 게이트 패드 및 데이터 패드의 그룹 양쪽 바깥에 최대한 패드 그룹과 인접하게 각각 형성되어 있다.A gate and a data pad portion to which a driving ice is attached are exposed at an edge portion of the thin film transistor substrate outside the active region, which is a portion where the color filter substrate and the thin film transistor substrate overlap with each other. The gate pad and the data pad are divided into a plurality of gate and data pad groups, and pads for applying a test signal are respectively formed as close to the pad group as possible outside the group of the gate pad and the data pad.

Description

액정 표시 장치Liquid crystal display

본 발명은 액정 표시 장치에 관한 것으로서, 특히 액정 표시 장치의 검사 패드부 구조에 관한 것이다.The present invention relates to a liquid crystal display device, and more particularly, to a test pad structure of a liquid crystal display device.

일반적으로 액정 표시 장치는 배선 및 전극 등이 형성되어 있는 두 기판과 그 두 기판 사이에 주입되어 있는 액정을 포함하는 평판 표시 장치로서, 두 전극에 인가되는 전압을 변화시켜 액정에서의 빛의 투과율을 변화시킴으로써 표시를 구현하는 장치이다.In general, a liquid crystal display device is a flat panel display device including two substrates on which wirings and electrodes are formed and a liquid crystal injected between the two substrates, and the light transmittance of the liquid crystal is changed by changing the voltage applied to the two electrodes. It is a device that implements the display by changing.

이러한 액정 표시 장치의 제조 공정은 유리와 같은 부도체 기판에서 이루어지므로, 장치의 제조 공정 중에 발생한 정전기가 제대로 분산되지 않아, 정전기에 의해 절연막이나 소자 등이 손상될 가능성이 높다. 이러한 정전기에 의한 손상을 방지하기 위한 방법으로서, 유리 기판 위의 금속 배선을 쇼팅바를 형성하여 묶어주는 방법이 널리 사용되고 있다.Since the manufacturing process of such a liquid crystal display device is made of a non-conductive substrate such as glass, the static electricity generated during the manufacturing process of the device is not dispersed properly, and the insulating film, the element, etc. are likely to be damaged by the static electricity. As a method for preventing such damage due to static electricity, a method of forming a shorting bar and tying a metal wire on a glass substrate is widely used.

한편, 쇼팅바는 공정이 완료된 이후에 불량 패널을 검출하기 위한 검사에 이용되기도 한다. 모든 금속 배선이 하나의 쇼팅바에 연결되어 있는 종래의 구조에서는, 쇼팅바를 통해 모든 배선에 대해 동일한 검사 신호가 인가되므로 액정 표시 기판의 배선사이의 단락 등을 검출하기가 어렵다. 게다가, 신호가 전달되는 거리도 길기 때문에 신호의 왜곡이 발생한다.On the other hand, the shorting bar may be used for inspection to detect a defective panel after the process is completed. In the conventional structure in which all the metal wires are connected to one shorting bar, it is difficult to detect a short circuit between the wires of the liquid crystal display substrate since the same test signal is applied to all the wires through the shorting bar. In addition, since the distance over which the signal is transmitted is also long, signal distortion occurs.

본 발명의 과제는 배선 불량 검출이 용이하고, 검사 신호의 왜곡을 줄이는 액정 표시 장치의 구조를 제공하는 것이다.SUMMARY OF THE INVENTION An object of the present invention is to provide a structure of a liquid crystal display device which is easy to detect wiring defects and reduces distortion of an inspection signal.

도 1은 본 발명의 실시예에 따른 액정 표시 기판을 개략적으로 나타낸 평면도이고,1 is a plan view schematically showing a liquid crystal display substrate according to an embodiment of the present invention;

도 2는 도 1의 A 부분, 즉 게이트 패드부를 확대하여 나타낸 평면도이고,FIG. 2 is an enlarged plan view of a portion A, that is, a gate pad portion of FIG. 1;

도 3은 도 2의 III-III' 선에 대한 단면도이고,3 is a cross-sectional view taken along line III-III ′ of FIG. 2,

도 4는 도 1의 B 부분, 즉 데이터 패드부를 확대하여 나타낸 평면도이고,FIG. 4 is an enlarged plan view of portion B, that is, a data pad portion of FIG. 1;

도 5는 도 4의 V-V' 선에 대한 단면도이고,5 is a cross-sectional view taken along line VV ′ of FIG. 4;

도 6은 도 1의 C 부분, 즉 검사 패드부를 확대하여 나타낸 평면도이고,6 is an enlarged plan view of portion C, that is, an inspection pad of FIG. 1,

도 7은 검사 신호의 RC 지연을 보여주는 파형도이고,7 is a waveform diagram showing an RC delay of a test signal;

도 8은 본 발명의 다른 실시예에 따른 액정 표시 기판을 개략적으로 나타낸 평면도이고,8 is a plan view schematically illustrating a liquid crystal display substrate according to another exemplary embodiment of the present invention.

도 9는 도 8의 D 부분, 즉 검사 패드부를 나타낸 평면도이다.FIG. 9 is a plan view illustrating a portion D, that is, an inspection pad part of FIG. 8.

이러한 과제를 해결하기 위해 본 발명에 따른 액정 표시 장치에서는 제1 및 제2 쇼팅바가 게이트 패드를 홀수번째 및 짝수번째로 나누어 묶고 있고, 제1 및 제2 쇼팅바에는 검사 신호 인가용 제1 및 제2 패드가 각각 연결되어 있다. 여기에서, 게이트 패드는 다수의 게이트 패드 그룹으로 나뉘어 있으며, 제1 및 제2 패드로 이루어진 제1 검사 패드부는 게이트 패드 그룹의 양쪽 바깥에 위치한다.In order to solve this problem, in the liquid crystal display according to the present invention, the first and second shorting bars divide the gate pads in odd and even numbers, and the first and second shorting bars are applied to the first and second shorting bars. 2 pads are connected respectively. Here, the gate pad is divided into a plurality of gate pad groups, and the first test pad portion including the first and second pads is located outside both sides of the gate pad group.

검사 패드부가 게이트 패드 그룹 양쪽에 위치하는 이러한 구조에서는 검사 패드부의 제1 및 제2 패드를 통해 인가된 검사 신호는 한 그룹 내에서 동일한 지연을 가지며 각 그룹간에서도 동일한 지연을 가지기 때문에, 균일한 검사를 실시할 수 있다.In this structure in which the test pad portion is located at both sides of the gate pad group, the test signal applied through the first and second pads of the test pad portion has the same delay in one group and the same delay between the groups, so that uniform inspection is possible. Can be carried out.

데이터 패드부 근처에서는, 제3 및 제4 쇼팅바가 데이터 패드를 홀수번째 및 짝수번째로 나누어 묶고, 제3 및 제4 쇼팅 바에는 검사 신호 인가용 제3 및 제4 패드가 각각 연결되어 있으며, 다수의 데이터 패드 그룹의 양쪽 바깥에 제3 및 제4 패드로 이루어진 제2 검사 패드부가 위치할 수 있다.In the vicinity of the data pad portion, the third and fourth shorting bars divide the data pads into odd and even numbers, and the third and fourth shorting bars are connected to the third and fourth pads for applying the test signal, respectively. The second test pad part including the third and fourth pads may be positioned outside both sides of the data pad group of the second pad.

제1 및 제2 패드가 제1 및 제2 쇼팅 바 방향으로 서로 나란하게 형성되어 있고, 제3 및 제4 패드는 제3 및 제4 쇼팅 바 방향으로 서로 나란하게 형성될 수 있는데, 이 경우, 제1 및 제2 검사 패드부 근처의 제1 및 제2 쇼팅 바로부터 제1 및 제2 연결부가 각각 연장되어 제1 및 제2 패드와 연결되고, 제2 및 제4 쇼팅 바는 제1 및 제3 패드가 형성되어 있는 부분을 돌아가는 형태로 각각 형성되어 있는 것이 바람직하다.The first and second pads may be formed in parallel with each other in the first and second shorting bars, and the third and fourth pads may be formed in parallel with each other in the third and fourth shorting bars. The first and second connecting portions extend from the first and second shorting bars near the first and second test pad portions to connect with the first and second pads, respectively, and the second and fourth shorting bars are formed of the first and second shortening bars. It is preferable to form each in the form which turns around the part in which 3 pads are formed.

제1 및 제2 쇼팅 바, 제3 및 제4 쇼팅 바는 동일한 선폭으로 형성되어 있는 것이 좋으며, 제1 및 제2 쇼팅 바와 제1 검사 패드부, 제3 및 제4 쇼팅 바와 제2 검사 패드부는 동일한 재질로 형성되어 있는 것이 효과적이다 .Preferably, the first and second shorting bars, the third and fourth shorting bars are formed to have the same line width, and the first and second shorting bars and the first test pad portion, the third and fourth shorting bars, and the second test pad portion are It is effective to be formed of the same material.

따라서, 하는 작용을 한다.Therefore, it acts.

그러면, 첨부한 도면을 참고로 하여 본 발명의 실시예에 따른 액정 표시 장치에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세하게 설명한다.Next, a liquid crystal display according to an exemplary embodiment of the present invention will be described in detail with reference to the accompanying drawings so that a person skilled in the art may easily implement the present invention.

도 1은 본 발명이 실시예에 따른 액정 표시 장치를 개략적으로 나타낸 평면도로서, 액정 구동 아이시(driver integrated circuit)를 부착하기 전의 액정 기판을 보여준다.1 is a plan view schematically illustrating a liquid crystal display according to an exemplary embodiment of the present invention, and illustrates a liquid crystal substrate before attaching a liquid crystal driver IC.

도 1에 도시한 바와 같이, 액정 표시 장치의 하부 박막 트랜지스터 기판(1)과 상부의 컬러 필터 기판(2)이 서로 마주보도록 조립되어 있다. 이때, 컬러 필터 기판(2)과 박막 트랜지스터 기판(1)이 겹치는 부분이 액정 표시 장치의 화면이 구현되는 액티브 영역(active area:A/A)이 되며, 컬러 필터 기판(2)에 의해 덮이지 않는 박막 트랜지스터 기판(1)의 가장자리 부분은 외부로부터 신호를 인가하기 위한 구동 아이시가 부착될 부분이 된다.As shown in FIG. 1, the lower thin film transistor substrate 1 and the upper color filter substrate 2 of the liquid crystal display device are assembled to face each other. In this case, an overlapping portion of the color filter substrate 2 and the thin film transistor substrate 1 becomes an active area (A / A) where the screen of the liquid crystal display device is implemented, and is not covered by the color filter substrate 2. The edge portion of the thin film transistor substrate 1 is a portion to which a driving ice for applying a signal from the outside is attached.

두드러지게 도시되지는 않았지만, 액티브 영역(A/A) 내의 박막 트랜지스터 기판(1) 면에는 서로 수직으로 교차하는 다수의 게이트선(100)과 데이터선(200)이 중첩되어 있다. 게이트선(100)과 데이터선(200)이 교차하여 구획되는 다수의 화소에는 각 화소마다 화소를 스위칭하는 박막 트랜지스터가 형성되어 있어서, 박막 트랜지스터가 열리는 시점에서 화소 내로 화상 신호를 인가한다.Although not remarkably shown, a plurality of gate lines 100 and data lines 200 vertically intersect each other overlap the surfaces of the thin film transistor substrate 1 in the active region A / A. In the plurality of pixels, which are divided by the gate line 100 and the data line 200, thin film transistors for switching pixels are formed for each pixel, so that an image signal is applied into the pixel when the thin film transistor is opened.

액티브 영역(A/A)의 바깥으로 연장되어 있는 게이트선(100) 및 데이터선(210)의 끝에는 구동 아이시와 접촉하게 될 게이트 및 데이터 패드(110, 210)가 형성되어 있으며, 게이트 패드(110)의 바깥쪽으로는 게이트 패드(110)를 서로 연결하는 게이트 쇼팅 바(300)가, 데이터 패드(210)의 바깥으로는 데이터 패드(210)를 서로 연결하는 데이터 쇼팅 바(400)가 형성되어 있다. 이 쇼팅 바(300, 400)들은 공정 중에 게이트 및 데이터 배선들에 발생한 정전기를 분산시켜 배선을 보호한다.Gate and data pads 110 and 210, which are in contact with the driving ice, are formed at ends of the gate line 100 and the data line 210 extending out of the active area A / A, and the gate pad 110 is formed. ), A gate shorting bar 300 connecting the gate pads 110 to each other is formed outside, and a data shorting bar 400 connecting the data pads 210 to the outside of the data pad 210 is formed. . The shorting bars 300 and 400 protect wiring by distributing static electricity generated in the gate and data lines during the process.

또한, 인접한 배선 사이 또는 인접한 화소 사이의 단락을 검출하기 위한 검사 신호가 인가되는 검사 패드(310, 410)가 게이트 쇼팅 바(300) 및 데이터 쇼팅 바(400)의 끝에 각각 형성되어 있다.In addition, test pads 310 and 410 to which a test signal for detecting a short circuit between adjacent wires or between adjacent pixels are applied are formed at the ends of the gate shorting bar 300 and the data shorting bar 400, respectively.

종래와는 달리, 본 발명에서는 인접한 데이터선 또는 게이트선에 다른 전압이 인가되도록 게이트 배선 또는 데이터 배선이 각각 두 개 이상의 쇼팅 바(300, 400)에 나누어 연결되어 있다.Unlike the related art, in the present invention, the gate line or the data line is divided into two or more shorting bars 300 and 400 so that different voltages are applied to the adjacent data line or the gate line.

먼저, 쇼팅 바 구조에 대해 도 2 내지 도 6을 참고로 하여 자세히 설명한다.First, the shorting bar structure will be described in detail with reference to FIGS. 2 to 6.

도 2는 도 1의 A 부분, 즉 게이트 패드부를 확대하여 나타낸 평면도이고, 도 3은 도 2의 III-III' 선에 대한 단면도이다.FIG. 2 is an enlarged plan view of portion A, that is, a gate pad portion of FIG. 1, and FIG. 3 is a cross-sectional view taken along line III-III 'of FIG. 2.

도 2에 도시한 바와 같이, 기판(10) 위에 게이트선(101, 102)이 주 게이트 쇼팅 바(301)에 의해 하나로 연결되는 형태로 형성되어 있고, 게이트선(101, 102), 게이트 패드(111, 112) 및 게이트 쇼팅 바(301)를 게이트 절연막(20)이 덮고 있다.As shown in FIG. 2, the gate lines 101 and 102 are formed on the substrate 10 to be connected together by the main gate shorting bar 301, and the gate lines 101 and 102 and the gate pad ( The gate insulating film 20 covers the 111 and 112 and the gate shorting bar 301.

게이트 절연막(20) 위에는 크롬(Cr) 등과 같이 데이터선(200)과 동일한 재질의 제1 및 제2 쇼팅 바(302, 303)가 게이트 패드(111, 112)와 주 게이트 쇼팅 바(301) 사이에서 게이트선(101)과 중첩되어 있다.On the gate insulating layer 20, first and second shorting bars 302 and 303 made of the same material as the data line 200, such as chromium (Cr), may be disposed between the gate pads 111 and 112 and the main gate shorting bar 301. Overlaps with the gate line 101.

제1 및 제2 쇼팅 바(302, 303)는 보호막(30)에 덮여 있으며, 홀수번째 게이트선(101)과 제1 쇼팅 바(302)가 중첩되는 부분, 짝수번째 게이트선(102)과 졔2 쇼팅 바(303)가 중첩되는 부분, 홀수번째 게이트선(101) 및 짝수번째 게이트선(102)을 드러내는 접촉구(C1, C3, C2, C4)가 보호막(30)에 뚫려 있다. 또한, 보호막(30) 위에는 홀수번째 게이트선(101)과 제1 쇼팅바(301)를 접촉구(C1, C2)를 통해 연결하는 ITO 제1 연결 패턴(510)과 짝수번째 게이트선(102)고 제2 쇼팅 바(102)를 접촉구(C3, C4)를 통해 연결하는 ITO 제2 연결 패턴(520)이 형성되어 있다.The first and second shorting bars 302 and 303 are covered by the passivation layer 30, and the portion where the odd-numbered gate line 101 and the first shorting bar 302 overlap with each other, the even-numbered gate line 102, and Contact holes C1, C3, C2, and C4 exposing the overlapping bar 303, the odd-numbered gate line 101, and the even-numbered gate line 102 are formed in the passivation layer 30. In addition, the ITO first connection pattern 510 and the even-numbered gate line 102 connecting the odd-numbered gate line 101 and the first shorting bar 301 through the contact holes C1 and C2 on the passivation layer 30. The second ITO second connecting pattern 520 connecting the second shorting bar 102 through the contact holes C3 and C4 is formed.

여기에서, 제1 및 제2 쇼팅 바(301, 302)의 선폭(w1)은 기판이 고정세화 될수록 좁게 형성되어 있다.Here, the line widths w1 of the first and second shorting bars 301 and 302 are formed to be narrower as the substrate becomes finer.

도 4는 도 1의 B 부분, 즉 데이터 패드부를 확대하여 나타낸 평면도이며, 도 5는 도 4의 V-V' 선에 대한 단면도이다.4 is an enlarged plan view of a portion B, that is, a data pad of FIG. 1, and FIG. 5 is a cross-sectional view taken along line VV ′ of FIG. 4.

도 4 및 도 5에서와 같이, 기판(10) 위에 게이트선(101, 102)과 동일한 재질의 제3 및 제4 쇼팅 바(402, 403)가 형성되어 있고, 제3 및 제4 쇼팅 바(402, 403)를 게이트 절연막(20)이 덮고 있다.4 and 5, the third and fourth shorting bars 402 and 403 having the same material as the gate lines 101 and 102 are formed on the substrate 10, and the third and fourth shorting bars ( The gate insulating film 20 covers 402 and 403.

게이트 절연막(20) 위에는 데이터선(201, 202)이 형성되어 있고, 데이터선(201, 202)을 주 데이터 쇼팅 바(401)가 하나로 연결하고 있다. 이때, 데이터선(201, 202)은 데이터 패드(211, 212)와 주 데이터 쇼팅 바(401) 사이에서 제3 및 제4 쇼팅 바(402, 403)와 중첩되어 있다.The data lines 201 and 202 are formed on the gate insulating film 20, and the data lines 201 and 202 are connected to one main data shorting bar 401. In this case, the data lines 201 and 202 overlap the third and fourth shorting bars 402 and 403 between the data pads 211 and 212 and the main data shorting bar 401.

제3 및 제4 쇼팅 바(402, 403)는 보호막(30)에 덮여 있으며, 홀수번째 데이터선(201)과 제3 쇼팅 바(402)가 중첩되는 부분, 짝수번째 데이터선(202)과 제4 쇼팅 바(403)가 중첩되는 부분, 홀수번째 데이터선(201) 및 짝수번째 데이터선(202)을 드러내는 접촉구(C6, C8, C5, C7)가 보호막(30)에 뚫려 있다.The third and fourth shorting bars 402 and 403 are covered by the passivation layer 30, and the portion where the odd-numbered data line 201 and the third shorting bar 402 overlap each other, the even-numbered data line 202, and the first and second shorting bars 402 and 403 are covered. 4, the contact holes C6, C8, C5, and C7 exposing the overlapping bar 403, the odd-numbered data line 201 and the even-numbered data line 202 are formed in the passivation layer 30.

보호막(30) 위에는 홀수번째 데이터선(201)과 제3 쇼팅바(301)를 접촉구(C6, C5)를 통해 연결하는 ITO 제3 연결 패턴(530)과 짝수번째 데이터선(202)과 제4 쇼팅 바(402)를 접촉구(C8, C7)를 통해 연결하는 ITO 제4 연결 패턴(540)이 형성되어 있다.The ITO third connection pattern 530 and the even-numbered data line 202 and the first data line 201 connecting the odd-numbered data line 201 and the third shorting bar 301 through the contact holes C6 and C5 are formed on the passivation layer 30. Fourth ITO connecting pattern 540 is formed to connect the shorting bar 402 through the contact holes C8 and C7.

앞선 제1 및 제2 쇼팅 바(302, 303)와 마찬가지로, 제3 및 제4 쇼팅 바(402, 403)의 선폭(w2)도 좁게 형성되어 있다.Similar to the first and second shorting bars 302 and 303 described above, the line width w2 of the third and fourth shorting bars 402 and 403 is also narrowly formed.

이러한 주 쇼팅 바(301, 401) 및 제1 내지 제4 쇼팅 바(302, 303, 402, 403)의 끝에는 각각 검사용 패드가 형성되어 있다.Inspection pads are formed at the ends of the main shorting bars 301 and 401 and the first to fourth shorting bars 302, 303, 402 and 403, respectively.

도 1의 C 부분, 즉 검사 패드부를 확대하여 나타낸 도 6에서와 같이, 주 게이트 쇼팅 바(301)와 제1 및 제2 쇼팅 바(302, 303)가 나란히 형성되어 있으며, 제1 및 제2 쇼팅 바(302, 303)의 끝에 제1 및 제2 검사 신호 인가용 패드(312, 313)가 형성되어 있다.As shown in FIG. 6, which is an enlarged view of the portion C of FIG. 1, that is, the inspection pad part, the main gate shorting bar 301 and the first and second shorting bars 302 and 303 are formed in parallel with each other. First and second test signal applying pads 312 and 313 are formed at the ends of the shorting bars 302 and 303.

이러한 제1 및 제2 검사용 패드(312, 313)를 통해 서로 다른 전압을 인가함으로써, 인접한 게이트선(101, 102) 사이의 단락에 의한 결함을 발견할 수 있다.By applying different voltages through the first and second inspection pads 312 and 313, a defect due to a short circuit between adjacent gate lines 101 and 102 can be found.

도시하지는 않았지만, 제3 및 제4 쇼팅 바(402, 403)의 끝에 각각 검사 신호 인가용 패드가 형성되어 있어서, 각각 다른 전압을 인가하여 인접한 데이터선(201, 202) 사이, 또는 인접한 화소 전극 사이의 단락에 의한 결함을 검출할 수 있다.Although not shown, the test signal applying pads are formed at the ends of the third and fourth shorting bars 402 and 403, respectively, so that different voltages are applied between the adjacent data lines 201 and 202 or between adjacent pixel electrodes. The defect by the short circuit of can be detected.

그러나, 앞서 설명한 바와 같이, 제1 및 제2 쇼팅 바(302, 303)는 저항이 비교적 큰 크롬과 같은 금속으로 형성되어 있는데다가 선폭(w1, w2)이 좁고 전체 길이는 길기 때문에, 전체 저항이 커진다. 게다가, 쇼팅 바(302, 303, 402, 403)는 게이트선(101, 102) 또는 데이터선(201, 202)과 모두 연결되어 있으므로, 이로 유지 용량이 발생한다. 따라서, 검사 신호 인가용 패드(312, 313)로 인가된 신호가 쇼팅 바(302, 303, 402, 403)를 지나는 동안 왜곡된다.However, as described above, since the first and second shorting bars 302 and 303 are formed of a metal such as chromium having a relatively high resistance, and the line widths w1 and w2 are narrow and the overall length is long, the overall resistance is increased. Grows In addition, since the shorting bars 302, 303, 402, and 403 are both connected to the gate lines 101 and 102 or the data lines 201 and 202, this generates a storage capacitance. Therefore, the signal applied to the test signal applying pads 312 and 313 is distorted while passing through the shorting bars 302, 303, 402 and 403.

도 7은 검사 신호의 RC 지연을 보여주는 파형도로서, 쇼팅 바(302, 303)에 인가된 신호(Vg)가 일정 시간이 지남에 따라 Δk 만큼의 신호의 왜곡이 생긴다. 신호가 인가되는 검사 신호 인가용 패드(312, 313)로부터 거리가 멀어질 수로 신호의 왜곡은 증가한다.FIG. 7 is a waveform diagram illustrating the RC delay of the test signal. As the signal V g applied to the shorting bars 302 and 303 passes over a predetermined time, distortion of the signal by Δk occurs. As the distance from the test signal applying pads 312 and 313 to which the signal is applied increases, the distortion of the signal increases.

따라서, 신뢰성있는 검사가 어려워진다.Therefore, reliable inspection becomes difficult.

도 8 및 도 9는 이러한 문제점을 개선한 본 발명의 다른 실시예를 보여준다.8 and 9 show another embodiment of the present invention which ameliorates this problem.

도 8은 본 발명의 다른 실시예에 따른 액정 표시 기판을 개략적으로 나타낸 평면도이고, 도 9는 도 8의 D 부분, 즉 검사 패드부를 나타낸 평면도이다.FIG. 8 is a plan view schematically illustrating a liquid crystal display substrate according to another exemplary embodiment of the present invention, and FIG. 9 is a plan view illustrating part D, that is, an inspection pad part of FIG. 8.

그 기본 구조는 앞선 실시예와 유사하다.The basic structure is similar to the previous embodiment.

다만, 도 8에 도시한 바와 같이, 검사 신호 인가용 패드(320)가 게이트 패드(110) 및 데이터 패드(210)의 그룹(group) 양쪽 바깥에 각각 형성되어 있는데, 검사 신호 인가용 패드(320)는 최대한 패드(110, 210) 그룹에 근접되어야 한다.However, as shown in FIG. 8, the test signal applying pads 320 are formed outside both groups of the gate pad 110 and the data pad 210, respectively, and the test signal applying pads 320 are provided. ) Should be as close to the group of pads 110 and 210 as possible.

이러한 검사 신호 인가용 패트(320)를 가지는 검사 패드부를 확대하여 나타낸 도면이 도 9이다.9 is an enlarged view of an inspection pad having the inspection signal applying pad 320.

도 9에 도시한 바와 같이, 홀수번째 게이트선(101)과 연결되는 제1 쇼팅 바(302)와 짝수번째 게이트선(102)과 연결되는 제2 쇼팅 바(303)가 주 게이트 쇼팅 바(301) 안쪽으로 형성되어 있는데, 제1 및 제2 쇼팅 바(302, 303)는 동일한 금속 재료로 동일한 선폭을 가지도록 형성되어 있어서, 각 쇼팅 바(302, 303)에 신호가 인가될 때에 각 쇼팅 바(302, 303)에서의 RC 지연 정도가 동일하도록 조정될 수 있다.As shown in FIG. 9, the first shorting bar 302 connected to the odd-numbered gate line 101 and the second shorting bar 303 connected to the even-numbered gate line 102 are the main gate shorting bar 301. The first and second shorting bars 302 and 303 are formed to have the same line width with the same metal material, so that each shorting bar when a signal is applied to each of the shorting bars 302 and 303 The RC delay degrees at 302 and 303 may be adjusted to be the same.

제1 및 제2 쇼팅 바(302, 303)는 검사 패드부 근처에서를 제외하고는 서로 나란하게 형성되어 있다.The first and second shorting bars 302 and 303 are formed next to each other except near the test pad portion.

즉, 검사 패드부 근처에서는, 제1 쇼팅 바(302)로부터 제1 연결부(312)가 연장되어 있고, 제1 연결부(312)의 끝에 검사 신호 인가용 제1 패드(322)가 형성되어 있으며, 검사 신호 인가용 제2 패드(323)가 제1 패드(322)와 일렬로 배치되는 형태로 제2 쇼팅 바(303)에 연결되어 있다. 제1 및 제2 패드(322, 323)를 일렬로 배치해야 하는 이유는 컬러 필터 기판(2)의 가장자리로부터 박막 트랜지스터 기판(1) 사이에서 검사 신호 인가용 패드(320)가 배치될 수 있는 공간이 2mm 안팎이기 때문이다. 앞서 언급한 바와 같이, 검사 신호 인가용 제2 패드(323)가 제1과 일렬로 배치되는 형태로 제2 쇼팅 바(303)에 연결되어 있어서, 제1 패드(322)가 형성되어 있는 부분의 제2 쇼팅 바(313)는 제1 패드(322)를 돌아가는 형태로 형성되어 있다.That is, near the test pad part, the first connection part 312 extends from the first shorting bar 302, and the first pad 322 for applying the test signal is formed at the end of the first connection part 312. The second pad 323 for applying the test signal is connected to the second shorting bar 303 in a line arranged with the first pad 322. The reason why the first and second pads 322 and 323 should be arranged in a line is a space in which the test signal applying pad 320 may be disposed between the thin film transistor substrate 1 and the edge of the color filter substrate 2. Because it is around 2mm. As mentioned above, the second pad 323 for applying the test signal is connected to the second shorting bar 303 in a form in which the first pad 322 is formed so that the first pad 322 is formed. The second shorting bar 313 is formed to rotate around the first pad 322.

또한, 검사 신호 인가용 제1 및 제2 패드(322, 323)는 제1 및 제2 쇼팅 바(301, 302)와 동일한 재료로 형성되어 있어서, 쇼팅 바(301, 302)와 패드(322, 323) 사이에서의 저항 차이가 없도록 한다.In addition, the first and second pads 322 and 323 for applying the test signal are formed of the same material as the first and second shorting bars 301 and 302, so that the shorting bars 301 and 302 and the pads 322, 323) there is no difference in resistance.

이러한 검사 신호 인가용 제1 및 제2 패드(322, 323)에 서로 다른 전압의 검사 신호를 인가시키면, 홀수번째 및 짝수번째 게이트 배선 또는 데이터 배선 사이의 단락이나 인접한 화소간의 단락이 존재하는 부분에서는 두 신호가 섞여 들어가 두 화소 모두가 밝게 혹은 어둡게 나타나므로 단락을 용이하게 검출할 수 있다.When the test signals having different voltages are applied to the test signals applying first and second pads 322 and 323, a short circuit between odd-numbered and even-numbered gate lines or data lines or a short circuit between adjacent pixels may occur. The two signals are mixed together so that both pixels appear bright or dark, making it easy to detect shorts.

앞서 언급한 바와 같이, 검사 신호 인가용 제1 및 제2 패드(322, 323)가 게이트 패드(110) 및 데이터 패드(210) 그룹마다 그 양쪽 바깥에 존재하므로 한 그룹 내에서 각 배선에 도달되는 모든 신호가 동일한 지연을 가질 뿐 아니라, 각 그룹 사이에서도 동일한 신호 지연을 가진다.As mentioned above, since the first and second pads 322 and 323 for applying the test signal exist outside both sides of the gate pad 110 and the data pad 210 group, the respective wires are reached within one group. Not only do all signals have the same delay, they also have the same signal delay between each group.

이상에서와 같이, 본 발명에 따른 액정 표시 장치에서는 패드 그룹 단위로 검사 신호를 인가하여 RC 지연을 줄임으로써, 균일한 검사가 가능해 진다.As described above, in the liquid crystal display according to the present invention, the test signal is applied in units of pad groups to reduce the RC delay, thereby enabling uniform test.

Claims (10)

가로 방향으로 형성되어 있는 다수의 게이트선, 상기 게이트선의 끝에 형성되어 있는 게이트 패드, 상기 게이트 패드의 바깥에 형성되어 있으며 홀수번째 및 짝수번째 상기 게이트선을 각각 하나로 묶는 제1 및 제2 쇼팅 바, 상기 제1 및 제2 쇼팅 바에 각각 연결되어 있는 검사 신호 인가용 제1 패드 및 제2 패드로 이루어진 제1 검사 패드부를 포함하는 액정 표시 장치에 있어서,A plurality of gate lines formed in a horizontal direction, gate pads formed at ends of the gate lines, first and second shorting bars formed outside of the gate pads and tying the odd and even gate lines to each other; A liquid crystal display device comprising: a first test pad unit including a test pad applying first and a second pad connected to the first and second shorting bars, respectively; 상기 게이트 패드는 다수의 게이트 패드 그룹으로 나뉘어 있으며, 상기 제1 검사 패드부는 상기 게이트 패드 그룹의 양쪽 바깥에 위치하는 액정 표시 장치.The gate pad is divided into a plurality of gate pad groups, and the first test pad part is positioned outside both sides of the gate pad group. 제1항에서,In claim 1, 상기 제1 및 제2 패드는 상기 제1 및 제2 쇼팅 바의 형성 방향쪽으로 서로 나란하게 배열되어 있는 액정 표시 장치.And the first and second pads are arranged in parallel with each other in a direction in which the first and second shorting bars are formed. 제2항에서,In claim 2, 상기 제1 검사 패드부 근처의 상기 제1 쇼팅 바로부터 연장된 제1 연결부를 통해 상기 제1 쇼팅 바와 상기 제1 패드가 연결되어 있으며, 상기 제2 쇼팅 바는 상기 제1 패드가 형성되어 있는 부분을 돌아가는 형태로 형성되어 있는 액정 표시 장치.The first shorting bar and the first pad are connected to each other through a first connection part extending from the first shorting bar near the first test pad part, and the second shorting bar is a portion where the first pad is formed. The liquid crystal display device is formed in the shape of turning. 제3항에서,In claim 3, 상기 제1 및 제2 쇼팅 바 및 상기 제1 및 제2 패드는 동일한 재질로 형성되어 있는 액정 표시 장치.And the first and second shorting bars and the first and second pads are formed of the same material. 제4항에서,In claim 4, 상기 제1 및 제2 쇼팅 바는 서로 동일한 선폭으로 형성되어 있는 액정 표시 장치.The first and second shorting bars are formed to have the same line width. 제1항에서,In claim 1, 세로 방향으로 형성되어 있는 다수의 데이터선, 상기 데이터선의 끝에 형성되어 있는 데이터 패드, 상기 데이터 패드의 바깥에 형성되어 있으며 홀수번째 및 짝수번째 상기 데이터선을 각각 하나로 묶는 제3 및 제4 쇼팅 바, 상기 제3 및 제4 쇼팅 바에 각각 연결되어 있는 검사 신호 인가용 제3 및 제4 패드로 이루어진 제2 검사 패드부를 더 포함하며,A plurality of data lines formed in a vertical direction, a data pad formed at an end of the data line, third and fourth shorting bars formed outside the data pad and tying the odd-numbered and even-numbered data lines to each other; And a second test pad part including test signals applying third and fourth pads respectively connected to the third and fourth shorting bars. 상기 데이터 패드는 다수의 데이터 패드 그룹으로 나뉘어 있으며, 상기 제2 검사 패드부는 상기 데이터 패드 그룹의 양쪽 바깥에 위치하는 액정 표시 장치.The data pad is divided into a plurality of data pad groups, and the second test pad unit is positioned outside both sides of the data pad group. 제6항에서,In claim 6, 상기 제3 및 제4 패드는 상기 제3 및 제4 쇼팅 바의 형성 방향쪽으로 서로 나란하게 형성되어 있는 액정 표시 장치.The third and fourth pads are formed to be parallel to each other in a direction in which the third and fourth shorting bars are formed. 제7항에서,In claim 7, 상기 제2 검사 패드부 근처의 상기 제3 쇼팅 바로부터 연장된 제2 연결부를 통해 상기 제3 쇼팅 바가 상기 제3 패드와 연결되어 있으며, 상기 제4 쇼팅 바는 상기 제3 패드가 형성되어 있는 부분을 돌아가는 형태로 형성되어 있는 액정 표시 장치.The third shorting bar is connected to the third pad through a second connection part extending from the third shorting bar near the second test pad part, and the fourth shorting bar is a portion in which the third pad is formed. The liquid crystal display device is formed in the shape of turning. 제8항에서,In claim 8, 상기 제3 및 제4 쇼팅 바 및 상기 제3 및 제4 패드는 동일한 재질로 형성되어 있는 액정 표시 장치.And the third and fourth shorting bars and the third and fourth pads are formed of the same material. 제9항에서,In claim 9, 상기 제3 및 제4 쇼팅 바는 서로 동일한 선폭으로 형성되어 있는 액정 표시 장치.And the third and fourth shorting bars are formed to have the same line width.
KR1019980033992A 1998-08-21 1998-08-21 LCD Display KR100293981B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980033992A KR100293981B1 (en) 1998-08-21 1998-08-21 LCD Display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980033992A KR100293981B1 (en) 1998-08-21 1998-08-21 LCD Display

Publications (2)

Publication Number Publication Date
KR20000014516A KR20000014516A (en) 2000-03-15
KR100293981B1 true KR100293981B1 (en) 2001-07-12

Family

ID=19547873

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980033992A KR100293981B1 (en) 1998-08-21 1998-08-21 LCD Display

Country Status (1)

Country Link
KR (1) KR100293981B1 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137863B1 (en) * 2005-08-30 2012-04-23 엘지디스플레이 주식회사 Thin Film Transistor Array Substrate

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100443835B1 (en) * 2002-04-17 2004-08-11 엘지.필립스 엘시디 주식회사 Thin film transistor array substrate for protecting static electricity and manufacturing method thereof
KR100853774B1 (en) * 2002-06-14 2008-08-25 엘지디스플레이 주식회사 Lcd, lcd inspection apparatus and lcd manufacturing method using it
KR100864981B1 (en) * 2002-06-26 2008-10-23 엘지디스플레이 주식회사 Liquid crystal dispaly apparatus of line on glass type
KR100900537B1 (en) 2002-08-23 2009-06-02 삼성전자주식회사 Liquid crystal display, testing method thereof and manufacturing method thereof
KR100557498B1 (en) 2002-12-27 2006-03-07 엘지.필립스 엘시디 주식회사 Liquid crystal display device and fabrication method thereof
KR100942507B1 (en) * 2003-06-05 2010-02-16 삼성전자주식회사 Tester for liquid crystal display panel
CN111696460B (en) * 2020-06-30 2022-07-22 武汉天马微电子有限公司 Display panel, test method thereof and display device

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940015566A (en) * 1992-12-28 1994-07-21 김광호 Signal line wiring structure of liquid crystal display panel with antistatic function and inspection method using the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR940015566A (en) * 1992-12-28 1994-07-21 김광호 Signal line wiring structure of liquid crystal display panel with antistatic function and inspection method using the same

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101137863B1 (en) * 2005-08-30 2012-04-23 엘지디스플레이 주식회사 Thin Film Transistor Array Substrate

Also Published As

Publication number Publication date
KR20000014516A (en) 2000-03-15

Similar Documents

Publication Publication Date Title
US7518690B2 (en) Image display device
US6982569B2 (en) Multiple testing bars for testing liquid crystal display and method thereof
KR100242943B1 (en) Lcd apparatus with repairing line
US8502950B2 (en) Substrate for gate-in-panel (GIP) type liquid crystal display device and method for manufacturing the same
US20140240635A1 (en) Liquid crystal display
KR100800330B1 (en) Liquid crystal panel for testing signal line of line on glass type
KR20060134263A (en) Thin film transistor substrate and liquid crystal display including the same
US6429908B1 (en) Method for manufacturing a gate of thin film transistor in a liquid crystal display device
KR101147101B1 (en) TFT Array Substrate for Inspection and Method for Inspection with Using the Same
KR100293981B1 (en) LCD Display
KR20000012919A (en) Liquid cystal panel
KR20080059928A (en) Liquid crystal display device and method for repairing the same
KR100517135B1 (en) Thin film transistor substrate
KR20040074931A (en) Electrode substrate for display device
KR100250972B1 (en) Liquid crystal display device
KR20070048376A (en) Liquid crystal display device
KR100734232B1 (en) method for fabricating liquid crystal display device
KR20000020840A (en) Lcd with plane driving method
KR100254871B1 (en) Lcd panel and semiconductor with bump line
KR100628440B1 (en) Liquid crystal display
KR100529572B1 (en) Thin film transistor liquid crystal display
JPH08152652A (en) Array substrate for flat panel display device
KR100436008B1 (en) Static electricity-free liquid crystal display device with two-line type shorting bar and manufacturing method thereof
KR20060001702A (en) Liquid crystal display device for preventing gate pad from erosion
KR100303447B1 (en) LCD with static electricity protection circuit

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Publication of correction
FPAY Annual fee payment

Payment date: 20130329

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20140401

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20160329

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee