KR100293923B1 - Dc offset control circuit of receiver for transmission system - Google Patents

Dc offset control circuit of receiver for transmission system Download PDF

Info

Publication number
KR100293923B1
KR100293923B1 KR1019980016662A KR19980016662A KR100293923B1 KR 100293923 B1 KR100293923 B1 KR 100293923B1 KR 1019980016662 A KR1019980016662 A KR 1019980016662A KR 19980016662 A KR19980016662 A KR 19980016662A KR 100293923 B1 KR100293923 B1 KR 100293923B1
Authority
KR
South Korea
Prior art keywords
signal
digital
signals
analog
amplifier
Prior art date
Application number
KR1019980016662A
Other languages
Korean (ko)
Other versions
KR19990084709A (en
Inventor
안종영
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980016662A priority Critical patent/KR100293923B1/en
Publication of KR19990084709A publication Critical patent/KR19990084709A/en
Application granted granted Critical
Publication of KR100293923B1 publication Critical patent/KR100293923B1/en

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/06—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
    • H04L25/061—Dc level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of dc offset
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/30—Circuits for homodyne or synchrodyne receivers
    • H04B2001/305—Circuits for homodyne or synchrodyne receivers using dc offset compensation techniques

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Transmitters (AREA)
  • Amplifiers (AREA)

Abstract

PURPOSE: A direct offset current control circuit of a reception part in a transmission unit is provided to prevent errors of digital signals by controlling correctly a direct offset current. CONSTITUTION: The first and the second mixers(112,142) is used for generating base band signals and harmonic signals by mixing signals received from an antenna and recovered carriers. A low pass filter(114,144) are used for passing only the base band signals of the first and the second mixers(112,142). The first amplifier(116) and the second amplifier(146) are used for generating signals corresponding to an input level of an analog/digital converter by amplifying the base band signals. The first and the second analog/digital converters(118,148) are used for converting outputs of the first and the second amplifiers(116,146) to digital signals. An adaptive equalizer(160) is used for equalizing the digital signals of the first and the second analog/digital converters(118,148). The first and the second offset current controllers(120,150) are used for controlling direct offset current values of analog signals of the first and the second amplifiers(116,146). A parallel/serial converter(170) is used for converting the digital signals to serial data.

Description

전송장치 수신부의 직류오프셋 제어회로{DC OFFSET CONTROL CIRCUIT OF RECEIVER FOR TRANSMISSION SYSTEM}DC OFFSET CONTROL CIRCUIT OF RECEIVER FOR TRANSMISSION SYSTEM}

본 발명은 전송장치에 관한 것으로, 특히 전송장치 수신부에서 복원된 아날로그 데이터로부터 디지털 데이터를 만드는 과정에서 직류 오프셋을 정확히 조절하는 전송장치 수신부의 직류 오프셋 제어회로에 관한 것이다.The present invention relates to a transmitter, and more particularly, to a DC offset control circuit of a transmitter receiver that accurately adjusts a DC offset in a process of generating digital data from analog data restored by the transmitter receiver.

멀티레벨 QAM을 이용한 전송장치의 수신부는 안테나로부터 입력된 신호를 중간주파수 신호로 변환한 IF신호로부터 디지털 데이터를 출력하는 구성으로 되어 있다. 여기서 복원된 아날로그 신호를 디지털 신호로 변환하는 과정에서 종래 DC 오프셋(OFFSET) 제어회로의 구성이 도 1에 도시되어 있다. 상기 도 1을 참조하여 종래 전송장치 수신부의 직류 오프셋 제어회로 및 그 제어방법을 설명한다.The receiver of the transmitter using the multilevel QAM is configured to output digital data from an IF signal obtained by converting a signal input from an antenna into an intermediate frequency signal. Here, the configuration of the conventional DC offset control circuit in the process of converting the restored analog signal to the digital signal is shown in FIG. A DC offset control circuit and a control method thereof of a conventional transmitter receiving unit will be described with reference to FIG. 1.

도 1은 종래 멀티레벨 QAM을 이용한 전송장치 수신부의 직류 오프셋 제어회로를 나타낸 회로구성도로서,1 is a circuit diagram illustrating a DC offset control circuit of a transmitter receiving unit using a conventional multilevel QAM.

도시하지 않은 안테나로부터 수신된 RF(RADIO FREQUENCY) 신호는 튜너에서 동조되어 IF 신호로 입력된다. 상기 IF 신호는 두 개의 신호로 나뉘어 믹서 12 및 42로 공급되며, 상기 믹서들 12, 42에 의해서 기저대역신호와 고조파 성분의 신호(영상주파수 신호)로 변환되며, 저역통과필터 14 및 44에 의하여 상기 고조파 성분의 신호가 제거되고 상기 기저대역 신호만 남게된 후 제1증폭기 16 및 제2증폭기 46에 각각 입력된다. 상기 제1증폭기 16 및 제2증폭기 46에 각각 입력된 기저대역 신호는 후단의 AD변환기인 ADC1 18 및 ADC2 48의 입력 레벨에 맞는 신호가 되도록 증폭된 후, 상기 ADC1 18 및 ADC2 48에 의하여 디지털신호로 변환된다. 상기 ADC1 18 및 ADC2 48에 의하여 디지털로 변환된 신호는 적응 등화기 60에 의해 전송로상에서 발생하는 신호의 왜곡을 보상한 후 병/직렬변환기 70을 거쳐 직렬데이터로 출력된다.An RF (RADIO FREQUENCY) signal received from an antenna (not shown) is tuned in a tuner and input as an IF signal. The IF signal is divided into two signals and supplied to the mixers 12 and 42. The IF signals are converted into a baseband signal and a harmonic component signal (video frequency signal) by the mixers 12 and 42, and by the low pass filters 14 and 44. The signal of the harmonic component is removed and only the baseband signal remains and is input to the first amplifier 16 and the second amplifier 46, respectively. The baseband signals input to the first amplifier 16 and the second amplifier 46, respectively, are amplified to a signal corresponding to the input levels of the ADC1 18 and the ADC2 48, which are the AD converters of the subsequent stages, and then are digital signals by the ADC1 18 and the ADC2 48. Is converted to. The signals digitally converted by the ADC1 18 and the ADC2 48 are output as serial data through the parallel / serial converter 70 after compensating for the distortion of the signal generated on the transmission path by the adaptive equalizer 60.

미설명된 DC 오프셋 제어기 20은 A/D변환기를 통해 변환된 출력신호를 입력으로 받아들여 직류오프셋값을 제어한다.The non-described DC offset controller 20 receives the output signal converted through the A / D converter as an input and controls the DC offset value.

상술한 종래 멀티레벨 QAM을 이용한 전송장치 수신부의 직류오프셋 제어기의 직류오프셋 제어방법은 상술한 바와 같이 A/D 변화기의 출력신호만을 이용하여 직류오프셋값을 제어하였는데, 이러한 종래 직류오프셋 제어방법은 정확한 직류오프셋값의 제어가 어렵고 이로 인하여 A/D변환기의 출력 데이터에 오류가 발생하는 결과를 초래하는 문제점이 있었다.As described above, the DC offset control method of the DC offset controller of the receiver of the transmitter using the conventional multilevel QAM controls the DC offset value using only the output signal of the A / D changer. It is difficult to control the DC offset value and this causes a problem that an error occurs in the output data of the A / D converter.

따라서 본 발명의 목적은 상기의 문제점을 해결하기 위하여 전송장치의 수신부가 정확한 데이터의 출력을 제공할 수 있도록 직류오프셋을 조절하여 출력되는 디지털 신호에 오류가 발생되지 않도록 하는 전송장치 수신부의 직류 오프셋 제어회로를 제공함에 있다.Accordingly, an object of the present invention is to adjust the DC offset so that the receiver of the transmitter provides an accurate data output in order to solve the above problems, so that an error does not occur in the digital signal output from the transmitter. In providing a circuit.

상기 목적을 달성하기 위해 본 발명은 안테나로부터 입력된 신호를 복원하여 디지털 데이터를 출력하도록 구성된 전송장치 수신부의 직류 오프셋 제어회로가; 상기 안테나로부터 입력된 신호를 복원된 반송파와 믹싱하여 기저대역 신호와 고조파 성분의 신호를 생성하는 믹서 112 및 142와, 상기 믹서의 믹싱에 의해 생성된 고조파 성분의 신호를 제거하고 상기 기저대역 신호만 통과시키는 저역통과필터 114 및 144와, 상기 저역통과필터를 통과한 기저대역의 신호를 입력받아 아날로그디지털변환기의 입력레벨에 맞는 신호로 증폭하는 제1증폭기 116 및 제2증폭기 146과, 상기 제1증폭기 116 및 제2증폭기 146의 출력을 디지털신호로 변환하는 아날로그디지털변환기 118 및 148과, 상기 아날로그디지털변환기로부터 출력되는 디지털신호를 이퀄라이징하여 전송로상에서 발생하는 신호의 왜곡을 보상하는 적응등화기 160과, 상기 아날로그디지털변환기의 출력신호와 적응등화기의 출력신호를 입력받아 직류오프셋값을 제어하여 상기 아날로그 신호의 직류오프셋을 공급하는 직류오프셋 제어기 120 및 150과, 상기 적응등화기를 통해 보상된 디지털 신호를 직렬데이터로 변환하여 출력하는 병/직렬변환기 170으로 구성됨을 특징으로 한다.In order to achieve the above object, the present invention provides a direct current offset control circuit of a transmitter receiving unit configured to output digital data by recovering a signal input from an antenna; Mixers 112 and 142 for mixing a signal input from the antenna with a reconstructed carrier to generate a baseband signal and a signal of a harmonic component; and removing the signal of the harmonic component generated by mixing the mixer, A low pass filter 114 and 144 to pass through, a first amplifier 116 and a second amplifier 146 to receive a baseband signal passing through the low pass filter and amplify the signal into a signal corresponding to an input level of an analog-to-digital converter; Analog-to-digital converters 118 and 148 for converting the outputs of the amplifier 116 and the second amplifier 146 into digital signals, and an adaptive equalizer 160 for compensating for distortion of a signal generated in a transmission path by equalizing the digital signal output from the analog-to-digital converter. And a DC offset value is input by receiving the output signal of the analog-digital converter and the output signal of the adaptive equalizer. For example, a DC offset controller 120 and 150 for supplying a DC offset of the analog signal, and a parallel / serial converter 170 for converting the digital signal compensated through the adaptive equalizer into serial data and outputting the serial data.

도 1은 종래 멀티레벨 QAM을 이용한 전송장치 수신부의 직류 오프셋 제어회로를 나타낸 회로구성도1 is a circuit diagram illustrating a DC offset control circuit of a transmitter receiving unit using a conventional multilevel QAM.

도 2는 본 발명에 따른 멀티레벨 QAM을 이용한 전송장치 수신부의 직류 오프셋 제어회로를 나타낸 회로구성도2 is a circuit diagram illustrating a DC offset control circuit of a transmitter receiving unit using a multilevel QAM according to the present invention.

이하 본 발명을 첨부된 도면을 참조하여 상세히 설명한다. 하기의 설명에서 구체적인 처리흐름과 같은 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들 없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진 자에게는 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.Hereinafter, the present invention will be described in detail with reference to the accompanying drawings. In the following description, numerous specific details are set forth in order to provide a more thorough understanding of the present invention, such as specific processing flows. It will be apparent to those skilled in the art that the present invention may be practiced without these specific details. Detailed descriptions of well-known functions and configurations that are determined to unnecessarily obscure the subject matter of the present invention will be omitted.

본 발명에 따른 전송장치 수신부의 직류 오프셋 제어회로의 구성부는 종래 전송장치 수신부의 직류 오프셋 제어회로의 구성부와 동일하다. 그러나 종래 직류오프셋 제어회로의 구성부와 본 발명에 따른 직류오프셋 제어회로 구성부를 구분하기 위하여 상이한 참조부호를 부가함에 유의해야 한다.The structure of the DC offset control circuit of the transmitter receiving unit according to the present invention is the same as that of the DC offset control circuit of the transmitter of the conventional receiver. However, it should be noted that different reference numerals are added to distinguish the components of the conventional DC offset control circuit and the components of the DC offset control circuit according to the present invention.

본 발명의 회로구성부는 믹서 112 및 142, 저역통과필터 114 및 144, 증폭기 116 및 146, AD변환기 118 및 148, 적응등화기 160, 병/직렬 변환기 170, 국부발진기 132 및 138, DC오프셋 제어기 120 및 150으로 구성되어 있다.The circuit components of the present invention include mixers 112 and 142, low pass filters 114 and 144, amplifiers 116 and 146, AD converters 118 and 148, adaptive equalizer 160, bottle / serial converter 170, local oscillators 132 and 138, DC offset controller 120 And 150.

상기 IF 신호는 두 개의 신호로 나뉘어 믹서 112 및 142로 공급되며, 상기 믹서 112, 142에서 복원된 반송파와의 믹싱에 의해서 기저대역 신호와 고조파 성분(두배의 주파수 성분)의 신호(영상주파수 신호)로 변환되며, 저역통과필터 114및 144에 의하여 상기 고조파 성분의 신호가 제거되고 상기 기저대역 신호만 남게된 후 제1증폭기 116 및 제2증폭기 146에 각각 입력된다. 상기 제1증폭기 116 및 제2증폭기 146에 각각 입력된 기저대역 신호는 후단의 AD변환기인 ADC1 118 및 ADC2 148의 입력 레벨에 맞는 신호가 되도록 증폭된 후, 상기 ADC1 118 및 ADC2 148에 의하여 디지털신호로 변환된다. 상기 ADC1 118 및 ADC2 148에 의하여 디지털로 변환된 신호는 적응 등화기 160에 의해 전송로상에서 발생하는 신호의 왜곡을 보상한 후 병/직렬변환기 170을 거쳐 직렬데이터로 출력된다.The IF signal is divided into two signals and supplied to the mixers 112 and 142. A signal of a baseband signal and a harmonic component (double frequency component) by mixing with the carriers restored by the mixers 112 and 142 (video frequency signal) The harmonic component signal is removed by the low pass filters 114 and 144, and only the baseband signal is left and input to the first amplifier 116 and the second amplifier 146, respectively. The baseband signals input to the first amplifier 116 and the second amplifier 146, respectively, are amplified so as to correspond to the input levels of the ADC1 118 and the ADC2 148, which are the AD converters of the subsequent stages, and then the digital signals by the ADC1 118 and ADC2 148 Is converted to. The signals digitally converted by the ADC1 118 and the ADC2 148 are output as serial data through the parallel / serial converter 170 after compensating for the distortion of the signal generated on the transmission path by the adaptive equalizer 160.

DC 오프셋 제어기 120 및 150은 본 발명에 따라 AD변환기 118 및 148에 공급되는 아날로그 신호의 직류 오프셋을 AD변환기 118 및 148의 출력신호와 적응 등화기 160의 출력신호를 입력으로 하여 직류 오프셋을 제어한다. 상기 DC 오프셋 제어기의 동작을 상세히 설명하면, AD변환기 118 및 148을 통해 디지털 변환된 출력신호를 상기 DC 오프셋 제어기 120 및 150은 입력으로 하고, 또한 상기 AD변환기 118 및 148을 통해 디지털 변환된 출력신호에 발생되는 신호 왜곡에 따른 디지털 신호 오류를 방지하기 위해 본 발명은 적응등화기 160을 통해 보상된 출력신호를 입력으로 받아들여 상기 AD변환기의 출력신호와 적응등화기의 출력신호를 그 입력으로 취하여 직류오프셋값을 제어한다.The DC offset controllers 120 and 150 control the DC offset by inputting the DC offset of the analog signal supplied to the AD converters 118 and 148 and the output signal of the AD converters 118 and 148 and the output signal of the adaptive equalizer 160 according to the present invention. . When the operation of the DC offset controller will be described in detail, the DC offset controllers 120 and 150 are input to the output signals digitally converted through the AD converters 118 and 148, and the output signals digitally converted through the AD converters 118 and 148. In order to prevent a digital signal error due to signal distortion generated in the present invention, the present invention takes an output signal compensated through the adaptive equalizer 160 as an input and takes the output signal of the AD converter and the output signal of the adaptive equalizer as its inputs. Control the DC offset value.

상기 직류오프셋의 제어회로는 메모리 또는 로직게이트와 적분기를 이용하여 구현 가능하다.The DC offset control circuit may be implemented using a memory or a logic gate and an integrator.

한편 본 발명의 상세한 설명에서는 구체적인 실시예에 관하여 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시예에 국한되어 정해져서는 안되며 후술하는 특허청구의 범위뿐 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.Meanwhile, in the detailed description of the present invention, specific embodiments have been described, but various modifications are possible without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined not only by the scope of the following claims, but also by the equivalents of the claims.

상술한 바와 같이 본 발명은 전송장치의 수신기에서 아날로그 신호를 디지털 신호로 변환하는 과정에서 직류오프셋을 정확히 제어할 수 있는 제어회로를 통해 직류오프셋 값을 조절함으로써 전송장치의 수신기에 입력되는 아날로그 신호를 정확한 디지털 데이터로 얻을 수 있는 효과가 있다.As described above, the present invention adjusts the DC offset value through a control circuit capable of precisely controlling the DC offset in the process of converting the analog signal into a digital signal in the receiver of the transmitter to adjust the analog signal input to the receiver of the transmitter. There is an effect that can be obtained with accurate digital data.

Claims (1)

안테나로부터 입력된 신호를 복원하여 디지털 데이터를 출력하도록 구성된 전송장치 수신부의 직류 오프셋 제어회로에 있어서,In the DC offset control circuit of the transmitter receiving unit configured to restore the signal input from the antenna to output digital data, 상기 안테나로부터 입력된 신호를 복원된 반송파와 믹싱하여 기저대역 신호와 고조파 성분의 신호를 생성하는 믹서 112 및 142와,Mixers 112 and 142 for mixing a signal input from the antenna with a recovered carrier to generate a baseband signal and a signal of harmonic components; 상기 믹서의 믹싱에 의해 생성된 고조파 성분의 신호를 제거하고 상기 기저대역 신호만 통과시키는 저역통과필터 114 및 144와,Low pass filters 114 and 144 which remove signals of harmonic components generated by mixing of the mixer and pass only the baseband signals; 상기 저역통과필터를 통과한 기저대역의 신호를 입력받아 아날로그디지털변환기의 입력레벨에 맞는 신호로 증폭하는 제1증폭기 116 및 제2증폭기 146과,A first amplifier 116 and a second amplifier 146 for receiving a baseband signal passing through the low pass filter and amplifying the signal into a signal corresponding to an input level of an analog-digital converter; 상기 제1증폭기 116 및 제2증폭기 146의 출력을 디지털신호로 변환하는 아날로그디지털변환기 118 및 148과,Analog and digital converters 118 and 148 for converting the outputs of the first amplifier 116 and the second amplifier 146 into digital signals; 상기 아날로그디지털변환기로부터 출력되는 디지털신호를 이퀄라이징하여 전송로상에서 발생하는 신호의 왜곡을 보상하는 적응등화기 160과,An adaptive equalizer 160 for equalizing a digital signal output from the analog-digital converter to compensate for distortion of a signal generated on a transmission path; 로직게이트 및 적분기를 포함하며, 상기 아날로그디지털변환기의 출력신호와 적응등화기의 출력신호를 입력받아 상기 제1 및 제2 증폭기에 아날로그 신호의 직류오프셋 값을 제어하는 직류오프셋 제어기 120 및 150과,A DC offset controller 120 and 150 which includes a logic gate and an integrator, and receives an output signal of the analog-to-digital converter and an output signal of an adaptive equalizer to control a DC offset value of the analog signal to the first and second amplifiers; 상기 적응등화기를 통해 보상된 디지털 신호를 직렬데이터로 변환하여 출력하는 병/직렬변환기 170으로 구성됨을 특징으로 하는 전송장치 수신부의 직류 오프셋 제어회로.And a parallel / serial converter 170 for converting the digital signal compensated through the adaptive equalizer into serial data and outputting the serial data.
KR1019980016662A 1998-05-09 1998-05-09 Dc offset control circuit of receiver for transmission system KR100293923B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980016662A KR100293923B1 (en) 1998-05-09 1998-05-09 Dc offset control circuit of receiver for transmission system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980016662A KR100293923B1 (en) 1998-05-09 1998-05-09 Dc offset control circuit of receiver for transmission system

Publications (2)

Publication Number Publication Date
KR19990084709A KR19990084709A (en) 1999-12-06
KR100293923B1 true KR100293923B1 (en) 2001-07-12

Family

ID=37527420

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980016662A KR100293923B1 (en) 1998-05-09 1998-05-09 Dc offset control circuit of receiver for transmission system

Country Status (1)

Country Link
KR (1) KR100293923B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100574949B1 (en) * 2003-09-01 2006-05-02 삼성전자주식회사 Carrier harmonic suppression mixer
KR100948427B1 (en) * 2007-12-07 2010-03-19 한국전자통신연구원 Signal receiver/transmitter and control mecthod thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950022205A (en) * 1993-12-18 1995-07-28 김광호 DC offset control circuit and control method of receiver in transmitter
KR960039959A (en) * 1995-04-13 1996-11-25 김광호 DC Offset Elimination Device for High Definition Television Receiver Using Residual Sideband Modulation

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950022205A (en) * 1993-12-18 1995-07-28 김광호 DC offset control circuit and control method of receiver in transmitter
KR960039959A (en) * 1995-04-13 1996-11-25 김광호 DC Offset Elimination Device for High Definition Television Receiver Using Residual Sideband Modulation

Also Published As

Publication number Publication date
KR19990084709A (en) 1999-12-06

Similar Documents

Publication Publication Date Title
US7532870B2 (en) Method and apparatus for DC offset removal
JP4072061B2 (en) DC offset correction method for wireless receiver
US6166668A (en) Method and apparatus for providing DC offset correction and hold capability
US7409199B2 (en) Direct conversion receiver with DC offset compensation
US20050265486A1 (en) Selecting clock frequencies for baseband devices
US7319852B2 (en) Apparatus and method for DC offset compensation in a direct conversion receiver
CN110708082B (en) Wireless communication transmitter and transmitting method
KR100474085B1 (en) Circuit and Method for DC offset Calibration and Signal Processing Apparatus using the same
US6903593B2 (en) Gain amplifier with DC offset cancellation circuit
JP2007158545A (en) Radio receiver
US20150365118A1 (en) Low intermediate frequency receiver
US10224910B1 (en) DC offset calibration circuit
US8525586B2 (en) Gain stage with DC offset compensation and method thereof
US20050157819A1 (en) Receivers gain imbalance calibration circuits and methods thereof
US8000671B2 (en) Dual threshold demodulation in an amplitude modulation radio receiver
JPH1013482A (en) Receiver provided with dc offset removal function and radio communication system using the same
US20090322950A1 (en) Receiver device, tuner, and television receiver
KR100293923B1 (en) Dc offset control circuit of receiver for transmission system
US8346188B2 (en) Nonlinearity calibration scheme for a frequency modulation transmitter
US7221918B1 (en) Digital DC-offset correction circuit for an RF receiver
US8249539B2 (en) Device and method for DC offset cancellation
JP2004297165A (en) Analog / digital conversion circuit and communication apparatus
KR20000045639A (en) Digital frequency and phase lock loop
KR20060103597A (en) Circuit for supplying bias voltage of analog to digital converter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070312

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee