KR100293865B1 - 동기직렬통신시스템에서데이타변환장치 - Google Patents

Abstract

본 발명은 데이타 통신 시스템에 있어서, DTE(Data Terminal Equipment)와 DCE(Data Circuit-terminating Equipment 또는 Data communication Equipment) 사이에 설치되어 데이타를 변환 및 복원하는 데이타 변환 장치에 관한 것으로, 특히 동기 직렬 통신을 할 때 데이타 변환 장치에 입출력 되는 데이타의 흐름이 끊어지지 않고 원활하게 데이타가 전송될 수 있도록 하기 위한 데이타 변환 장치에 관한 것이다.

본 발명은 동기 직렬 통신시스템에서 비트 지향 동기 통신 프로토콜을 사용하는 데이타변환장치에 있어서, 수신한 데이타를 모니터링하면서 관리정보를 생성하여 처리하는 데이타 프로세서를 가지고 있으며, 데이타를 송신할 때에는 전송할 데이타를 데이타 링크 계층의 연산을 먼저 수행하여 데이타 프레임을 구성한 후 데이타 변환을 나중에 수행하여 데이타를 전송하고, 데이타를 수신할 때는 수신되는 데이타를 받아서 먼저 복원한 후 데이타 링크 계층의 연산을 통해 데이타 프레임 구성을 나중에 수행하는 것을 특징으로 한다.

또한 본 발명은 동기 직렬 통신시스템에서 비트 지향 동기 통신 프로토콜을 사용하는 데이타변환장치에 있어서, 데이타프로세서의 데이타 경로 제어신호에 의해 데이타 경로를 제어하여 데이타가 데이타 변환기 및 데이타 복원기를 통하거나 통하지 않고 송수신될 수 있도록 하며, 표준 프로토콜에 따라 데이타 전송이 이루어질 수 있도록 상기 데이타프로세서가 상기 데이타 변환기 및 데이타 복원기와 데이타를 주고 받을 수 있도록 구성한 것을 특징으로 한다.

[색인어]

동기직렬통신, 데이타변환, 데이타복원, 비트스터핑

Description

동기 직렬 통신 시스템의 데이타 변환 장치

본 발명은 데이타 통신 시스템에 있어서, DTE(Data Terminal Equipment)와 DCE(Data Circuit-terminating Equipment 또는 Data Communication Equipment) 사이에 설치되어 데이타를 변환 및 복원하는 데이타 변환 장치에 관한 것으로, 특히 동기 직렬 통신을 할 때 데이타 변환 장치에 입출력 되는 데이타의 흐름이 끊어지지 않고 원활하게 데이타가 전송될 수 있도록 하기 위한 데이타 변환 장치에 관한 것이다.

일반적으로 데이타 통신 시스템은 도 1에 도시한 바와 같이 터미널에 해당하는 DTE, 모뎀에 해당하는 DCE, 및 데이타 통신 링크로 이루어진다. 이와 같이 이루어진 데이타 통신 시스템에서 DTE간에 전송되는 데이타를 특정한 목적을 위해 자동으로 변환 및 복원하여 송수신하기 위해서는 데이타 변환 장치를 설치하게 된다.

DTE에서 발생된 데이타를 다른 DTE에 전송하는 경우, 송신측 DTE(10)에서 발생된 데이타는 데이타 변환 장치(11)를 통해서 변환되고 DCE(12)에서 변조된 후 동기직렬통신망(13)를 통해 원하는 수신측DTE(16)의 DCE(14)로 전송된다. 수신측 DCE(14)에서는 동기직렬통신망(13)를 통해 전송된 데이타를 복조하고 데이타 변환 장치(15)에서는 DCE(14)에서 복조 된 데이타를 복원한 후, 복원된 데이타는 수신측 DTE(16)로 전송되게 된다.

도 2는 종래 동기 직렬 통신 시스템의 데이타 변환 장치를 나타내는 상세 구성도이다.

송신측 프로세서(101)에서 수신측 프로세서(164)로 데이타가 이동하는 화살표방향을 실선으로, 그 반대의 경우를 점선으로 나타내었고, 실선 화살표 방향일때 데이타가 변환되고 점선 화살표 방향일 때 데이타가 복원되는 반복 과정으로 데이타 변환이 수행된다.

도면부호 "102", "113", "116", "153", "156" 및 "163"은 버퍼를 나타낸 것이다.

물리계층 처리기(104, 111, 118, 151, 158, 161)는 데이타 변환 장치(11, 15)의 외부에서 사용하는 신호와 장치 내부에서 사용하는 신호 상호간에 전기적, 기계적, 기능적 변환을 해 주는 처리 장치이다. 데이타 링크 제어기(103, 112, 117, 152, 157, 162)는 전송되는 데이타가 일정한 형식을 가지고 전송되면서 동기, 에러제어, 흐름제어 등을 통하여 신뢰성이 있는 데이타 전송이 이루어질 수 있도록 하기 위한 데이타 링크 계층 처리 장치이다. 데이타 프로세서(114, 154)는 수신용 데이타 링크 제어기(112, 152)로부터 입력되는 데이타를 받아서 데이타 변환기/복원기(115, 155)를 통하여 데이타를 변환 또는 복원한 후 송신용 데이타 링크 제어기(117, 157)를 통하여 데이타를 송신하는 데이타변환장치(11, 15) 내의 주 프로세서의 역할을 한다.

일반적으로 수신용 데이타 링크 제어기로부터 받은 데이타를 송신용 데이타 링크 제어기로 전송하는 방법을 데이타 흐름 측면에서 크게 두 가지로 나눌 수 있다. 첫번째 방법은, 하나의 데이타 프레임이 완전히 도착한 다음 이를 처리하여 전송을 시작하는 방법으로써, 전송을 시작하기 전에 완전한 데이타 프레임이 데이타 변환 장치 내부에 저장되어 있는 경우이고, 두 번째 방법은 데이타 프레임을 수신하는 도중에 수신되고 있는 데이타를 변환처리 하여 미리 전송을 시작하는 방법으로써 송신할 데이타 프레임이 완전히 준비되기 전에 미리 앞서서 데이타의 전송을 시작하는 방법이다. 첫번째 방법은 통신선로가 여러 장치간에 공유될 때 사용효율을 높일 수 있으며 두 번째 방법은 데이타 전송 지연시간을 줄일 수 있는 장점이 있다. 첫번째 방법을 "저장 후 전송 스위칭" (Store-and-Forward Switching) 방법이라고 하며 두 번째 방법을 "가상 컷 쓰루 스위칭" (Virtual Cut-Through Switching) 방식이라고 한다 [P. Kermani and L. Kleinrock, "Virtual Cut-Through: A New Computer Communication Switching Technique," Computer Networks, Vol.3, pp.267-286, 1979].

DTE와 DCE간의 데이타 통신 시스템에서는 데이타 변환장치가 기존의 통신에 영향을 미치지 않기 위해 데이타 변환장치의 설치로 인한 데이타 전송지연이 최대한 적게 발생하도록 하는 것이 매우 중요하며 이를 위하여 데이타 변환 장치에 수신된 데이타 프레임을 변환하여 전송할 때 상기한 두 번째 방법을 사용하는 것이 바람직하다.

이와 같이 이루어지는 데이타 변환 장치에서 데이타 링크 제어기가 비트 지향 동기 통신 프로토콜 (Bit-Oriented Synchronous Communication Protocol)을 사용하는 경우의 데이타 변환 장치에 관하여 다룬다. 비트 지향 동기 통신 프로토콜로는 (1) 국제표준화기구 (International Organization for Standardization에서 표준으로 제정한 High-level Data Link Control (HDLC) - 표준번호 ISO IS-3309, IS-4335, IS-7809; (2) 미국립표준국 (American National Standards Institute)에서 제정한 Advanced Data Communication Control Procedures (ADCCP) - 표준번호 ANSI X3.66; (3) 국제전기통신연합 (Internaional Telecommunications Union)에서 제정한 Link Access Procedure in a Balanced System (LAP-B) - 표준번호 ITU-TX.25; (4) 국제전기통신연합 (International Telecommunications nion)에서 제정한 Link Access Procedure for ISDN D-Channel (LAP-D) - 표준번호 ITU-T Q.920, Q.921; (5) IBM에 의해 개발되어 널리 사용되고 있는 Synchronous Data Link Control (SDLC); 그리고 (6) 인터넷의 표준 프로토콜로 널리 사용되고 있는 Point-to-Point Protocol (PPP) - 표준번호 IETF RFC 1134 등이 대표적인 프로토콜이다.

싱기한 비트 지향 동기 통신 프로토콜 중 대표적인 프로토콜인 HDLC를 위로 하여 이하 내용을 기술한다. HDLC 프로토콜에서 전송되는 데이타는 프레임 단위로 이루어지는데 이러한 프레임은 다음과 같은 필드를 갖는다.

상기한 비트 지향 동기 통신 프로토콜 중 대표적인 프로토콜인 HDLC를 위주로 하여 이하 내용을 기술한다. HDLC 프로토콜에서 전송되는 데이타는 프레임 단위로 이루어지는데 이러한 프레임은 다음과 같은 필드를 갖는다.

플래그(Flag) : 8 비트

주소(Address) : 8 비트 혹은 16 비트

제어(Conrol) : 8 비트 혹은 16 비트

정보(Information) : 임의의 길이

FCS(Frame Chenck Sequence) : 16비트 혹은 32 비트

플래그 : 8 비트

여기에서 플래그 필드는 프레임의 양단에 위치하여 프레임의 한계를 정하는 특정 패턴으로써 01111110 (16진수로 7E) 값을 갖는다. HDLC 제어기는 01111110 패턴을 수신함으로써 데이타 프레임이 시작되었음을 알 수 있으며 데이타를 수신하면서 데이타 패턴을 계속 관찰하여 다시 01111110 패턴 값을 수신하였을 때 데이타 프레임이 끝났음을 알게 된다. 이 때 프레임 중간에 01111110이라는 패턴이 나타나지 않도록 하기 위하여 HDLC 프로토콜에서는 데이타 프레임을 전송할 때 플래그가 아닌 필드에 1이 연속해서 5개가 나타나면 6번째에 ' 0'을 추가하여 삽입한다. HDLC 제어기가 데이타 프레임을 수신할 때에는 시작 플래그를 수신한 후 수신되는 비트 스트림을 관찰하다가 1이 연속해서 5개가 나오면 6번째 비트를 조사하여 ' 0'이면 이 비트를 삭제하여 원상 복구한다. 6번째 비트가 1이고 7번째 비트가 0이면 종료 플래를 받은 것으로 인식하며 6번째 비트가 1이었는데 7번째 비트가 1이면 전송 중에 오류가 발생된 것이므로 그 동안 수신한 데이타 프레임을 폐기하게 된다. 이와 같이 플래그가 아닌 필드에 1이 연속해서 5개가 나타나면 6번째에 ' 0'을 추가하여 삽입하는 것을 비트 채워넣기 또는 비트 스터핑 (bit stuffing)이라고 한다.

도 2를 참조하면, 송신측 DTE(10)의 프로세서(101)는 송신할 데이타 n 비트(bit)를 생성하여 전송을 시작한다.

이 n 비트의 데이타는 데이타 링크 제어기(103)를 거치면서 비트 스터핑이 수행되면서 n+a 비트의 데이타가 된다.

즉 간단한 설명을 위해 n=10인 실제 데이타 "1111111111"의 예를 들면 비트 스터핑에 의해 0비트 2개가 채워져서(a=2) "011111011111"의 데이타가 되는 것이다.

송신측 데이타 변환장치(11)에서는 DTE(10)의 물리계층처리기(104)로부터 이 n+a 비트의 데이타를 물리계층처리기(111)가 받고 데이타 링크 제어기(112)가 비트 스터핑된 비트들을 제거하여(실제 데이타 예에서 0비트 2개) 데이타프로세서(114)가 원래의 n 비트 데이타를 수신한다.

이 n 비트의 데이타는 데이타 변환기/복원기(115)를 거쳐서 변환된 n 비트의 데이타가 된다.

변환된 n 비트의 데이타는 다시 데이타 링크 제어기(117)를 거치면서 비트 스터핑이 일어나서 n+b 비트의 데이타로 되고 물리계층처리기(118)을 통해 수신측으로 송신된다. 여기서 변환되기 전 데이타와 변환된 데이타는 비트 패턴이 서로 다르기 때문에 비트 스터핑 되는 비트의 수도 달라져서, a 와 b가 다르게 표현된다.

즉 예를 들어 변환된 n=10인 실제 데이타의 예가 만일 "1111111010"의 비트 패턴을 갖는 다면 비트 스터핑 후에는 "1101111010"으로 되어 0비트 1개가 채워지는 것이다(b=1).

이와 같이 HDLC 프로토콜과 같은 비트 지향 동기 통신 프로토콜을 사용하는 데이타 변환 장치에서는 이와 같은 비트 채워넣기 때문에 수신하는 데이타와 전송하는 데이타의 크기가 달라질 수 있다. 즉 수신한 원래 데이타와 이 데이타를 변환한 후의 변환된 데이타의 내용 중 1이 연속해서 6번 이상 나타나는 경우의 수가 서로 다르게 되므로 수신하는 데이타에 삽입된 ' 0'의 개수보다 전송하는 데이타에 삽입되는 '0'의 개수가 더 많다면 데이타의 크기가 커지게 되며 그 반대의 경우에는 데이타의 크기가 작아지게 된다.

동기 직렬 통신은 각 장비가 동일한 통신 속도를 가지고 통신이 이루어지며, 이 속도를 송신측 DTE에서 최대한의 속도로 데이타를 전송하는 속도인, 단위 시간당 n+a 비트라고 가정한다. 이 경우 데이타 변환 장치는 단위 시간당 n+a 비트의 데이타를 받아들여 처리하고, 다시 단위 시간당 n+a 비트의 속도로 데이타를 전송해야 한다.

그런데 상기한 실제 데이타 예를 들은 것과 같이, 만일 a ＞ b 인 경우에는 데이타 변환장치에서 수신버퍼가 채워지는 속도보다 송신버퍼가 비워지는 속도가 더 빨라지게 되어 송신버퍼에 데이타가 하나도 남아 있지 않는 순간이 있게 되어 버퍼 언더플로우 (underflow)가 발생하게 된다. 만일 데이타 링크 제어기에서 프레임 단위의 저장 후 전송 (stroe-and-forward) 방식으로 프레임을 전송할 경우에는 버퍼 언더플로우가 발생하더라도 문제가 생기지 않을 수도 있지만, 데이타 프레임 전체가 저장되기 전에 데이타 프레임의 일부를 미리 전송하기 시작하는 가상 컷 쓰루 (virtual cut-through) 스위칭 방식을 이용할 경우에는, 버퍼 언더플로우가 발생하면 전송 중인 데이타 프레임을 폐기하여야 하므로 통신 효율이 저하된다.

이와는 반대로 만일 b ＞ a 인 경우에는 데이타 변환장치에서 단위 시간당 n+a 비트의 데이타를 받아들이는데 비해, 송신해야 할 데이타는 n+b 비트가 되므로, 처리할 데이타가 계속 늘어나서 버퍼에 누적되어 버퍼 오퍼플로우 (overflow)가 발생하여 결국 폐기하는 데이타 프레임이 발생하므로 통신 효율이 저하된다.

수신측 데이타 변환 장치(15)에서는 n+b' 비트의 데이타를 물리계층처리기 (151)가 받고 데이타링크제어기(152)가 비트 스터핑된 비트들을 제거하여 원래의 n 비트로 되고 이를 데이타프로세서(154)가 수신한다.

이 n 비트의 데이타는 데이타 변환기/복원기(155)를 거쳐서 복원된 n 비트의 데이타가 된다.

복원된 n 비트의 데이타는 다시 데이타 링크 제어기(157)를 거치면 비트 스터핑이 일어나서 n+a' 비트의 데이타가 되고 물리계층처리기(158)를 통해 수신측 DTE(16)로 수신된다. 여기서 복원되기 전 데이타와 복원된 데이타는 비트 패턴이 서로 다르기 때문에 비트 스터핑되는 비트의 수도 달라져서, a' 와 b'가 다르게 표현된다.

수신측 DTE(16)에서 n+a' 비트의 데이타를 물리계층처리기(161)가 받고 데이타링크제어기(162)가 비트 스터핑 된 비트들을 제거하여 n 비트의 데이타를 프로세서(164)가 수신하게 된다.

수신측에서도 송신측과 마찬가지의 현상이 발생한다. 통신 경로에 존재하는 장치들 중간에서 데이타 버퍼링이 이루어지므로 수신측 데이타 변환 장치가 DCE로부터 받아 들이는 데이타는 어느 기간 동안에는 최대 통신 속도로 데이타가 도착할 수 있다. 이 데이타 통신 속도를 단위 시간당 n+b' 비트라고 가정한다. 이 경우 데이타 변환 장치는 단위 시간당 n+b' 비트의 데이타를 받아들여 처리하고, 다시 단위 시간당 n+a' 비트의 속도로 데이타를 전송해야 한다.

앞에서 설명한 것과 같은 원리로 a' ＞ b' 일 경우에는 버퍼 오버플로우, b' ＞ a' 일 경우에는 버퍼 언더플로우가 발생하여 폐기하는 프레임이 발생하므로 통신효율이 저하된다.

상기한 바와 같이, 송신측 DTE에서 수신측 DTE로 데이타를 전송할 때 양측의 데이타 변환장치에서 동시에 문제가 발생하게 된다. 즉 송신측의 데이타 변환장치에서 데이타 프레임의 크기가 커져서 전송될 경우에는 수신측의 데이타 변환장치에서는 데이타 프레임의 크기가 다시 원래대로 작게 복원되어 DTE로 전달되고, 송신측의 데이타 변환장치에서 데이타 프레임의 크기가 작아져서 전송될 경우에는 수신측의 데이타 변환장치에서는 데이타 프레임의 크기가 다시 원래대로 크게 복원되어 DTE로 전달된다. 따라서 두 번의 데이타 변환장치를 거치는 동안 상기한 바와 같은 데이타 프레임이 폐기될 가능성은 더욱 커지게 되고, 그에 따라 통신 효율이 크게 저하된다.

따라서 본 발명은 비트 지향 동기 통신 프로토콜을 사용하는 데이타 변환 장치에서, 수신되는 데이타와 전송되는 데이타의 크기가 달라지게 되는 데서 발생하는 통신효율의 감소 요인을 없애기 위하여 송수신되는 데이타의 크기를 일정하게 유지시킬 수 있는 구조의 데이타 변환장치를 제공함에 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 동기 직렬 통신시스템에서 비트 지향 동기 통신 프로토콜을 사용하는 데이타변환장치에 있어서, 수신한 데이타를 모니터링하면서 관리정보를 생성하여 처리하는 데이타 프로세서를 가지고 있으며, 데이타를 송신할 때에는 전송할 데이타를 데이타 링크 계층의 연산을 먼저 수행하여 데이타 프레임을 구성한 후 데이타 변환을 나중에 수행하여 데이타를 전송하고, 데이타를 수신할 때는 수신되는 데이타를 받아서 먼저 복원한 후 데이타 링크 계층의 연산을 통해 데이타 프레임 구성을 나중에 수행하는 것을 특징으로 하는 데이타 변환 장치를 제공한다.

또한 본 발명은 동기 직렬 통신시스템에서 비트 지향 동기 통신 프로토콜을 사용하는 데이타변환장치에 있어서, 데이타프로세서의 데이타 경로 제어신호에 의해 데이타 경로를 제어하여 데이타가 데이타 변환기 및 데이타 복원기를 통하거나 통하지 않고 송수신될 수 있도록 하며, 표준 프로토콜에 따라 데이타 전송이 이루어질 수 있도록 상기 데이타프로세서가 상기 데이타 변환기 및 데이타 복원기와 데이타를 주고 받을 수 있도록 구성한 것을 특징으로 하는 데이타 변환 장치를 제공한다.

도1은 일반적인 데이타 통신 시스템의 구성도

도2는 종래 동기 직렬 통신 시스템의 데이타 변환 장치를 나타내는 상세 구성도

도3은 본 발명에 의한 동기 직렬 통신 시스템의 데이타 변환 장치에 대한 일 실시예를 나타내는 상세 구성도

도4는 본 발명의 다른 실시예로서, 통과모드와 호환모드를 지원하는 데이타 변환 장치의 구성도

* 도면의 주요부분에 대한 부호의 설명

301,308,311,318: 물리계층처리기 302,306,313,317: 데이타링크제어기

304,315: 데이타프로세서 307,319: 데이타변환기

309,312: 데이타복원기

이하 첨부된 도면을 참고하여 본 발명에 따른 동기 직렬 통신 시스템의 데이타 변환 장치를 상세히 설명하면 다음과 같다.

도 3 은 본 발명에 의한 동기 직렬 통신 시스템의 데이타 변환 장치에 대한 일 실시예를 나타내는 상세 구성도이다.

본 발명의 특징적 구성은, DTE와 데이타 변환 장치 사이에는 표준 통신 프로토콜에 따라 통신이 이루어져야 하지만 데이타 변환 장치 내의 통신에 있어서는 사전에 정의한 프로토콜에 의해서 통신을 하는 것이 가능하다는데 착안하여, 데이타변환 장치 내에서 송수신을 할 때 데이타 링크 계층과 물리 계층 사이에 데이타 변환/복원 연산을 하는 계층을 정의하여, 도시한 바와 같이 데이타링크제어기(306, 313)와 물리계층처리기(308, 311) 사이에 데이타변환기(307, 319) 및 데이타복원기(309, 312)를 구성한 것이다.

데이타 프로세서(304, 315)는 데이타 변환장치(30, 31) 자체적으로 필요로하는 관리정보를 주고 받으며 이를 처리하는 역할을 한다.

따라서 종래의 데이타 변환 장치가 데이타 변환을 먼저 수행한 후 변환된 데이타를 가지고 데이타링크계층기가 비트 스터핑하여 데이타 프레임을 구성하는 것과는 달리, 본 발명의 송신측 데이타변환장치(30)에서는 데이타가 먼저 데이타링크제어기(306)에 의해 비트 스터핑되고 그 구성된 데이타 프레임에 대해 데이타변환기(307)가 데이타 변환을 수행하여 변환된 데이타 프레임을 DCE(12)로 전송한다.

그리고 수신측 데이타 변환 장치(31)는 DCE(14)로부터 수신한 데이타를 먼저 데이타 복원기(312)를 통하여 복원한 후 데이타 링크 제어기(313)를 통하여 데이타 프레임을 구성하게 된다.

도 3을 참조하여 데이타의 전송과정을 상세히 설명한다.

도면부호 "102", "163", "303", "305", "314" 및 "316"은 버퍼를 나타낸 것이다.

송신측 DTE(10)의 프로세서(101)는 송신할 데이타 n 비트(bit)를 생성하여 전송을 시작하고,. 이 n 비트의 데이타는 데이타 링크 제어기(103)를 거치면서 비트 스터핑이 수행되면서 n+a 비트의 데이타가 된다.

송신측 데이타 변환장치(30)에서는 DTE(10)의 물리계층처리기(104)로부터 이 n+a 비트의 데이타를 물리계층처리기(301)가 받고, 데이타 링크 제어기(302)가 비트 스터핑된 비트들을 제거하여 데이타프로세서(304)가 원래의 n 비트 데이타를 수신한다.

수신한 데이타 n 비트를 그대로 데이타 링크 제어기(306)로 전달하며, 이 때 데이타 프로세서(304)의 역할은 수신한 데이타를 모니터링 하면서 관리 정보를 생성하는 일을 한다.

데이타 링크 제어기(306)를 거치면 비트 스터핑이 된 데이타 n+a 비트가 만들어지는데, 이는 송신측 DTE(10)로 부터 수신한 n+a 비트의 데이타와 크기와 내용이 동일한 데이타가 된다.

데이타 변환기(307)는 n+a 비트의 데이타에 대해서 데이타 변환을 실행하여 n+a 비트의 변환된 데이타를 만들어 내며 물리계층처리기(308)을 거쳐 DCE(12, 14)에 접속되는 동기직렬통신망(13)을 통하여 수신측으로 송신된다.

이와 같이 하여 DTE(10)로부터 데이타 변환장치(30)에서 수신한 데이타 n+a 비트와 데이타 변환장치(30)가 수신측으로 송신할 데이타 n+a 비트는 그 크기가 동일해진다. 따라서 버퍼 오버플로우나 버퍼 언더플로우가 발생하지 않으므로 통신 효율의 저하 요인을 없앨 수 있게 된다.

수신측 데이타 변환 장치(31)에서는 n+a 비트의 데이타를 물리계층처리기 (311)가 받아서 데이타 복원기(312)에 의해 데이타 복원을 먼저 실행하므로써 복원된 데이타 n+a 비트가 생긴다. 복원된 데이타 n+a 비트는 데이타 링크 제어기(313)를 거쳐서 비트 스터핑된 비트들이 제거되어 n 비트의 데이타가 버퍼(314)에 저장된다. 이 n 비트의 데이타는 데이타프로세서(315) 관리하에 데이타링크제어기(317)를 거치면 다시 비트 스터핑이 일어나서 n+a 비트의 데이타가 되고 물리계층처리기 (318)을 통해 수신측 DTE(16)로 수신된다.

수신측 DTE(16)에서 n+a 비트의 데이타를 물리계층처리기(161)가 받고 데이타링크제어기(162)가 비트 스터핑된 비트들을 제거하여 n 비트의 데이타를 프로세서(164)가 수신하게 된다.

이와 같이 하여 수신측 데이타 변환장치(31)가 DCE(14)로부터 수신한 데이타 n+a 비트와 수신측 DTE(16)로 전달해야 할 데이타 n+a 비트는 그 크기가 동일해 집니다. 따라서 버퍼 오버플로우나 버퍼 언더플로우가 발생하지 않으므로 통신 효율의 저하 요인을 없앨 수 있다.

이러한 원리는 직렬 통신이 단방향으로 교번하여 이루어지는 반이중(half-duplex)통신방식의 경우와, 통신이 양방향으로 동시에 이루어지는 전이중(full-duplex) 통신방식의 경우에 모두 적용이 된다.

도 4 는 본 발명의 다른 실시예로서, 통과모드와 호환모드를 지원하는 데이타 변환 장치의 구성도인데, 송신측의 예를 든 것이다.

도면에서 버퍼는 생략하였고, 도 3에 중복되는 내용에 대한 설명은 생략하기로 한다.

본 실시예에서 데이타변환장치는 데이타프로세서(403)의 제어 하에 데이타변환기(406) 및 데이타복원기(409)가 데이타의 변환 및 복원을 수행할 수도 있고(호한모드), 수행하지 않고 그대로 통과할 수 있도록(통과모드) 멀티플렉서(405a, 405b, 408a, 408b)를 이용하여 구성된다.

데이타 변환을 수행하지 않는 통과(bypass)모드의 경우에는 송수신되는 데이타가 데이타 변환기(406) 및 데이타 복원기(409)를 거치지 않도록 데이타프로세서 (403)가 데이타 경로 제어신호를 발생시켜서 멀티플렉서(405a, 408a)의 A단자 쪽으로 데이타의 경로를 변경한다.

또한 다른 모델의 데이타 변환기/복원기와 호환성을 갖는 호환모드에서는 표준 프로토콜에 따라 데이타의 전송이 이루어져야 하는데 이 경우에는 데이타 프로세서(403)가 데이타 변환기(406) 및 데이타 복원기(409)와 데이타를 주고 받을 수 있도록 하고 데이타의 경로를 멀티플렉서(405a, 408a)의 B단자 쪽으로 변경하여 동작할 수 있도록 한다.

이상에서 설명한 바와 같이 본 발명에 의한 데이타 변환 장치에서는 하나의 데이타 변환 장치 내에서 송수신 양단의 두 데이타 링크 제어기가 처리하는 데이타는 동일한 형태의 데이타가 되고 데이타 프레임에 적용되는 비트 채워넣기도 양측에 동일하게 적용되므로 수신되는 데이타 프레임의 크기와 전송되는 데이타 프레임의 크기가 동일하게 되어 데이타 프레임의 크기가 서로 달라질 때 발생하는 통신 효율의 저하 요인이 사라지게 되고, 데이타 프레임의 폐기가 발생하지 않으므로 통신 지연시간을 줄이고 통신 효율을 높일 수 있다.

본 발명은 기재된 구체예에 대해서만 상세히 설명되었지만 본 발명의 사상과 범위내에서 변형이나 변경할 수 있음은 본 발명이 속하는 분야의 당업자에게는 명백한 것이며, 그러한 변형이나 변경은 첨부한 특허청구범위에 속한다 할 것이다.

Claims (4)

1. 동기 직렬 통신시스템에서 비트 지향 동기 통신 프로토콜을 사용하는 데이타 변환장치에 있어서,

   수신한 데이타를 모니터링하면서 관리정보를 생성하여 처리하는 데이타 프로세서를 가지고 있으며,

   데이타를 송신할 때에는 전송할 데이타를 데이타 링크 계층의 연산을 먼저 수행하여 데이타 프레임을 구성한 후 데이타 변환을 나중에 수행하여 데이타를 전송하고,

   데이타를 수신할 때는 수신되는 데이타를 받아서 먼저 복원한 후 데이타 링크 계층의 연산을 통해 데이타 프레임 구성을 나중에 수행하는 것을 특징으로 하는 데이타 변환 장치.
2. 동기 직렬 통신시스템에서 비트 지향 동기 통신 프로토콜을 사용하는 데이타 변환장치에 있어서,

   데이타프로세서의 데이타 경로 제어신호에 의해 데이타 경로를 제어하여 데이타가 데이타 변환기 및 데이타 복원기를 통하거나 통하지 않고 송수신될 수 있도록 하며,

   표준 프로토콜에 따라 데이타 전송이 이루어질 수 있도록 상기 데이타프로세서가 상기 데이타 변환기 및 데이타 복원기와 데이타를 주고 받을 수 있도록 구성한 것을 특징으로 하는 데이타 변환 장치.
3. 제 1항에 있어서, 송신할 때 데이타 링크 계층의 연산을 먼저 수행한 후 데이타 변환을 나중에 수행하는 수단으로 송신용 데이타 링크 제어기에서 출력되는 데이타를 입력으로 받아서 내부에서 데이타 변환을 수행하여 물리계층 처리기로 전달하는 구조를 특징으로 하는 데이타 변환 장치.
4. 제 1항에 있어서 수신할 때 수신되는 데이타를 받아서 먼저 복원한 후 데이타 링크 계층 연산을 나중에 수행하는 수단으로 물리계층 처리기로부터 수신되는 데이타 스트림을 입력으로 하고 이 데이타를 복원하여 수신용 데이타 링크 제어기로 전달하는 구조를 특징으로 하는 데이타 변환 장치.