KR100293460B1 - 반도체소자제조방법 - Google Patents

반도체소자제조방법 Download PDF

Info

Publication number
KR100293460B1
KR100293460B1 KR1019940012101A KR19940012101A KR100293460B1 KR 100293460 B1 KR100293460 B1 KR 100293460B1 KR 1019940012101 A KR1019940012101 A KR 1019940012101A KR 19940012101 A KR19940012101 A KR 19940012101A KR 100293460 B1 KR100293460 B1 KR 100293460B1
Authority
KR
South Korea
Prior art keywords
shield ring
surface roughness
semiconductor device
particles
exposed
Prior art date
Application number
KR1019940012101A
Other languages
English (en)
Other versions
KR950034623A (ko
Inventor
이원상
Original Assignee
구자홍
엘지전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자 주식회사 filed Critical 구자홍
Priority to KR1019940012101A priority Critical patent/KR100293460B1/ko
Publication of KR950034623A publication Critical patent/KR950034623A/ko
Application granted granted Critical
Publication of KR100293460B1 publication Critical patent/KR100293460B1/ko

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67155Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/6719Apparatus for manufacturing or treating in a plurality of work-stations characterized by the construction of the processing chambers, e.g. modular processing chambers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Junction Field-Effect Transistors (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

본 발명은 옥사이드(Oxide) 식각용 챔버(chamber)의 쉴드 링의 표면조도를 영역별로 달리하여 식각 공정에 악영향을 미치는 석영 파티클 및 퇴적성 파티클의 발생을 최소화하므로써 식각공정의 수율 및 신뢰성을 향상시킬 수 있도록 한 것이다.
이를 위해, 본 발명은 반도체소자 제조를 위한 식각용 챔버 내에 설치되어 챔버 상부의 가스 인젝션 파트 및 상부전극(2) 등의 파트들을 밀착 고정시켜주는 역할을 하는 쉴드 링(1)에 있어서; 상기 쉴드 링(1)의 표면중 식각 진행시 퇴적성 파티클이 부착되는 부분의 표면은 표면조도가 일정범위 내에서 최대치가 되도록 하는 대신, 식각 진행시 플라즈마에 노출되는 부분(Q)의 표면은 표면조도가 최소치가 되도록 한 것을 특징으로 하는 반도체소자 제조를 위한 식각용 챔버의 쉴드 링이 제공된다.

Description

반도체소자 제조방법
본 발명은 반도체소자 제조를 위한 식각용 챔버의 쉴드 링에 관한 것으로서, 더욱 상세하게는 옥사이드(Oxide) 식각용 챔버의 쉴드 링의 표면조도(surface roughness)를 영역별로 달리하여 식각공정에 영향을 각종 파티클(particle)의 발생을 최소화할 수 있도록 한 것이다.
일반적으로, 쉴드 링(1)(shield ring)은 식각용 챔버(도시는 생략함) 상부의 가스 인젝션 파트(도시는 생략함), 상부전극(2), 상기 상부전극(2) 상부의 쿨링 플레이트(3), 상부전극 고정구(4) 등의 부분을 밀착 고정시켜 주는 역할을 하는 구성품으로서, 쉴드 링(1)의 일부분은 식각 진행시 플라즈마(plasma)에 노출되어 상기 플라즈마에 의해 식각되므로써 석영 파티클(Quartz particle)들을 발생시키게 된다.
석영 파티클의 발생량은 특히 고전압(High power)이 요구되는 공정에서 심하며, 표면조도와 밀접한 관련이 있다.
즉, 쉴드 링(1)의 전체적인 표면조도가 크면 클수록 석영 파티클의 발생량도 이에 비례하여 증가하게 된다.
따라서, 쉴드 링(1)의 표면을 한층 더 정밀하게 연마하여 표면조도를 낮추면 식각 진행시 생성되는 석영 파티클의 발생량은 줄일 수가 있으나, 그 대신 후술하는 바와 같은 문제점을 야기하게 된다.
즉, 식각 진행시 쉴드 링(1)의 플라즈마에 노출되지 않는 가장자리 부분(P)의 표면에 반응가스로부터 생성된 퇴적성 파티클(deposit particle)인 폴리머(polymer)가 쉽게 부착되어야만 웨이퍼의 오염을 줄일 수 있는데, 이를 위해서는 전술한 바와는 반대로 쉴드 링(1)의 표면조도가 커야만 한다.
따라서, 식각 공정시 플라즈마의 영향에 의해 발생하는 석영 파티클을 줄이기 위해서는 쉴드 링(1)의 표면조도를 작게 해야 하고, 퇴적성 파티클인 폴리머가 웨이퍼 표면에 떨어지지 않도록 폴리머에 대한 쉴드 링(1)의 부착성을 좋게 하기 위해서는 쉴드 링(1)의 표면조도를 크게 해야 한다.
그러나, 종래의 쉴드 링(1) 표면은 도 1 및 도 2에 나타낸 바와 같이, 전체적으로 동일한 값의 표면조도를 갖도록 제작되므로 인해, 석영 파티클 감소 및 퇴적성 파티클에 대한 부착성 향상이라는 두가지 목적중 어느 한 가지만을 만족시킬 수 있을 뿐, 두 가지 목적을 동시에 만족시킬 수는 없었다.
본 발명은 상기한 제반 문제점을 해결하기 위한 것으로서, 옥사이드(Oxide) 식각용 챔버의 쉴드 링의 표면조도를 영역별로 달리하여 식각 공정에 악영향을 미치는 퇴적성 파티클 및 석영 파티클의 발생을 최소화할 수 있도록 한 반도체소자 제조를 위한 식각용 챔버의 쉴드 링을 제공하는데 그 목적이 있다.
도 1은 종래의 쉴드 링을 나타낸 종단면도
도 2는 도 1의 A부 확대도
도 3a 및 도 3b는 쉴드 링의 표면조도와 각종 파티클과의 관계를 나타낸 그래프로서,
도 3a는 쉴드 링의 표면조도와 웨이퍼 표면으로의 퇴적성 파티클 낙하량과의 관계를 나타낸 그래프
도 3b는 쉴드 링의 표면조도와 석영 미립자 파티클 발생량과의 관계를 나타낸 그래프
도 4는 본 발명에 따른 쉴드 링을 나타낸 종단면도
도 5는 도 4의 B부 확대도
도면의 주요부분에 대한 부호의 설명
1:쉴드 링 2:상부전극
3:쿨링 플레이트
P:쉴드 링의 플라지마에 노출되지 않는 가장자리 부분
Q:쉴드 링의 플라즈마에 노출되는 부분
상기한 목적을 달성하기 위해, 본 발명은 반도체소자 제조를 위한 식각용 챔버 내에 설치되어 챔버 상부의 가스 인젝션 파트 및 상부전극 등의 파트들을 밀착 고정시켜주는 역할을 하는 쉴드 링에 있어서; 상기 쉴드 링의 표면중 식각 진행시 퇴적성 파티클이 부착되는 부분의 표면은 표면조도가 일정범위 내에서 최대치가 되도록 하는 대신, 식각 진행시 플라즈마에 노출되는 부분의 표면은 표면조도가 최소치가 되도록 한 것을 특징으로 하는 반도체소자 제조를 위한 식각용 챔버의 쉴드 링이 제공된다.
이하, 본 발명의 일실시예를 첨부도면 도 4 및 도 5를 참조하여 상세히 설명하면 다음과 같다.
도 4는 본 발명에 따른 쉴드 링을 나타낸 종단면도이고, 도 5는 도 4의 B부 확대도로서, 반도체소자 제조를 위한 식각용 챔버 내에 설치되어 챔버 상부의 가스 인젝션 파트 및 상부전극(2) 등의 파트들을 밀착 고정시켜주는 역할을 하는 쉴드 링(1)에 있어서; 상기 쉴드 링(1)의 표면중 식각 진행시 퇴적성 파티클이 부착되는 가장자리 부분(P)의 표면은 표면조도가 일정범위 내에서 최대치가 되도록 하는 대신, 식각 진행시 플라즈마에 노출되는 부분(Q)의 표면은 표면조도가 최소치가 되도록하여 구성된다.
이 때, 상기 쉴드 링(1)에 있어서, 식각 진행시 플라즈마에 노출되는 부분(Q)의 표면은 글라인딩(grinding) 또는 랩핑(lapping) 또는 열처리 기법에 의해 폴리싱(polishing)된다.
이와 같이 구성된 본 발명의 쉴드 링(1)은 식각 진행시 플라즈마에 노출되지 않는 가장자리 부분(P)의 표면조도가 최대치여서 퇴적성 파티클이 쉽게 부착되므로 인해 퇴적성 파티클로 인한 웨이퍼의 오염을 최소화할 수 있게 된다.
또한, 본 발명의 쉴드 링(1)은 식각 진행시 플라즈마에 노출되는 부분(Q)이 글라인딩(grinding) 또는 랩핑(lapping) 또는 열처리에 의해 폴리싱되어 표면조도가 최소화된 상태이므로, 플라즈마에 의해 식각되어 발생하는 석영 파티클의 발생량 또한 최소가 된다.
따라서, 본 발명에 따른 쉴드 링(1)을 이용하여 옥사이드(Oxide) 식각 공정을 진행할 경우에는 퇴적성 파티클인 폴리머로 인한 영향 및 석영 파티클로 인한 영향을 최소화하여 정확한 식각 프로파일(profile)을 얻을 수 있는 등 식각 공정의 신뢰성을 향상시킬 수 있게 된다.
이상에서와 같이, 본 발명은 옥사이드(Oxide) 식각용 챔버의 쉴드 링(1)의 표면조도를 영역별로 달리한 것이다.
이에 따라, 본 발명은 식각 공정에 악영향을 미치는 석영 파티클을 최소화하는 한편 퇴적성 파티클로 인한 악영향을 최소화하여 식각 공정의 수율 및 신뢰성을 향상시킬 수 있게 된다.

Claims (2)

  1. 반도체소자 제조를 위한 식각용 챔버 내에 설치되어 챔버 상부의 가스 인젝션 파트 및 상부전극 등의 파트들을 밀착 고정시켜주는 역할을 하는 쉴드 링에 있어서;
    상기 쉴드 링의 표면중 식각 진행시 퇴적성 파티클이 부착되는 가장자리 부분(P)의 표면은 표면조도가 일정범위 내에서 최대치가 되도록 하는 대신, 상기 실드 링의 표면중 식각 진행시 플라즈마에 노출되는 상기 가장자리 부분(P) 내측 부분(Q)의 표면은 표면조도가 최소치가 되도록 한 것을 특징으로 하는 반도체소자 제조를 위한 식각용 챔버의 쉴드 링.
  2. 제 1 항에 있어서,
    상기 쉴드 링의 식각 공정시 플라즈마에 노출되는 부분의 표면은 글라인딩(grinding) 또는 랩핑(lapping) 또는 열처리 기법에 의해 폴리싱됨을 특징으로 하는 반도체소자 제조를 위한 식각용 챔버의 쉴드 링.
KR1019940012101A 1994-05-31 1994-05-31 반도체소자제조방법 KR100293460B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019940012101A KR100293460B1 (ko) 1994-05-31 1994-05-31 반도체소자제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940012101A KR100293460B1 (ko) 1994-05-31 1994-05-31 반도체소자제조방법

Publications (2)

Publication Number Publication Date
KR950034623A KR950034623A (ko) 1995-12-28
KR100293460B1 true KR100293460B1 (ko) 2001-11-30

Family

ID=37527293

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940012101A KR100293460B1 (ko) 1994-05-31 1994-05-31 반도체소자제조방법

Country Status (1)

Country Link
KR (1) KR100293460B1 (ko)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910015016A (ko) * 1990-01-30 1991-08-31 이헌조 InGaAs/GaAs MESFET 제조방법
JPH04369841A (ja) * 1991-06-19 1992-12-22 Sumitomo Electric Ind Ltd 化合物半導体装置およびその製造方法
JPH05206171A (ja) * 1992-01-27 1993-08-13 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法
KR930017203A (ko) * 1992-01-14 1993-08-30 김광호 화합물 반도체 장치 및 그 제조방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR910015016A (ko) * 1990-01-30 1991-08-31 이헌조 InGaAs/GaAs MESFET 제조방법
JPH04369841A (ja) * 1991-06-19 1992-12-22 Sumitomo Electric Ind Ltd 化合物半導体装置およびその製造方法
KR930017203A (ko) * 1992-01-14 1993-08-30 김광호 화합물 반도체 장치 및 그 제조방법
JPH05206171A (ja) * 1992-01-27 1993-08-13 Sumitomo Electric Ind Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
KR950034623A (ko) 1995-12-28

Similar Documents

Publication Publication Date Title
US6391787B1 (en) Stepped upper electrode for plasma processing uniformity
US7244336B2 (en) Temperature controlled hot edge ring assembly for reducing plasma reactor etch rate drift
KR101354281B1 (ko) 유전체 식각 시 파티클 오염 감소를 위한 밀봉 엘라스토머 접합 실리콘 전극등
KR20050057423A (ko) 기판상에의 중합체 증착을 감소시키기 위한 장치를 구비한플라즈마 장치 및 중합체 증착을 감소시키는 방법
KR102501702B1 (ko) 베벨 폴리머 감소를 위한 에지 링
KR20010092914A (ko) 섀도우 링을 구비하는 정전척
KR20030025007A (ko) 쉴드링을 가지는 식각장비
KR100293450B1 (ko) 반도체소자제조를위한식각용챔버의쉴드링
KR100293460B1 (ko) 반도체소자제조방법
EP0742579A2 (en) A method and apparatus for concentrating plasma on a substrate surface during processing
KR20050091854A (ko) 반도체 웨이퍼 제조 장치의 포커스 링
JP3444090B2 (ja) プラズマ処理装置用保護部材
JP3180438B2 (ja) プラズマ処理装置被処理基板固定方法
JPS63131519A (ja) ドライエツチング装置
JPS63227021A (ja) ドライエツチング装置
KR0155905B1 (ko) 하부 전극에 아이솔레이션 링을 구비한 건식 에칭 장치
KR200205335Y1 (ko) 반도체 장치의 제조에 사용되는 건식식각장비의 커버
KR20070099964A (ko) 정전척
KR20040011839A (ko) 라이너를 갖는 플라즈마 식각 챔버
KR19990039588A (ko) 반도체 장치의 링 인슐레이터
KR19980039353A (ko) 반도체 제조용 플라즈마에칭챔버의 제한링
JP2000183031A (ja) プラズマエッチング装置
KR20020074338A (ko) 반도체소자 제조를 위한 식각용 챔버
JPH10199862A (ja) プラズマ処理装置用保護部材及び該保護部材を使用したプラズマ処理装置
KR20010087019A (ko) 정전기 척의 크리닝 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060324

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee