KR100293269B1 - Method for fabricating semiconductor device - Google Patents
Method for fabricating semiconductor device Download PDFInfo
- Publication number
- KR100293269B1 KR100293269B1 KR1019980009951A KR19980009951A KR100293269B1 KR 100293269 B1 KR100293269 B1 KR 100293269B1 KR 1019980009951 A KR1019980009951 A KR 1019980009951A KR 19980009951 A KR19980009951 A KR 19980009951A KR 100293269 B1 KR100293269 B1 KR 100293269B1
- Authority
- KR
- South Korea
- Prior art keywords
- diffusion region
- junction
- diffusion
- substrate
- semiconductor device
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 24
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 238000009792 diffusion process Methods 0.000 claims abstract description 58
- 239000000758 substrate Substances 0.000 claims abstract description 22
- 239000007787 solid Substances 0.000 claims abstract description 6
- 239000012535 impurity Substances 0.000 claims description 43
- 238000004519 manufacturing process Methods 0.000 claims description 6
- 239000002019 doping agent Substances 0.000 abstract 3
- 150000002500 ions Chemical class 0.000 abstract 2
- 238000009826 distribution Methods 0.000 description 19
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- XUKUURHRXDUEBC-SXOMAYOGSA-N (3s,5r)-7-[2-(4-fluorophenyl)-3-phenyl-4-(phenylcarbamoyl)-5-propan-2-ylpyrrol-1-yl]-3,5-dihydroxyheptanoic acid Chemical compound C=1C=CC=CC=1C1=C(C=2C=CC(F)=CC=2)N(CC[C@@H](O)C[C@H](O)CC(O)=O)C(C(C)C)=C1C(=O)NC1=CC=CC=C1 XUKUURHRXDUEBC-SXOMAYOGSA-N 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 239000007943 implant Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000005389 semiconductor device fabrication Methods 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/6609—Diodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
- H01L29/861—Diodes
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Thyristors (AREA)
Abstract
Description
본 발명은 반도체 소자 제조방법에 관한 것으로, 보다 상세하게는 Al과 B와 같은 확산계수가 서로 다른 불순물을 이용하여 전력 소자의 pn 접합을 형성한 반도체 소자 제조방법에 관한 것이다.The present invention relates to a method for manufacturing a semiconductor device, and more particularly, to a method for manufacturing a semiconductor device in which a pn junction of a power device is formed using impurities having different diffusion coefficients such as Al and B.
반도체 소자 제조에 있어서, 실리콘 내부로의 불순물 주입과 실리콘 내부에서의 이들 불순물의 움직임은 불순물 확산영역 형성시 매우 중요한 공정 변수로 작용되므로, 불순물 확산시에는 주입하고자 하는 불순물의 양과 그 농도 분포를 적절하게 조절해 주는 능력이 요구된다.In semiconductor device fabrication, impurity implantation into silicon and movement of these impurities in silicon are very important process variables in forming the impurity diffusion region. Therefore, in the impurity diffusion, the amount of impurity to be implanted and its concentration distribution are appropriate. Ability to be controlled.
특히나, 대전력 소자의 경우에는 불순물의 깊은 확산과 더불어 농도 분포의 최적화가 소자의 전기적인 동작 특성을 결정하는 중요한 요인으로 작용하므로 더욱 그러하다.In particular, in the case of large power devices, the deep diffusion of impurities and the optimization of the concentration distribution are particularly important because they play an important role in determining the electrical operation characteristics of the device.
이를 도 1a 및 도 1b에 제시된 도면을 참조하여 살펴보면 다음과 같다. 도 1a 및 도 1b는 종래 반도체 소자의 pn 접합 형성 공정을 도시한 공정수순도를 나타낸 것으로, 여기서는 편의상 그 제조방법을 제 2 단계로 구분하여 설명한다.This will be described with reference to the drawings shown in FIGS. 1A and 1B. 1A and 1B illustrate a process flow diagram illustrating a process of forming a pn junction of a conventional semiconductor device. For convenience, the method will be described in two steps.
제 1 단계로서, 도 1에 도시된 바와 같이 n형 반도체 기판(10) 상에, 상기 기판(10)의 표면이 소정 부분 노출되도록 산화막 재질의 마스크 패턴(12)을 형성한 다음, 기판 상의 표면 노출부로 p형 불순물인 B를 이온주입하여 기판(10) 내에 불순물(도면상에서 x로 표시된 부분)을 주입한다.As a first step, as shown in FIG. 1, a mask pattern 12 made of an oxide film is formed on an n-type semiconductor substrate 10 so that the surface of the substrate 10 is partially exposed, and then the surface on the substrate. B, which is a p-type impurity, is implanted into the exposed portion to inject an impurity (a portion indicated by x in the drawing) into the substrate 10.
제 2 단계로서, 도 2에 도시된 바와 같이 마스크 패턴(12)을 제거하고, 열공정 확산 튜브에서 이를 확산시켜 기판(10) 내에 소정 깊이의 p형 불순물 확산영역(14)을 형성하므로써, pn 접합 형성 공정을 완료한다.As a second step, pn is removed by removing the mask pattern 12 as shown in FIG. 2 and diffusing it in a thermal process diffusion tube to form a p-type impurity diffusion region 14 of a predetermined depth in the substrate 10. Complete the junction formation process.
도 2에는 도 1b에 제시된 pn 접합의 불순물 농도 분포를 도시한 그래프가 제시되어 있다. 상기 그래프에서 XAL은 p형 불순물 확산영역(14)의 접합 깊이를 나타내고, Ⅰ는 p형 불순물 확산영역(14)의 농도 분포를 나타내며, Ⅱ는 n형 반도체 기판(10)의 농도 분포를 나타낸다.2 is a graph showing the impurity concentration distribution of the pn junction shown in FIG. 1B. In the graph, X AL represents the junction depth of the p-type impurity diffusion region 14, I represents the concentration distribution of the p-type impurity diffusion region 14, and II represents the concentration distribution of the n-type semiconductor substrate 10. .
상기 그래프를 참조하면, 단일 불순물인 B를 사용하여 pn 접합을 형성할 경우, p형 불순물 확산영역(14)의 농도 분포가 가파른 가우시안 분포를 가짐을 확인할 수 있다.Referring to the graph, when the pn junction is formed using a single impurity B, it can be seen that the concentration distribution of the p-type impurity diffusion region 14 has a steep Gaussian distribution.
그러나, 상기와 같이 B를 이용하여 p형 불순물 확산 영역을 형성할 경우에는 다음과 같은 몇가지의 문제가 발생하게 된다.However, when the p-type impurity diffusion region is formed using B as described above, several problems occur as follows.
첫째, 불순물의 깊은 확산이 요구될 경우, B의 확산 속도가 느린 관계로 인해 장시간의 확산 공정이 요구되므로 이 과정에서 고온 스트레스로 인해 소자의 전기적인 특성이 저하되는 현상이 발생된다.First, when a deep diffusion of impurities is required, a long diffusion process is required due to a slow diffusion rate of B, which causes a phenomenon in which electrical characteristics of the device are degraded due to high temperature stress.
둘째, B를 이용하여 p형 불순물 확산영역(14)을 형성할 경우, 상기 확산 영역(14)의 농도 분포가 도 2에 제시된 바와 같이 가파른 가우시안 분포를 가지므로, 항복전압 측면에서 볼 때 리니어 그레이디드(linear graded) 접합 분포를 가질 경우에 비하여 콜렉터 층의 두께가 증가하게 되어, 소자의 순방향 특성이 저하되는 현상이 발생하게 된다.Second, when the p-type impurity diffusion region 14 is formed using B, the concentration distribution of the diffusion region 14 has a steep Gaussian distribution as shown in FIG. The thickness of the collector layer is increased compared to the case of having a linear graded junction distribution, which causes a decrease in the forward characteristics of the device.
이를 개선하기 위하여, 근래에는 Al이 B에 비하여 빠른 확산 속도를 가진다는 점에 착안하여 Al을 불순물로 이용하여 p형 불순물 확산영역을 형성해 주는 기술이 제안된 바 있다.In order to improve this problem, a technique of forming a p-type impurity diffusion region using Al as an impurity has been proposed in view of the fact that Al has a faster diffusion rate than B.
이와 같이 Al을 단일 불순물로 이용하여 p형 불순물 확산영역을 형성할 경우, 상기 확산영역의 불순물 농도 분포가 리니어 그레이디드 접합 분포를 가지게 되므로, B를 이용하여 p형 불순물 확산 영역을 형성한 경우에 비하여 항복전압 측면에서 볼 때 유리한 순방향 특성을 얻을 수 있을 뿐 아니라 Al이 B에 비하여 빠른 확산 속도를 가지므로 공정 시간을 단축시킬 수 있게 되어 고온 스트레스로 인해 야기되는 소자의 전기적인 특성 저하 현상을 방지할 수 있다는 장점을 얻을 수 있게 된다.As described above, in the case of forming a p-type impurity diffusion region using Al as a single impurity, since the impurity concentration distribution of the diffusion region has a linear-graded junction distribution, when a p-type impurity diffusion region is formed using B On the other hand, in terms of breakdown voltage, it is possible not only to obtain favorable forward characteristics, but also to have a fast diffusion rate compared to B, thereby shortening the process time, thereby preventing electrical degradation of the device caused by high temperature stress. You can get the advantage of doing it.
그러나, Al 확산 공정을 통해 깊은 접합 깊이를 갖는 p형 불순물 확산영역을 형성할 경우에는 상기 확산영역의 표면 농도가 B를 사용한 경우에 비해 상대적으로 낮아져 오믹 접합 형성이 불가능하게 되므로, 별도의 공정을 통해 확산영역의 표면 농도를 높여 주지 않는 한 이를 그대로 대전력 소자 제조시에 적용할 수 없다는 단점이 발생하게 된다.However, in the case of forming a p-type impurity diffusion region having a deep junction depth through an Al diffusion process, the surface concentration of the diffusion region is relatively lower than that in the case of using B, and thus it is impossible to form an ohmic junction. As a result, it is not possible to apply this as it is in the manufacture of large power devices unless the surface concentration of the diffusion region is increased.
이에 본 발명의 목적은, Al 고체 확산 공정 전에 B를 추가적으로 더 이온주입하여 이들을 동시에 확산시켜 주는 방식으로 반도체 소자의 pn 접합을 형성해 주므로써, 깊은 접합 깊이를 가지도록 p형 불순물 확산영역을 형성하더라도 B 소스를 이용하여 확산영역의 표면 농도를 정확하게 제어할 수 있도록 한 반도체 소자 제조방법을 제공함에 있다.Accordingly, an object of the present invention is to form a pn junction of a semiconductor device by additionally implanting B and diffusing them simultaneously before the Al solid diffusion process, thereby forming a p-type impurity diffusion region to have a deep junction depth. The present invention provides a method of fabricating a semiconductor device capable of precisely controlling the surface concentration of a diffusion region using a B source.
도 1a 및 도 1b는 종래 반도체 소자의 pn 접합 형성 공정을 도시한 공정수순도,1A and 1B are a process flowchart showing a pn junction formation process of a conventional semiconductor device;
도 2는 도 1b에 제시된 pn 접합의 불순물 농도 분포를 도시한 그래프,FIG. 2 is a graph showing the impurity concentration distribution of the pn junction shown in FIG. 1B;
도 3a 및 도 3b는 본 발명에 의한 반도체 소자의 pn 접합 형성 공정을 도시한 공정수순도,3A and 3B are process flowcharts illustrating a pn junction formation process of a semiconductor device according to the present invention;
도 4는 도 3b에 제시된 pn 접합의 불순물 농도 분포를 도시한 그래프이다.FIG. 4 is a graph showing the impurity concentration distribution of the pn junction shown in FIG. 3b.
상기 목적을 달성하기 위하여 본 발명에서는, n형 반도체 기판의 표면이 소정 부분이 노출되도록, 그 위에 마스크 패턴을 형성하는 공정과; 상기 기판의 표면 노출부로 B를 이온주입하는 공정과; Al 고체 확산 공정을 이용하여 상기 B과 상기 Al을 동시에 확산시켜, 상기 기판 내부에 p형 불순물 확산영역을 형성하는 공정; 및 상기 마스크 패턴을 제거하는 공정으로 이루어진 반도체 소자 제조방법이 제공된다.In order to achieve the above object, in the present invention, the step of forming a mask pattern on the surface of the n-type semiconductor substrate so that a predetermined portion is exposed; Implanting B into the surface exposed portion of the substrate; Simultaneously diffusing the B and the Al using an Al solid diffusion process to form a p-type impurity diffusion region in the substrate; And a process of removing the mask pattern.
상기와 같이 공정을 진행할 경우, pn 접합 형성시 p형 불순물 확산영역의 접합 깊이를 깊게 가져가더라도 B의 주입 도즈량 조절을 통해 상기 확산영역의 표면 농도를 정확하게 제어할 수 있게 된다.When the process is performed as described above, even when the junction depth of the p-type impurity diffusion region is deepened when the pn junction is formed, the surface concentration of the diffusion region can be accurately controlled by controlling the injection dose amount of B.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예에 대해 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail a preferred embodiment of the present invention.
도 3a 및 도 3b는 본 발명에 의한 반도체 소자의 pn 접합 형성방법을 도시한 공정수순도를 나타낸 것으로, 이를 참조하여 그 제조방법을 크게 제 2 단계로 구분하여 살펴보면 다음과 같다.3A and 3B illustrate a process flow diagram illustrating a method for forming a pn junction of a semiconductor device according to the present invention. Referring to this, the manufacturing method is divided into two steps.
제 1 단계로서, 도 3a에 도시된 바와 같이 n형 반도체 기판(100) 상에, 상기 기판(100)의 표면이 소정 부분 노출되도록 산화막 재질의 마스크 패턴(102)을 형성한 다음, 이온주입기를 이용하여 기판 상의 표면 노출부로 p형 불순물인 B를 이온주입하여 기판(100) 내부에 불순물(도면상에서 x로 표시된 부분)을 주입한다. 이때, B는 원하는 농도 분포를 형성하기에 적합한 도즈량만을 이온주입한다.As a first step, as shown in FIG. 3A, a mask pattern 102 made of an oxide film is formed on the n-type semiconductor substrate 100 so that the surface of the substrate 100 is partially exposed, and then an ion implanter is formed. By using ion implantation of p-type impurity B into the surface exposed portion on the substrate, impurities (indicated by x in the figure) are implanted into the substrate 100. At this time, B ion implants only a dose amount suitable for forming a desired concentration distribution.
제 2 단계로서, 도 3b에 도시된 바와 같이 Al 고체 확산 공정(Al 소오스 웨이퍼-Al으로 도핑 혹은 코팅된 웨이퍼나 혹은 플레이트-를 이용하여 타겟 웨이퍼-B가 이온주입된 웨이퍼-에 Al을 도핑시키는 공정)을 이용하여 열공정 확산 튜브 내에서 B와 Al을 동시에 확산시켜, 기판(100) 내부에 B 확산영역(104)과 Al 확산영역(106)으로 구성된 p형 불순물 확산영역(108)을 형성한다. 이 경우, Al과 B는 동일 공정 조건하에서 동시에 확산 공정을 진행하더라도 Al의 확산속도가 B에 비하여 월등하게 빠르게 진행되는 관계로 인해, 확산 공정이 완료된 상태에서는 p형 불순물 확산영역(108)이 도 3b에 제시된 형태의 단면 구조를 가지게 된다. 이어, 마스크 패턴(102)을 제거하므로써, pn 접합 형성 공정을 완료한다.As a second step, as shown in FIG. 3B, an Al solid diffusion process (a wafer or a plate doped or coated with an Al source wafer -Al or a plate-is used to dope Al into a wafer into which the target wafer -B is ion implanted). B and Al are simultaneously diffused in the thermal process diffusion tube to form a p-type impurity diffusion region 108 composed of a B diffusion region 104 and an Al diffusion region 106 within the substrate 100. do. In this case, since Al and B are simultaneously diffused under the same process conditions, the diffusion rate of Al proceeds much faster than B, so that the p-type impurity diffusion region 108 is formed when the diffusion process is completed. It will have a cross-sectional structure of the type shown in 3b. Subsequently, the pn junction formation step is completed by removing the mask pattern 102.
도 4에는 도 3b에 제시된 pn 접합의 불순물 농도 분포를 도시한 그래프가 제시되어 있다. 상기 그래프에서 XAL은 p형 불순물 확산영역(108)의 접합 깊이를 나타내고, Ⅰ1은 p형 불순물 확상영역(108)을 이루는 B 확산영역(104)의 불순물 농도 분포를 나타내며, Ⅰ2는 p형 불순물 확산영역(108)을 이루는 Al 확산영역(106)의 불순물 농도분포를 나타내고, Ⅱ는 n형 반도체 기판(100)의 농도 분포를 나타낸다.4 is a graph showing the impurity concentration distribution of the pn junction shown in FIG. 3b. In the graph, X AL represents the junction depth of the p-type impurity diffusion region 108, I1 represents the impurity concentration distribution of the B diffusion region 104 constituting the p-type impurity diffusion region 108, and I2 represents the p-type impurity. The impurity concentration distribution of the Al diffusion region 106 constituting the diffusion region 108 is shown, and II represents the concentration distribution of the n-type semiconductor substrate 100.
상기 그래프를 참조하면, Al이나 B 단일 불순물이 아닌 이들 두 불순물을 동시에 확산시켜 주는 방식으로 pn 접합을 형성할 경우, p형 불순물 확산영역(108)의 접합 깊이를 깊게 가져가 주더라도 상기 확산영역(108)의 표면 농도를 B의 주입 도즈량 조절을 통하여 정확하게 제어할 수 있음을 확인할 수 있다.Referring to the graph, when the pn junction is formed by simultaneously diffusing these two impurities, not Al or B single impurities, the diffusion region even if the junction depth of the p-type impurity diffusion region 108 is deepened. It can be seen that the surface concentration of 108 can be accurately controlled by adjusting the injection dose of B.
이상에서 살펴본 바와 같이 본 발명에 의하면, Al 고체 확산 공정 이전에 B를 더 이온주입시켜 주어 이들을 동시에 확산시켜 주는 방식으로 반도체 소자의 pn 접합을 형성해 주므로써, p형 불순물 확산영역(108)의 접합 깊이를 깊게 가져가 주더라도 B의 주입 도즈량 조절을 통해 상기 확산영역의 표면 농도를 정확하게 제어할 수 있게 되므로, 대전력 소자에도 적용 가능한 고신뢰성의 pn 접합을 구현할 수 있게 된다.As described above, according to the present invention, the pn junction of the semiconductor device is formed in such a manner as to further implant B into the Al solid diffusion process to diffuse them simultaneously, thereby forming the p-type impurity diffusion region 108. Even if the depth is deep, the surface concentration of the diffusion region can be precisely controlled by controlling the injection dose of B, thereby realizing a highly reliable pn junction applicable to a large power device.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980009951A KR100293269B1 (en) | 1998-03-23 | 1998-03-23 | Method for fabricating semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980009951A KR100293269B1 (en) | 1998-03-23 | 1998-03-23 | Method for fabricating semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990075632A KR19990075632A (en) | 1999-10-15 |
| KR100293269B1 true KR100293269B1 (en) | 2001-11-30 |
Family
ID=37527225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980009951A KR100293269B1 (en) | 1998-03-23 | 1998-03-23 | Method for fabricating semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100293269B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100839656B1 (en) * | 2006-12-28 | 2008-06-19 | 주식회사 실트론 | Pn junctions method and structure thereof |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920003449B1 (en) * | 1988-04-27 | 1992-05-01 | Sun Microsystems Inc | Tripple rail logic gate |
-
1998
- 1998-03-23 KR KR1019980009951A patent/KR100293269B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR920003449B1 (en) * | 1988-04-27 | 1992-05-01 | Sun Microsystems Inc | Tripple rail logic gate |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990075632A (en) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5851908A (en) | Method for introduction of an impurity dopant in SiC, a semiconductor device formed by the method and a use of highly doped amorphous layer as a source for dopant diffusion into SiC | |
| US4315781A (en) | Method of controlling MOSFET threshold voltage with self-aligned channel stop | |
| KR100766254B1 (en) | Method for forming of junction for solar cell | |
| KR0175276B1 (en) | Power semiconductor device and method of manufacturing the same | |
| TW201303976A (en) | Method of implanting workpiece and solar cell | |
| US20140306267A1 (en) | Semiconductor device and method for manufacturing the same | |
| US20100184250A1 (en) | Self-aligned selective emitter formed by counterdoping | |
| CN109449083B (en) | Graded junction, high voltage device and semiconductor device and method of manufacturing the same | |
| US20070054444A1 (en) | Manufacturing method of a semiconductor device | |
| KR100293269B1 (en) | Method for fabricating semiconductor device | |
| KR100287886B1 (en) | Structure and method of fabrication for semiconductor device | |
| KR100299912B1 (en) | Method for fabricating insulating gate bipolar transistor | |
| KR100212010B1 (en) | Method for fabricating transistor of semiconductor device | |
| CN113223945B (en) | Manufacturing method of transverse variable doping structure and transverse power semiconductor device | |
| CN113223941B (en) | Manufacturing method of transverse variable doping structure and transverse power semiconductor device | |
| JP4629809B2 (en) | Method of manufacturing a semiconductor device having a SiC semiconductor layer | |
| KR100267084B1 (en) | Method forming of emitter of bipolar transistor | |
| KR0173964B1 (en) | Method of fabricating a power semiconductor device with latch-up control structure | |
| US5624852A (en) | Manufacturing process for obtaining integrated structure bipolar transistors with controlled storage time | |
| KR100520216B1 (en) | Semiconductor device manufacturing method | |
| KR100245809B1 (en) | Planar triac device and the manufacturing method thereof | |
| KR960008736B1 (en) | Mosfet and the manufacturing method thereof | |
| KR100206193B1 (en) | A power semiconductor device and a method of fabricating the same | |
| KR950005481B1 (en) | Making method of tr. | |
| KR960001166B1 (en) | Method of forming semiconductor well |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120328 Year of fee payment: 12 |
|
| FPAY | Annual fee payment |
Payment date: 20130327 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |