KR100292615B1 - 반도체장치의평탄화식각방법 - Google Patents

반도체장치의평탄화식각방법 Download PDF

Info

Publication number
KR100292615B1
KR100292615B1 KR1019980007783A KR19980007783A KR100292615B1 KR 100292615 B1 KR100292615 B1 KR 100292615B1 KR 1019980007783 A KR1019980007783 A KR 1019980007783A KR 19980007783 A KR19980007783 A KR 19980007783A KR 100292615 B1 KR100292615 B1 KR 100292615B1
Authority
KR
South Korea
Prior art keywords
slurry
particles
period
aging
vessel
Prior art date
Application number
KR1019980007783A
Other languages
English (en)
Other versions
KR19990074301A (ko
Inventor
박계선
김현수
Original Assignee
윤종용
삼성전자 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자 주식회사 filed Critical 윤종용
Priority to KR1019980007783A priority Critical patent/KR100292615B1/ko
Priority to TW087108128A priority patent/TW430891B/zh
Priority to CN98103051A priority patent/CN1131551C/zh
Priority to DE19833414A priority patent/DE19833414A1/de
Publication of KR19990074301A publication Critical patent/KR19990074301A/ko
Application granted granted Critical
Publication of KR100292615B1 publication Critical patent/KR100292615B1/ko

Links

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B24—GRINDING; POLISHING
    • B24B—MACHINES, DEVICES, OR PROCESSES FOR GRINDING OR POLISHING; DRESSING OR CONDITIONING OF ABRADING SURFACES; FEEDING OF GRINDING, POLISHING, OR LAPPING AGENTS
    • B24B37/00—Lapping machines or devices; Accessories
    • B24B37/04—Lapping machines or devices; Accessories designed for working plane surfaces
    • B24B37/042—Lapping machines or devices; Accessories designed for working plane surfaces operating processes therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Weting (AREA)

Abstract

본 발명은 마이크로 스크래치 발생을 최소화하는 반도체 장치의 평탄화 식각 방법에 관한 것으로, 반도체 기판 상에 형성된 소정의 막을 평탄화 식각 하기 위해 용기(container) 내에서 최소한의 기간(2T) 이상으로 에이징 된 슬러리를 준비한다. 이때, 상기 슬러리 에이징은 슬러리 원액 또는 사용 농도로 희석된 슬러리를 에이징 시키는 것으로, 상기 에이징 기간 동안 비교적 무거운 슬러리 입자는 용기의 하부 영역에 모이게 된다. 상기 무거운 슬러리 입자를 포함하지 않는 용기의 상부 영역의 슬러리를 사용하여 상기 소정의 막을 평탄화 식각 한다. 이와 같은 반도체 장치의 제조 방법에 의해서, 슬러리를 최소한의 기간(2T) 이상으로 에이징 시킴으로써, 평탄화 식각 공정시 슬러리 내에 분포된 비교적 무거운 슬러리 입자에 의해 발생되는 마이크로 스크래치 발생을 최소화 할 수 있고, 슬러리 품질이 평탄화 식각 공정에 주는 영향을 줄일 수 있다.

Description

반도체 장치의 평탄화 식각 방법(A METHOD OF PLANARIZATION ETCH OF SEMICONDUCTOR DEVICE)
본 발명은 반도체 장치의 제조 방법에 관한 것으로, 좀 더 구체적으로는 마이크로 스크래치(microscratch) 발생을 최소화하는 평탄화 식각(planarization etch) 공정의 슬러리(slurry) 사용 방법에 관한 것이다.
현재 CMP(Chemical Mechanical Polishing) 공정은 글로벌 평탄화(global planarization)를 이룰 수 있는 유일한 방법으로 인식되고 있으며, 로직(logic) 제품 뿐아니라 메모리(memory) 제품에도 널리 사용되기 시작하고 있다.
CMP 공정의 디펙트(defect)는 크게 파티클(particle), 마이크로 스크래치, 그리고 디스컬러(discolor)로 구분할 수 있다.
상기 파티클은 슬러리가 모여서 형성되는 것으로, 여러 가지의 CMP 후속 세정 방법이 개발되어 증착된 산화막 수준 이하로 제거 가능하다. 상기 디스컬러는 광학적 이미지의 두께 차이에 따라 발생되는 것으로, CMP 후 습식 세정 공정을 거치면서 제거되어 소자에 영향을 미치지 않는다.
그러나, 상기 마이크로 스크래치는 CMP 과정에서 일단 발생되면 후속 습식 공정에 의해 그 크기가 더욱 증가되어, 후속 단계에서 패턴 브리지(pattern bridge), 패턴 변형(pattern deformation), 그리고 스트링어(stringer) 등을 유발하게 된다. 예를 들어 STI(Shallow Trench Isolation) 형성을 위한 CMP 공정에서는 엑티브(active) 영역까지 손상을 줄 우려가 있다.
일반적으로 산화막 CMP 공정에 사용되는 슬러리는 실리카(silica) 입자들의 콜로이드(colloid) 수용액 또는 콜로이드 서스펜젼(suspension) 이다. 상기 실리카 입자들은 제조 회사에 따라 50 - 200 nm 범위 내의 평균 지름을 갖는다. 그러나, 실리카 입자들 중에는 이러한 평균 지름을 훨씬 넘는 소위 거대 입자들이 있게 되는데, 이들이 산화막 CMP에서 마이크로 스크래치를 발생시키는 주원인이 된다. 이들은 0.1% 이하로 존재하여도 문제가 된다고 알려져 있다.
상기 거대 입자들을 제거하기 위해 현재 가장 널리 사용되고 있는 방법으로서, 슬러리 공급 장치에 일종의 스펀지(sponge)와 같은 조직을 갖는 필터(filter)를 장착하는 방법이 있다.(제 4 회 밀리포아(milipore) 기술 심포지움; 밀리포아 코리아; June 24, 1997; pp. 59 - 88)
그러나, 상기 방법은 필터의 각 포아(pore) 크기가 서로 차이가 있게 되므로 거대 입자를 모두 걸러 내지 못할 뿐아니라, 거대 입자가 필터에 붙어 있다가 압력에 의해 공급 라인으로 유출될 확률도 있으며, 2 - 3일에 한 번씩 정기적으로 교체해야 하는 단점을 갖는다.
본 발명은 상술한 제반 문제점을 해결하기 위해 제안된 것으로서, CMP 공정시 발생되는 마이크로 스크래치 발생을 최소화 할 수 있고, 이로써 안정된 후속 공정이 진행되도록 할 수 있는 반도체 장치의 제조 방법을 제공함에 그 목적이 있다.
본 발명의 다른 목적은 슬러리 자체를 에이징(aging) 시킴으로써 CMP 공정에 수반되는 마이크로 스크래치 발생을 최소화 할 수 있는 슬러리 사용 방법을 제공함에 있다.
도 1a 및 도 1b는 본 발명의 실시예에 따른 슬러리 에이징 과정을 개념적으로 보여주는 도면;
도 2는 본 발명의 실시예에 따른 슬러리 에이징 시간 증가에 따른 마이크로 스크래치 발생 정도를 보여주는 그래프;
도 3은 종래의 슬러리와 본 발명의 실시예에 따른 슬러리를 각각 사용했을 때의 마이크로 스크래치 발생 분포를 비교하여 보여주는 그래프;
도 4a 및 도 4b는 각각 종래의 슬러리와 본 발명의 실시예에 따른 슬러리를 장기적으로 사용했을 때 마이크로 스크래치 발생 분포를 비교하여 보여주는 그래프.
* 도면의 주요 부분에 대한 부호의 설명
2 : 용기 4 : 콜로이드 수용액
6a : 가벼운 실리카 입자 6b : 무거운 실리카 입자
(구성)
상술한 목적을 달성하기 위한 본 발명의 일 특징에 의하면, 반도체 장치의 평탄화 식각 방법은, 반도체 기판 상에 형성된 소정의 막을 평탄화 식각 하는 반도체 장치의 제조 방법에 있어서, 상기 소정의 막을 식각 하기 위한 슬러리를 용기 내에 채우는 단계와; 상기 용기 내에서 소정 기간 이상 슬러리를 에이징 하는 단계와; 상기 에이징 기간 동안 비교적 무거운 슬러리 입자는 용기 하부 영역에 모이게 되고, 상기 무거운 슬러리 입자를 포함하지 않는 용기의 상부 영역의 슬러리를 사용하여 상기 소정의 막을 평탄화 식각 하는 단계를 포함한다.
이 방법의 바람직한 실시예에 있어서, 상기 소정의 막은 절연막, 실리콘막, 그리고 금속막 중 어느 하나이다.
이 방법의 바람직한 실시예에 있어서, 상기 슬러리는, 비교적 분산이 좋은 연마제를 포함하는 콜로이드 수용액이다.
이 방법의 바람직한 실시예에 있어서, 상기 슬러리는, 실리카를 주 연마제로 하는 슬러리이다.
이 방법의 바람직한 실시예에 있어서, 상기 에이징 기간은, 50 - 200nm의 평균 크기를 갖는 비교적 가벼운 슬러리 입자와, 이 보다 훨씬 큰 상기 무거운 슬러리 입자를 중력에 의해 서로 분리시키는 기간이다.
이 방법의 바람직한 실시예에 있어서, 상기 에이징 기간은, 적어도 2T 이상이다.
상술한 목적을 달성하기 위한 본 발명의 다른 특징에 의하면, 슬러리 사용 방법은, 반도체 장치의 평탄화 식각을 위해 사용되는 슬러리 사용 방법에 있어서, 슬러리 원액을 제 1 용기에 채우는 단계와; 상기 슬러리 원액을 소정 기간 동안 교반없이 유지하는 에이징 단계와; 상기 에이징 기간 동안 비교적 무거운 슬러리 입자는 제 1 용기의 하부 영역에 모이게 되고, 상기 무거운 슬러리 입자를 포함하지 않는 제 1 용기의 상부 영역의 슬러리 원액을 제 2 용기에 옮기는 단계와; 상기 슬러리 원액을 사용 농도로 희석시키는 단계를 포함한다.
이 방법의 바람직한 실시예에 있어서, 상기 슬러리는, 비교적 분산이 좋은 연마제를 포함하는 콜로이드 수용액이다.
이 방법의 바람직한 실시예에 있어서, 상기 슬러리는, 실리카를 주 연마제로 하는 슬러리이다.
이 방법의 바람직한 실시예에 있어서, 상기 에이징 기간은, 50 - 200nm의 평균 크기를 갖는 비교적 가벼운 슬러리 입자와, 이 보다 훨씬 큰 상기 무거운 슬러리 입자를 중력에 의해 서로 분리시키는 기간이다.
이 방법의 바람직한 실시예에 있어서, 상기 에이징 기간은, 적어도 2T 이상이다.
상술한 목적을 달성하기 위한 본 발명의 또 다른 특징에 의하면, 슬러리 사용 방법은, 반도체 장치의 평탄화 식각을 위해 사용되는 슬러리 사용 방법에 있어서, 사용 농도로 희석된 슬러리를 제 1 용기에 채우는 단계와; 상기 슬러리를 소정 기간 동안 교반없이 유지하는 에이징 단계와; 상기 에이징 기간 동안 비교적 무거운 슬러리 입자는 제 1 용기의 하부 영역에 모이게 되고, 상기 무거운 슬러리 입자를 포함하지 않는 제 1 용기의 상부 영역의 슬러리를 제 2 용기에 옮기는 단계를 포함한다.
이 방법의 바람직한 실시예에 있어서, 상기 슬러리는, 비교적 분산이 좋은 연마제를 포함하는 콜로이드 수용액이다.
이 방법의 바람직한 실시예에 있어서, 상기 슬러리는, 실리카를 주 연마제로 하는 슬러리이다.
이 방법의 바람직한 실시예에 있어서, 상기 에이징 기간은, 50 - 200nm의 평균 크기를 갖는 비교적 가벼운 슬러리 입자와, 이 보다 훨씬 큰 상기 무거운 슬러리 입자를 중력에 의해 서로 분리시키는 기간이다.
이 방법의 바람직한 실시예에 있어서, 상기 에이징 기간은, 적어도 2T 이상이다.
도 1b를 참조하면, 본 발명의 실시예에 따른 신규한 반도체 장치의 제조 방법은, 반도체 기판 상에 형성된 소정의 막을 평탄화 식각 하기 위해 용기 내에서 최소한의 기간(2T) 이상으로 에이징 된 슬러리를 준비한다. 이때, 상기 슬러리 에이징은 슬러리 원액 또는 사용 농도로 희석된 슬러리를 에이징 시키는 것으로, 상기 에이징 기간 동안 비교적 무거운 슬러리 입자는 용기의 하부 영역에 모이게 된다. 상기 무거운 슬러리 입자를 포함하지 않는 용기의 상부 영역의 슬러리를 사용하여 상기 소정의 막을 평탄화 식각 한다. 이와 같은 반도체 장치의 제조 방법에 의해서, 슬러리를 최소한의 기간(2T) 이상으로 에이징 시킴으로써, 평탄화 식각 공정시 슬러리 내에 분포된 비교적 무거운 슬러리 입자에 의해 발생되는 마이크로 스크래치 발생을 최소화 할 수 있고, 슬러리 품질이 평탄화 식각 공정에 주는 영향을 줄일 수 있다.
이하, 도 1 내지 도 4를 참조하여 본 발명의 실시예를 상세히 설명한다.
도 1a 및 도 1b는 본 발명의 실시예에 따른 슬러리 에이징 과정을 개념적으로 보여주는 도면이다.
본 발명의 실시예에 따른 반도체 장치의 제조 방법은, 반도체 기판 상에 형성된 소정의 막을 평탄화 식각 하는 반도체 장치의 제조 방법에 있어서, 상기 소정의 막을 식각 하기 위해 소정 기간 이상 에이징된 슬러리를 준비한다. 상기 소정의 막은 절연막 또는 폴리실리콘막 또는 금속막이다.
도 1a를 참조하면, 상기 슬러리 에이징 방법에 있어서, 슬러리가 용기(2) 내에 채워진다. 상기 슬러리는 예를 들어, 산화막 슬러리로서, 실리카(silica; SiO2) 또는 CeO2등의 연마제 입자(6a, 6b)들이 pH 어드저스터(adjuster)(KOH, NH3등) 및 D.I 워터(deionized water)(4)에 섞여 있는 콜로이드 수용액 또는 콜로이드 서스펜젼이다. 상기 실리카 입자는 50 - 200nm의 평균 크기를 갖는 비교적 가벼운 입자(6a)와, 이 크기를 훨씬 넘는 비교적 무거운 입자(6b)를 포함한다.
상기 슬러리가 용기(2) 내에서 소정 기간 이상 에이징 되면 도 1b에 도시된 바와 같이, 'A' 및 'B' 부분으로 분리된다. 즉, 상기 에이징 기간 동안 마이크로 스크래치의 주 요인으로 작용하는 비교적 무거운 슬러리 입자(6b)는 용기(2)의 하부 영역(B)에 모이게 되고, 비교적 가벼운 슬러리 입자(6a)는 용기(2)의 상부 영역(A)에 있게 된다. 다시 말해, 상기 슬러리는 콜로이드 수용액이므로 무거운 입자라 하더라도 가라앉지는 않으나, 중력(gravity)에 의해 상기 무거운 입자들이 용기(2)의 하부 영역(B)으로 모이게 된다.
에이징 기간 동안 절대로 슬러리의 순환(circulation) 등의 교반(agitation)이 없도록 해야 한다. 따라서, 상기 슬러리를 사용하여 CMP 공정을 수행할 때 용기(2)의 에이징된 슬러리를 직접 사용하기보다는 용기(2)의 상부 영역(A) 즉, 용기(2)의 하부로부터 일정 높이에 있는 슬러리를 제외한 나머지 슬러리를 다른 용기(도면에 미도시)에 옮겨 담아 사용하는 것이 바람직하다.
상기 용기(2)의 하부 영역(B)의 슬러리 즉, 사용하지 않는 슬러리의 양은 한 번에 에이징을 진행하는 슬러리의 양 및 용기(2)의 모양에 따라 다르고, 각 경우마다 테스트를 진행하여 적절한 양을 설정한다.
상기 슬러리 에이징에 있어서, 분산(dispersion)이 좋은 연마제를 포함하는 슬러리를 사용해야 한다. 분산이 좋은 연마제로 대표적인 것이 실리카(silica) 인데, 이것은 현재 산화막 및 폴리실리콘막의 주 연마제로 사용되고 있다.
한편, 금속 슬러리의 주 연마제는 일반적으로 알루미나(alumina; Al2Ol3)가 사용되고 있다. 그러나, 알루미나는 분산이 좋지 못하고, 스크래치 및 디스컬러 등의 디펙트를 발생시킨다. 따라서, 알루미나를 주 연마제로 하는 금속 슬러리에 대해서는 슬러리 에이징을 적용하기 어렵다.
그러나, 최근 금속 슬러리 중 CABOT사의 SS-W2000과 같이 분산이 좋은 연마제를 포함하는 텅스텐 슬러리(W-slurry)가 개발되어 소개되고 있다. 따라서, 분산이 좋은 연마제를 포함하는 금속 슬러리인 경우 에이징을 적용할 수 있다.
상기 슬러리 에이징은 슬러리 원액 상태에서 진행하거나, 슬러리를 사용 농도로 희석시킨 후 진행하거나 마찬가지로 우수한 결과를 나타낸다. 즉, 사용자의 편의에 따라 슬러리 에이징과 슬러리 희석 공정 순서를 선택할 수 있다.
좀 더 구체적으로, 슬러리 에이징 방법에 있어서, 슬러리 원액이 용기에 채워진 후, 소정 기간 동안 교반없이 에이징 된다. 그리고, 무거운 슬러리 입자를 포함하지 않는 용기의 상부 영역의 슬러리 원액이 다른 용기에 옮겨진다. 이 슬러리 원액이 사용 농도로 희석되어 슬러리 공급 장치에 연결된다.
또는, 먼저, 용기 내에서 슬러리 원액이 사용 농도로 희석된 후, 소정 기간 동안 교반없이 에이징 된다. 그리고, 무거운 슬러리 입자를 포함하지 않는 용기 상부 영역의 슬러리 원액이 다른 용기에 옮겨진다. 이 슬러리가 슬러리 공급 장치에 연결된다.
후속 공정으로서, 상기 슬러리 공급 장치로부터 공급된 슬러리를 사용하여 평탄화 식각 공정이 수행된다.
다음의 표 1은 본 발명에 있어서, 일정 기간 동안 에이징된 슬러리를 사용하여 BPSG(BoroPhosphoSilicate Glass)막이 형성된 웨이퍼에 대해 테스트를 진행한 조건을 나타낸다.
설비 down pressure back pressure table speed carrier speed
STRASBAUGH 6DS-SP 7 PSI 1 PSI 15 RPM 20 RPM
상기 테스트에 사용된 슬러리는 CABOT사의 SS-25 슬러리이다.
본 발명에 있어서, 마이크로 스크래치 개수는 디펙트 검사 장치인 KLA 장비로 모든 디펙트를 측정한 후 일일이 리뷰(review)를 통해 분류하여 얻은 결과이다.
도 2는 본 발명의 실시예에 따른 슬러리 에이징 시간 증가에 따른 마이크로 스크래치 발생 정도를 보여주는 그래프이다.
도 2에 있어서, 슬러리 원액을 D.I 워터를 사용하여 희석한 직후 웨이퍼 당 발생된 마이크로 스크래치 개수에 비해 시간이 T, 2T, 3T, 그리고 4T 등으로 점차 증가함에 따라 웨이퍼 당 마이크로 스크래치 개수는 현저히 감소됨을 볼 수 있다. 이때, 최소한의 에이징 기간(여기서는 2T)이 있게 된다. 상기 최소한의 에이징 기간인 2T가 지나게 되면, 마이크로 스크래치 발생 정도가 슬러리 희석 직후 약 '10s' 개이었던 것이 약 's' 개로 약 1 오더(order) 정도 감소하게 된다.
도 3은 종래의 슬러리와 본 발명의 실시예에 따른 슬러리를 각각 사용했을 때의 마이크로 스크래치 발생 분포를 보여주는 그래프이다.
도 3을 참조하면, 상기 종래의 슬러리 사용하여 예를 들어, 상기 표 1의 테스트 조건하에서 CMP 공정이 진행된다. 여기서는, 슬러리 원액이 D.I 워터와 1 : 1로 혼합되어 희석된 후 에이징 없이 CMP 공정이 진행되었다. 결과적으로, 웨이퍼 당 발생되는 마이크로 스크래치 개수가 클 뿐아니라, 큰 폭으로 변화됨을 볼 수 있다.(참조 번호 8)
반면, 본 발명의 실시예에 따른 슬러리를 사용하여 예를 들어, 상기 표 1의 테스트 조건하에서 CMP 공정이 진행된다. 여기서는, 슬러리 원액이 D.I 워터와 1 : 1로 혼합되어 희석된 후 에이징이 수행되거나, 슬러리 원액이 에이징 되고, 이를 희석한 후 CMP 공정이 진행된다. 이때, 에이징 기간은 3T 이상이었다. 결과적으로, 웨이퍼 당 발생되는 마이크로 스크래치 개수는 상기 종래의 슬러리 사용 방법과 비교하여 약 1/10 이하로 크게 감소되었을 뿐아니라, 웨이퍼 당 마이크로 스크래치 발생 분포도 작은 폭으로 변화됨을 볼 수 있다.(참조 번호 9)
도 4a 및 도 4b는 각각 종래의 슬러리와 본 발명의 실시예에 따른 슬러리를 장기적으로 사용했을 때 마이크로 스크래치 발생 분포를 비교하여 보여주는 그래프이다.
도 4a 및 도 4b를 참조하면, 종래의 슬러리 및 본 발명의 실시예에 따른 슬러리가 예를 들어, 상기 표 1의 테스트 조건하에서 각각 한 달간 반복적으로 사용되었을 때, 에이징된 슬러리를 사용한 경우, 마이크로 스크래치 개수가 종래에 비해 월등히 감소되었음을 알 수 있다. 뿐만 아니라, 에이징된 슬러리를 사용한 경우 마이크로 스크래치 발생 양상도 훨씬 안정된 모습을 보여준다. 이때, 본 발명의 실시예에 따른 슬러리는 3T 이상 에이징된 것이 사용되었다.
본 발명은 슬러리를 최소한의 기간 이상으로 에이징 시킴으로써, 평탄화 식각 공정시 슬러리 내에 분포된 비교적 무거운 슬러리 입자에 의해 발생되는 마이크로 스크래치 발생을 최소화 할 수 있고, 슬러리 품질이 평탄화 식각 공정에 주는 영향을 줄일 수 있는 효과가 있다.

Claims (16)

  1. 반도체 기판 상에 형성된 소정의 막을 평탄화 식각 하는 반도체 장치의 제조 방법에 있어서,
    상기 소정의 막을 식각 하기 위한 슬러리(slurry)를 용기(2)(container) 내에 채우는 단계와;
    상기 용기(2) 내에서 소정 기간 이상 슬러리를 에이징(aging) 하는 단계와;
    상기 에이징 기간 동안 비교적 무거운 슬러리 입자는 용기(2)의 하부 영역(B)에 모이게 되고,
    상기 무거운 슬러리 입자를 포함하지 않는 용기(2)의 상부 영역(A)의 슬러리를 사용하여 상기 소정의 막을 평탄화 식각 하는 단계를 포함하는 반도체 장치의 평탄화 식각 방법.
  2. 제 1 항에 있어서,
    상기 소정의 막은 절연막, 실리콘막, 그리고 금속막 중 어느 하나인 것을 특징으로 하는 반도체 장치의 평탄화 식각 방법.
  3. 제 1 항에 있어서,
    상기 슬러리는, 비교적 분산(dispersion)이 좋은 연마제(abrasive)를 포함하는 콜로이드 수용액인 것을 특징으로 하는 반도체 장치의 평탄화 시각 방법.
  4. 제 1 항에 있어서,
    상기 슬러리는, 실리카를 주 연마제로 하는 슬러리(silica-based slurry)인 것을 특징으로 하는 반도체 장치의 평탄화 식각 방법.
  5. 제 1 항에 있어서,
    상기 에이징 기간은, 50 - 200nm의 평균 크기를 갖는 비교적 가벼운 슬러리 입자와, 이 보다 훨씬 큰 상기 무거운 슬러리 입자를 중력에 의해 서로 분리시키는 기간임을 특징으로 하는 반도체 장치의 평탄화 식각 방법.
  6. 제 1 항에 있어서,
    상기 에이징 기간은, 적어도 2T 이상인 것을 특징으로 하는 반도체 장치의 평탄화 식각 방법.
  7. 반도체 장치의 평탄화 식각을 위해 사용되는 슬러리 사용 방법에 있어서,
    슬러리 원액을 제 1 용기(2)에 채우는 단계와;
    상기 슬러리 원액을 소정 기간 동안 교반(agitation)없이 유지하는 에이징 단계와;
    상기 에이징 기간 동안 비교적 무거운 슬러리 입자는 제 1 용기(2)의 하부 영역(B)에 모이게 되고,
    상기 무거운 슬러리 입자를 포함하지 않는 제 1 용기(2)의 상부 영역(A)의 슬러리 원액을 제 2 용기에 옮기는 단계와;
    상기 슬러리 원액을 사용 농도로 희석시키는 단계를 포함하는 것을 특징으로 하는 슬러리 사용 방법.
  8. 제 7 항에 있어서,
    상기 슬러리는, 비교적 분산(dispersion)이 좋은 연마제(abrasive)를 포함하는 콜로이드 수용액인 것을 특징으로 하는 슬러리 사용 방법.
  9. 제 7 항에 있어서,
    상기 슬러리는, 실리카를 주 연마제로 하는 슬러리(silica-based slurry)인 것을 특징으로 하는 슬러리 사용 방법.
  10. 제 7 항에 있어서,
    상기 에이징 기간은, 50 - 200nm의 평균 크기를 갖는 비교적 가벼운 슬러리 입자와, 이 보다 훨씬 큰 상기 무거운 슬러리 입자를 중력에 의해 서로 분리시키는 기간임을 특징으로 하는 슬러리 사용 방법.
  11. 제 7 항에 있어서,
    상기 에이징 기간은, 적어도 2T 이상인 것을 특징으로 하는 슬러리 사용 방법.
  12. 반도체 장치의 평탄화 식각을 위해 사용되는 슬러리 사용 방법에 있어서,
    사용 농도로 희석된 슬러리를 제 1 용기(2)에 채우는 단계와;
    상기 슬러리를 소정 기간 동안 교반(agitation)없이 유지하는 에이징 단계와;
    상기 에이징 기간 동안 비교적 무거운 슬러리 입자는 제 1 용기(2)의 하부 영역(B)에 모이게 되고,
    상기 무거운 슬러리 입자를 포함하지 않는 제 1 용기(2)의 상부 영역(A)의 슬러리를 제 2 용기에 옮기는 단계를 포함하는 것을 특징으로 하는 슬러리 사용 방법.
  13. 제 12 항에 있어서,
    상기 슬러리는, 비교적 분산(dispersion)이 좋은 연마제(abrasive)를 포함하는 콜로이드 수용액인 것을 특징으로 하는 슬러리 사용 방법.
  14. 제 12 항에 있어서,
    상기 슬러리는, 실리카를 주 연마제로 하는 슬러리(silica-based slurry)인 것을 특징으로 하는 슬러리 사용 방법.
  15. 제 12 항에 있어서,
    상기 에이징 기간은, 50 - 200nm의 평균 크기를 갖는 비교적 가벼운 슬러리 입자와, 이 보다 훨씬 큰 상기 무거운 슬러리 입자를 중력에 의해 서로 분리시키는 기간임을 특징으로 하는 슬러리 사용 방법.
  16. 제 12 항에 있어서,
    상기 에이징 기간은, 적어도 2T 이상인 것을 특징으로 하는 슬러리 사용 방법.
KR1019980007783A 1998-03-09 1998-03-09 반도체장치의평탄화식각방법 KR100292615B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1019980007783A KR100292615B1 (ko) 1998-03-09 1998-03-09 반도체장치의평탄화식각방법
TW087108128A TW430891B (en) 1998-03-09 1998-05-26 A method for planarization-etching a semiconductor device
CN98103051A CN1131551C (zh) 1998-03-09 1998-07-21 平面化腐蚀半导体器件的方法
DE19833414A DE19833414A1 (de) 1998-03-09 1998-07-24 Verfahren zum Planarisierungsätzen eines Halbleiterbauteils

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980007783A KR100292615B1 (ko) 1998-03-09 1998-03-09 반도체장치의평탄화식각방법

Publications (2)

Publication Number Publication Date
KR19990074301A KR19990074301A (ko) 1999-10-05
KR100292615B1 true KR100292615B1 (ko) 2001-11-30

Family

ID=19534474

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980007783A KR100292615B1 (ko) 1998-03-09 1998-03-09 반도체장치의평탄화식각방법

Country Status (4)

Country Link
KR (1) KR100292615B1 (ko)
CN (1) CN1131551C (ko)
DE (1) DE19833414A1 (ko)
TW (1) TW430891B (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100396883B1 (ko) * 2000-11-23 2003-09-02 삼성전자주식회사 화학기계적 연마용 슬러리 및 이를 이용한 구리 금속배선제조방법

Also Published As

Publication number Publication date
CN1228609A (zh) 1999-09-15
KR19990074301A (ko) 1999-10-05
DE19833414A1 (de) 1999-09-16
TW430891B (en) 2001-04-21
CN1131551C (zh) 2003-12-17

Similar Documents

Publication Publication Date Title
US6524961B1 (en) Semiconductor device fabricating method
US5571373A (en) Method of rough polishing semiconductor wafers to reduce surface roughness
US9224613B2 (en) Method for polishing both sides of a semiconductor wafer
US6451696B1 (en) Method for reclaiming wafer substrate and polishing solution compositions therefor
US5861054A (en) Polishing slurry
JP4537010B2 (ja) 化学機械的ポリシングスラリー及びこれを用いた化学機械的研磨方法
US6069083A (en) Polishing method, semiconductor device fabrication method, and semiconductor fabrication apparatus
CN101930909B (zh) 生产半导体晶片的方法
US5968239A (en) Polishing slurry
JP2003514061A5 (ko)
US20060246724A1 (en) Method for polishing wafer
JP7341223B2 (ja) パッド－パッド変動のために調整を行う半導体基板の研磨方法
CN1872900B (zh) 具有增强的抛光均匀性的二氧化铈浆液组合物
KR100292615B1 (ko) 반도체장치의평탄화식각방법
US6468817B2 (en) Semiconductor integrated circuit device manufacturing method including chemical mechanical polishing, and detection and evaluation of microscratches caused thereby
JP2005203394A (ja) 半導体装置の製造方法
US6979650B2 (en) Fabrication method of semiconductor integrated circuit device
US5906949A (en) Chemical-mechanical polishing process
US6409936B1 (en) Composition and method of formation and use therefor in chemical-mechanical polishing
TW401340B (en) Process for polishing polycrystalline silicon filled vias or trenches stopping on an insulator and slurry for polishing polycrystalline silicon
Tateyama et al. Study on ceria-based slurry for STI planarization
KR100565419B1 (ko) 연마용 조성물
JPWO2020055571A5 (ko)
KR100355871B1 (ko) 반도체 소자의 평탄화 방법
KR20010066115A (ko) 반도체 소자용 절연막의 평탄화 방법 및 이에 사용되는연마제

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080303

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee