KR100290894B1 - Integrated circuit - Google Patents

Integrated circuit Download PDF

Info

Publication number
KR100290894B1
KR100290894B1 KR1019980002339A KR19980002339A KR100290894B1 KR 100290894 B1 KR100290894 B1 KR 100290894B1 KR 1019980002339 A KR1019980002339 A KR 1019980002339A KR 19980002339 A KR19980002339 A KR 19980002339A KR 100290894 B1 KR100290894 B1 KR 100290894B1
Authority
KR
South Korea
Prior art keywords
power
unit
integrated circuit
core
control signal
Prior art date
Application number
KR1019980002339A
Other languages
Korean (ko)
Other versions
KR19990066422A (en
Inventor
정훈호
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019980002339A priority Critical patent/KR100290894B1/en
Publication of KR19990066422A publication Critical patent/KR19990066422A/en
Application granted granted Critical
Publication of KR100290894B1 publication Critical patent/KR100290894B1/en

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/14—Power supply arrangements, e.g. power down, chip selection or deselection, layout of wirings or power grids, or multiple supply levels
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C5/00—Details of stores covered by group G11C11/00
    • G11C5/06—Arrangements for interconnecting storage elements electrically, e.g. by wiring
    • G11C5/063—Voltage and signal distribution in integrated semi-conductor memory access lines, e.g. word-line, bit-line, cross-over resistance, propagation delay
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Logic Circuits (AREA)
  • Power Sources (AREA)

Abstract

PURPOSE: An integrated circuit(IC) is provided to reduce a power by making a power controller regulate a power level and transmitting the regulated power level to each component. CONSTITUTION: A core(31) controls each part making an integrated circuit(IC). A memory(32) stores a program for driving the IC. A ferry(33) interfaces the IC and an external circuit. A power controller(34) receives an external power-supply for driving the IC, and selectively provides a power-supply to each part via a power supply line according to a control signal of the core. A clock supply line(36) is connected to the core, memory, the ferry, and the power controller, and encloses the IC. The power controller(34) includes PMOS and NMOS, a drain of the PMOS is connected to a drain of the NMOS, gates of PMOS and NMOS are connected to a control signal of the core(31), sources of the PMOS and NMOS are connected to a driving voltage, and sources of the PMOS and NMOS are connected to a ground.

Description

집적회로{INTEGRATED CIRCUIT}Integrated Circuits {INTEGRATED CIRCUIT}

본 발명은 집적회로에 관한 것으로, 특히 소비전력을 낮추기 위한 집적회로에 관한 것이다.The present invention relates to an integrated circuit, and more particularly, to an integrated circuit for lowering power consumption.

사용자의 요구에 의해 주문형 집적반도체나 마이크로 콘트롤러(Micro Controller) 또는 특정 애플리케이션(Applications)에 맞는 집적회로는 여러 종류의 기능을 수행하는 개개의 블록(Block)들의 집합으로 이루어진다.At the request of the user, an integrated circuit tailored to an application-specific integrated semiconductor, a micro controller, or a specific application is composed of a set of individual blocks that perform various types of functions.

반도체 기술의 발전에 따라 기존의 집적회로는 고집적화, 고속화를 목표로 개발이 진행된다. 그러나 이동 컴퓨팅(Computing) 환경이 진보함에 따라 기존의 고집적화, 고속화와 더불어 저전력화에 대한 요구가 대두되고 있다. 이런 저전력화를 구현하기 위하여 집적회로의 클럭(Clock) 주파수를 조절하여 집적회로의 전력을 낮추는 방법이 개발되어었다.With the development of semiconductor technology, existing integrated circuits are being developed with the goal of high integration and high speed. However, as the mobile computing environment advances, there is a demand for low power consumption as well as existing high integration and high speed. In order to realize such low power, a method of lowering the power of the integrated circuit has been developed by adjusting the clock frequency of the integrated circuit.

도 1은 종래의 집적회로를 나타낸 블록도이고, 도 2a는 종래의 집적회로의 전력 제어부를 나타낸 회로도이며, 도 2b와 도 2c는 종래의 집적회로의 전력 제어부를 나타낸 블록도이다.1 is a block diagram illustrating a conventional integrated circuit, FIG. 2A is a circuit diagram illustrating a power controller of a conventional integrated circuit, and FIGS. 2B and 2C are block diagrams illustrating a power controller of a conventional integrated circuit.

종래의 집적회로는 클럭 주파수를 조절하여 집적회로의 전력을 낮추는 방법으로 도 1에서와 같이, 집적회로를 총괄하는 회로로 연산작용 및 모든 회로를 제어하는 코어(Core)부(11), 상기 코어부(11)의 제어를 받으며 집적회로를 구동하는 프로그램(Program)을 저장하는 메모리(Memoy)부(12), 상기 코어부(11)의 제어를 받으며 집적회로와 외부 회로의 인터페이스(Interface) 또는 그 밖의 여러 기타적인 부가 기능을 하는 페리(Peri)부(13), 상기 코어부(11)의 제어 신호와 외부 클럭 생성기(도시하지 않음)의 클럭을 입력 받아 클럭 공급선(15)을 통하여 상기 코어부(11), 메모리부(12)와, 페리부(13)에 클럭을 공급하는 전력 제어부(14)와, 상기 코어부(11), 메모리부(12), 페리부(13)와, 전력 제어부(14)에 외부 전원을 공급하며 집적회로 전체를 감싸는 전원 공급선(16)으로 구성된다.In the conventional integrated circuit, a core unit 11 for controlling arithmetic operations and all circuits is a circuit that collectively integrates an integrated circuit as shown in FIG. 1 in a manner of lowering power of an integrated circuit by adjusting a clock frequency. A memory unit 12 storing a program for driving an integrated circuit under control of the unit 11, an interface between an integrated circuit and an external circuit under the control of the core unit 11, or Peri (13) for the other additional functions, the control signal of the core unit 11 and the clock of the external clock generator (not shown) receives the input through the clock supply line (15) A power unit 14 for supplying a clock to the unit 11, the memory unit 12, the ferry unit 13, the core unit 11, the memory unit 12, the ferry unit 13, and electric power It is composed of a power supply line 16 for supplying external power to the controller 14 and surrounding the entire integrated circuit. .

여기서, 상기 전력 제어부(14)는 도 2a에서와 같이, 상기 코어부(11)의 제어 신호와 상기 외부 클럭 생성기의 클럭을 입력 받아 각 부에 공급될 클럭을 출력하는 앤드 게이트(AND Gate)(17)로 구성된다.Here, the power control unit 14 receives the control signal of the core unit 11 and the clock of the external clock generator as shown in FIG. 2A and outputs a clock to be supplied to each unit (AND gate) ( 17).

또는 상기 전력 제어부(14)는 도 2b와 도 2c에서와 같이, 상기 코어부(11)의 제어 신호와 상기 외부 클럭 생성기의 클럭을 입력 받아 각 부에 공급될 클럭을 출력하는 타이머(Timer)(18) 또는 카운터(Counter)(19)로 구성된다.Alternatively, as shown in FIGS. 2B and 2C, the power control unit 14 receives a control signal of the core unit 11 and a clock of the external clock generator and outputs a clock to be supplied to each unit. 18) or a counter 19.

상기와 같이 구성된 종래의 집적회로의 동작 설명은 다음과 같다.A description of the operation of the conventional integrated circuit configured as described above is as follows.

패드(Pad)(도시하지 않음)와 상기 클럭 생성기를 제외한 집적회로로, 먼저 상기 코어부(11), 메모리부(12), 페리부(13)와, 전력 제어부(14)에 상기 전원 공급선(16)을 통하여 전원을 공급한다.An integrated circuit excluding a pad (not shown) and the clock generator, first, the power supply line to the core unit 11, the memory unit 12, the ferry unit 13, and the power control unit 14. Supply power through 16).

그리고, 상기 전력 제어부(14)는 상기 클럭 생성기의 클럭을 입력 받아서 상기 코어부(11), 메모리부(12)와, 페리부(13)에 각각 공급할 클럭을 상기 코어부(11)의 제어 신호에 따라 상기 클럭 공급선(15)을 통하여 해당하는 각 부에 출력한다.The power control unit 14 receives a clock of the clock generator and supplies a control signal of the core unit 11 to a clock to be supplied to the core unit 11, the memory unit 12, and the ferry unit 13, respectively. According to the clock supply line 15 is output to the respective parts.

여기서, 상기 전력 제어부(14)의 출력을 상기 클럭 공급선(15) 전체가 연결되어 상기 각 부에 동일하게 공급하거나 상기 클럭 공급선(15)을 다수 개로 나누어 상기 각 부에 다른 주파수의 클럭을 공급한다.Here, the entirety of the clock supply line 15 is connected to the output of the power control unit 14 to be equally supplied to the respective units, or the clock supply lines 15 are divided into a plurality of units to supply clocks having different frequencies to the respective units. .

또한, 상기 전력 제어부(14)의 구성요소에 따라, 첫째, 상기 앤드 게이트(17)로 구성되면 상기 입력 받은 제어 신호와 클럭을 게이팅(Gating)하여 상기 각 부에 해당하는 클럭 주파수를 조절한다.In addition, according to the components of the power controller 14, first, when the AND gate 17 is configured, the clock frequency corresponding to each unit is adjusted by gating the input control signal and a clock.

둘째, 상기 타이머 또는 카운터(18)로 구성되면 상기 입력 받은 제어 신호와 클럭을 합성하여 상기 타이머(18) 또는 카운터(19)에 세팅(Setting)된 값과 비교하므로 상기 각 부에 해당하는 클럭 주파수를 조절한다.Second, when the timer or counter 18 is configured, the clock signal corresponding to each unit is synthesized by combining the received control signal and the clock with a value set in the timer 18 or the counter 19. Adjust

이때, 상기 코어부(11)의 제어 신호로 각 부에 공급할 클럭 주파수를 조절하므로 전력을 감소시킨다.At this time, power is reduced because the clock frequency to be supplied to each unit is controlled by the control signal of the core unit 11.

그러나 종래의 집적회로는 전력 감소를 위해 전력 제어기에서 클럭의 주파수를 조절하지만 복잡한 제어 회로를 필요로 하고 또한 여전히 저전력 모드(Mode)에서의 정전류 소모가 발생 즉 클럭의 주파수를 0으로 하여도 전원은 각 부에 연결되어 있으므로 누설 전류에 의한 전력 소비가 계속되고 또한 특정 부만 동작시킬 때도 다른 부의 소비전력을 완전히 낮추지 못하므로 전력 감소의 효과를 얻지 못한다는 문제점이 있었다.However, conventional integrated circuits adjust the frequency of the clock in the power controller to reduce power, but require complicated control circuits and still require constant current consumption in low-power mode. Since it is connected to each part, power consumption by leakage current continues, and when only one part is operated, power consumption of other parts cannot be lowered completely, so there is a problem that power reduction effect is not obtained.

본 발명은 상기의 문제점을 해결하기 위해 안출한 것으로 전력 제어기에서 전원을 조절하여 각 부에 공급하므로 전력을 감소시키는 집적회로를 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been made to solve the above problems, and an object of the present invention is to provide an integrated circuit that reduces power because power is controlled by a power controller and supplied to each unit.

도 1은 종래의 집적회로를 나타낸 블록도1 is a block diagram showing a conventional integrated circuit

도 2a는 종래의 집적회로의 전력 제어부를 나타낸 회로도2A is a circuit diagram illustrating a power controller of a conventional integrated circuit.

도 2b와 도 2c는 종래의 집적회로의 전력 제어부를 나타낸 블록도2B and 2C are block diagrams illustrating a power controller of a conventional integrated circuit.

도 3은 본 발명의 실시예에 따른 집적회로를 나타낸 블록도3 is a block diagram illustrating an integrated circuit according to an exemplary embodiment of the present invention.

도 4a는 본 발명의 실시예에 따른 집적회로의 전력 제어부를 나타낸 회로도4A is a circuit diagram illustrating a power controller of an integrated circuit according to an exemplary embodiment of the present invention.

도 4b와 도 4c는 본 발명의 실시예에 따른 집적회로의 전력 제어부를 나타낸 블록도4B and 4C are block diagrams illustrating a power controller of an integrated circuit according to an exemplary embodiment of the present invention.

도면의 주요부분에 대한 부호의 설명Explanation of symbols for main parts of the drawings

31: 코어부 32: 메모리부31: core portion 32: memory portion

33: 페리부 34: 전력 제어부33: ferry 34: power control unit

35: 전원 공급선 36: 클럭 공급선35: power supply line 36: clock supply line

37: PMOS 38: NMOS37: PMOS 38: NMOS

39: 멀티플렉서 40: 로직 게이트39: multiplexer 40: logic gate

본 발명의 집적 회로는 연산작용 및 각 부를 제어하는 코어부, 상기 코어부의 제어를 받으며 프로그램을 저장하는 메모리부, 상기 코어부의 제어를 받으며 전체회로의 동작에 필요한 부가적인 기능을 하는 페리부, 상기 각 부에 클럭을 공급하는 클럭 공급선과, 상기 코어부의 제어 신호와 외부 전원을 입력 받아 전원 공급선을 통하여 상기 각 부에 전원을 공급하는 전력 제어부를 포함하여 구성됨을 특징으로 한다.The integrated circuit of the present invention includes a core unit for controlling arithmetic operation and each unit, a memory unit for storing a program under control of the core unit, a ferry unit under the control of the core unit, and an additional function required for the operation of the entire circuit. And a clock control line for supplying a clock to each unit, and a power control unit for supplying power to each unit through a power supply line by receiving a control signal and an external power source of the core unit.

상기와 같은 본 발명에 따른 집적 회로의 바람직한 실시예를 첨부된 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, exemplary embodiments of the integrated circuit according to the present invention will be described in detail with reference to the accompanying drawings.

도 3은 본 발명의 실시예에 따른 집적회로를 나타낸 블록도이고, 도 4a는 본 발명의 실시예에 따른 집적회로의 전력 제어부를 나타낸 회로도이며, 도 4b와 도 4c는 본 발명의 실시예에 따른 집적회로의 전력 제어부를 나타낸 블록도이다.3 is a block diagram illustrating an integrated circuit according to an exemplary embodiment of the present invention, and FIG. 4A is a circuit diagram illustrating a power control unit of an integrated circuit according to an exemplary embodiment of the present invention, and FIGS. 4B and 4C are diagrams illustrating embodiments of the present invention. Is a block diagram illustrating a power controller of an integrated circuit.

본 발명의 실시예에 따른 집적 회로는 전원을 조절하여 집적회로의 전력을 낮추는 방법으로 도 3에서와 같이, 집적회로를 총괄하는 회로로 연산작용 및 모든 회로를 제어하는 코어부(31), 상기 코어부(31)의 제어를 받으며 집적회로를 구동하는 프로그램을 저장하는 메모리부(32), 상기 코어부(31)의 제어를 받으며 집적회로와 외부 회로의 인터페이스 또는 그 밖의 여러 기타적인 부가 기능을 하는 페리부(33), 상기 코어부(31)의 제어 신호와 외부 전원을 입력 받아 전원 공급선(35)을 통하여 상기 코어부(31), 메모리부(32)와, 페리부(33)에 전원을 공급하는 전력 제어부(34)와, 상기 코어부(31), 메모리부(32), 페리부(33)와, 전력 제어부(34)에 외부 클럭 생성기(도시하지 않음)의 클럭을 공급하며 집적회로 전체를 감싸는 클럭 공급선(36)으로 구성된다.The integrated circuit according to an embodiment of the present invention is a core unit 31 for controlling arithmetic operations and all circuits as a circuit that collectively integrates an integrated circuit as shown in FIG. 3 in a method of lowering power of an integrated circuit by adjusting a power source. The memory unit 32 under the control of the core unit 31 stores a program for driving an integrated circuit, and the interface between the integrated circuit and an external circuit or other various additional functions under the control of the core unit 31. The ferry part 33, the control signal of the core part 31, and external power are input to the core part 31, the memory part 32, and the ferry part 33 through a power supply line 35. The integrated power supply unit 34 supplies a clock of an external clock generator (not shown) to the power control unit 34, the core unit 31, the memory unit 32, the ferry unit 33, and the power control unit 34. It consists of a clock supply line 36 surrounding the entire circuit.

여기서, 상기 전력 제어부(34)는 도 4a에서와 같이, 드레인은 서로 연결되고 상기 코어부(31)의 제어 신호에 게이트가 공통 연결되며 소오스가 구동전압(VDD)에 그리고 소오스가 접지전압(VSS)에 각각 연결된 PMOS(37)와 NMOS(38)로 구성된다.In the power control unit 34, as shown in FIG. 4A, drains are connected to each other, a gate is commonly connected to a control signal of the core unit 31, a source is connected to a driving voltage V DD , and a source is connected to a ground voltage ( V SS ) and PMOS 37 and NMOS 38 respectively.

이때, 상기 PMOS(37)는 로직(Logic)1에 강하기 때문에 소오스에 구동전압(VDD)이 연결되고, 상기 NMOS(38)는 로직 0에 강하기 때문에 소오스에 접지전압이 연결된다.At this time, since the PMOS 37 is strong in logic 1, the driving voltage V DD is connected to the source, and since the NMOS 38 is strong in logic 0, the ground voltage is connected to the source.

또는 상기 전력 제어부(34)는 도 4b와 도 4c에서와 같이, 상기 코어부(31)의 제어 신호와 상기 외부 전원을 입력 받아 각 부에 공급될 전원을 출력하는 멀티플렉서(Multiplexer)(39) 또는 로직(Logic) 게이트(40)로 구성된다.Alternatively, the power control unit 34 receives a control signal of the core unit 31 and the external power as shown in FIGS. 4B and 4C, and outputs power to be supplied to each unit, or a multiplexer 39. It consists of a logic gate 40.

상기와 같이 구성된 본 발명의 실시예에 따른 집적회로의 동작 설명은 다음과 같다.Operation of the integrated circuit according to the embodiment of the present invention configured as described above is as follows.

패드(도시하지 않음)와 상기 클럭 생성기를 제외한 집적회로로, 먼저 상기 코어부(31), 메모리부(32), 페리부(33)와, 전력 제어부(34)에 상기 클럭 공급선(36)을 통하여 상기 클럭 생성기에서 생성된 클럭을 공급한다.The integrated circuit excluding the pad (not shown) and the clock generator, the clock supply line 36 to the core unit 31, the memory unit 32, the ferry unit 33 and the power control unit 34, It supplies the clock generated by the clock generator through.

그리고, 상기 전력 제어부(34)는 상기 패드를 통하여 상기 외부 전원을 입력 받아서 상기 코어부(31), 메모리부(32)와, 페리부(33)에 각각 공급할 전원을 상기 코어부(31)의 제어 신호에 따라 상기 전원 공급선(35)을 통하여 해당하는 각 부에 출력한다.In addition, the power control unit 34 receives the external power through the pad and supplies power to the core unit 31, the memory unit 32, and the ferry unit 33 to the core unit 31. The control signal is output to the corresponding parts through the power supply line 35.

또한, 상기 PMOS(37)와 NMOS(38)로 구성된 상기 전력 제어부(34)는 접지가 각 부에 공통으로 연결된다고 가정하여 첫째, 특정 부를 활성화시키기 위해 상기 코어부(31)의 제어 신호를 로직 0으로 하여 상기 PMOS(37)를 턴-온(Turn-on)시키므로 결국 상기 전원 공급선(35)에 상기 구동전압의 공급으로 전원 경로를 형성하기 때문에 상기 특정 부를 동작시킨다.In addition, the power control unit 34 composed of the PMOS 37 and the NMOS 38 assumes that ground is commonly connected to each unit. First, the control signal of the core unit 31 is logic to activate a specific unit. Since the PMOS 37 is turned on at 0, the specific part is operated because a power path is formed by supplying the driving voltage to the power supply line 35.

둘째, 특정 부를 비활성화시키기 위해 상기 코어부(31)의 제어 신호를 로직 1로 하여 상기 NMOS(38)를 턴-온시키므로 결국 상기 전원 공급선(35)에 상기 접지전압의 공급으로 상기 특정 부의 전위차가 0이 되어 전원 경로를 형성하지 못하기 때문에 상기 특정 부를 비동작화시킨다..Second, the NMOS 38 is turned on using the control signal of the core unit 31 as logic 1 to deactivate the specific unit. Thus, the potential difference of the specific unit is increased by supplying the ground voltage to the power supply line 35. The specific part is deactivated because it becomes 0 and cannot form a power path.

그리고, 상기 전력 제어부(34)를 멀티플렉서(39) 또는 로직 게이트(40)로 구성하여 각 부에 공급될 전원을 결정한다.The power controller 34 is configured as a multiplexer 39 or a logic gate 40 to determine the power to be supplied to each unit.

이때, 상기 코어부(31)의 제어 신호로 각 부에 공급할 전원을 조절하므로 전력을 감소시킨다.At this time, the power is reduced by controlling the power to be supplied to each unit by the control signal of the core unit 31.

본 발명의 집적회로는 전력 감소를 위해 전력 제어부에서 전원을 조절하므로, 클럭의 주파수 조절로 발생되는 즉 클럭의 주파수를 0으로 하여도 전원은 각 부에 연결되어 있으므로 누설 전류에 의한 전력 소비가 계속되고 또한 특정 부만 동작시킬 때도 다른 부의 소비전력을 완전히 낮추지 못한다는 점을 극복하고 전원 공급 경로를 조절함으로써 필요하지 않은 부의 전원 공급을 차단하여 불필요한 소비전력을 0 즉 제거하므로 전력을 감소시키는 효과가 있다.Since the integrated circuit of the present invention regulates the power supply in the power control unit to reduce power, even if the frequency of the clock is adjusted, that is, even if the frequency of the clock is zero, the power is connected to each part, so power consumption by leakage current continues. Also, even when only one part is operated, power consumption of other parts is not completely lowered. By adjusting the power supply path, unnecessary power is cut off by eliminating unnecessary power supply, thereby reducing power. .

Claims (4)

소비전력을 줄이기 위해 전원 제어부를 갖는 집적회로에 있어서,In an integrated circuit having a power control unit to reduce power consumption, 상기 집적회로를 구성하는 각 부를 제어하는 코어부;A core part controlling each part constituting the integrated circuit; 상기 집적회로를 구동하기 위한 프로그램을 저장하는 메모리부;A memory unit for storing a program for driving the integrated circuit; 상기 집적회로와 외부 회로의 인터페이스하는 페리부;A ferry unit interfacing the integrated circuit with an external circuit; 상기 집적회로를 동작하기 위한 외부 전원을 받아 전원 공급선을 통하여 각부에 전원을 상기 코어부의 제어신호에 따라 선택적으로 공급하는 전력 제어부;A power control unit which receives external power for operating the integrated circuit and selectively supplies power to each unit through a power supply line according to a control signal of the core unit; 상기 코어부, 메모리부, 페리부, 전력 제어부에 각각 연결되도록 집적회로를 감싸면서 구성되는 클럭 공급선을 포함하여 구성됨을 특징으로 하는 집적회로.And a clock supply line configured to surround an integrated circuit so as to be connected to each of the core unit, the memory unit, the ferry unit, and the power control unit. 제 1 항에 있어서,The method of claim 1, 상기 전력 제어부는 드레인은 서로 연결되고 상기 코어부의 제어 신호에 게이트가 공통 연결되며 소오스가 고동전압에 그리고 소오스가 접지전압에 각각 연결된 PMOS와 NMOS로 구성됨을 특징으로 하는 집적회로.The power control unit is an integrated circuit, characterized in that the drain is connected to each other, the gate is commonly connected to the control signal of the core portion, the source is composed of PMOS and NMOS connected to the high voltage and the source to ground voltage, respectively. 제 1 항에 있어서,The method of claim 1, 상기 전력 제어부는 상기 코어부의 제어 신호와 상기 외부 전원을 입력 받아 각 부에 공급될 전원을 출력하는 멀티플렉서로 구성됨을 특징으로 하는 집적회로.And the power controller comprises a multiplexer configured to receive a control signal of the core unit and the external power and output power to be supplied to each unit. 제 1 항에 있어서,The method of claim 1, 상기 전력 제어부는 상기 코어부의 제어 신호와 상기 외부 전원을 입력 받아 각 부에 공급될 전원을 출력하는 로직 게이트로 구성됨을 특징으로 하는 집적회로.And the power control unit comprises a logic gate configured to receive a control signal of the core unit and the external power and output power to be supplied to each unit.
KR1019980002339A 1998-01-26 1998-01-26 Integrated circuit KR100290894B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980002339A KR100290894B1 (en) 1998-01-26 1998-01-26 Integrated circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980002339A KR100290894B1 (en) 1998-01-26 1998-01-26 Integrated circuit

Publications (2)

Publication Number Publication Date
KR19990066422A KR19990066422A (en) 1999-08-16
KR100290894B1 true KR100290894B1 (en) 2001-06-01

Family

ID=37525901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980002339A KR100290894B1 (en) 1998-01-26 1998-01-26 Integrated circuit

Country Status (1)

Country Link
KR (1) KR100290894B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100609039B1 (en) 2004-06-30 2006-08-10 주식회사 하이닉스반도체 Input/output line circuit

Also Published As

Publication number Publication date
KR19990066422A (en) 1999-08-16

Similar Documents

Publication Publication Date Title
KR100292903B1 (en) Regulator built-in semiconductor integrated circuit
US7639044B2 (en) Semiconductor integrated circuit, semiconductor integrated circuit control method, and signal transmission circuit
KR20020075723A (en) Integrated circuit devices having power control logic that inhabits internal leakage current loss during sleep mode operation and methods of operating same
JP4041461B2 (en) Signal state and leakage current control during sleep mode
EP2557479A2 (en) Adjustable body bias circuit
US6650171B2 (en) Low power operation mechanism and method
KR100290894B1 (en) Integrated circuit
JPH06350435A (en) Power down circuit
KR100582380B1 (en) Power supply device for suppling different power corresponding to operation mode
JPH11145397A (en) Semiconductor integrated circuit device
JP2004114319A (en) Power supply device
US20050097496A1 (en) High-speed and low-power logical unit
KR100219496B1 (en) Input output circuit for integrated circuit
JPH0955470A (en) Semiconductor circuit and semiconductor circuit device
KR100259091B1 (en) Low power low voltage protection circuit
KR100221615B1 (en) Low power cmos digital circuit
JP2003086693A (en) Semiconductor integrated circuit
JPH06232349A (en) Semiconductor integrated circuit
JP2000269799A (en) Output control circuit for semiconductor integrated circuit
JPH04296918A (en) Semiconductor integrated circuit device
KR20000038479A (en) Crystal oscillator circuit having variable oscillating stabilization time function
KR930011441B1 (en) Power control circuit of ramdac within vga
JP3895994B2 (en) Semiconductor integrated circuit
WO1999031840A2 (en) Electronic circuit with a clock switch
KR20000035092A (en) Booster circuitry

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080218

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee