KR100285622B1 - 전계 방출 디스플레이의 휘도 보정장치 - Google Patents

Abstract

본 발명은 전계 방출 디스플레이의 휘도 보정장치에 관한 것이다.

본 발명에 따른 전계 방출 디스플레이의 휘도 보정장치는 m 개의 로우 라인들과 n 개의 컬럼 라인들의 교차부에 화소들이 매트릭수 형태로 배열되어지는 표시패널과, 로우라인을 구동하고 테스트 전압을 컬럼 라인들에 공급함으로써 화소들에서 빔전류를 검출하는 휘도 검출수단과, 검출된 빔전류와 정상적인 휘도레벨을 기준으로 미리 설정된 기준값을 비교하여 보정값을 산출하는 휘도 제어수단과, 보정값이 저장되는 메모리와, 메모리에 저장된 보정값을 입력영상에 가감하여 컬럼 라인들을 구동하기 위한 컬럼 구동수단을 구비한다.

본 발명의 전계 방출 디스플레이의 휘도 보정장치에 의하면 표시패널에 대하여 테스트 전압을 인가하여 각 화소들에서의 발광특성을 검출하여 그에 따른 보정값을 산출하여 이를 매입력 영상 데이터에 가감함으로써 전계방출 소자의 불균일 특성 또는 전극길이에 의한 불균일한 패널특성에서도 모든 화소들에서 동일한 휘도레벨로 영상을 표시할 수 있게 된다.

Description

전계 방출 디스플레이의 휘도 보정장치

본 발명은 평판표시장치에 관한 것으로, 특히 전계 방출 디스플레이의 휘도 보정장치에 관한 것이다.

최근들어, 맨-머신 인터페이스(Man-Machine Intertace)의 주요한 역할을 담당하는 디스플레이 장치로써, 기존의 음극선관(CRT)의 과도한 부피·중량 문제를 해결하여 경박화될 수 있을 뿐만 아니라 액정디스플레이(LCD) 장치의 협소한 시야각에 따르는 문제점을 해결할 수 있는 전계방출 디스플레이(Field Emission Display : 이하 “FED”라 함)에 대한 연구가 활발히 진행되고 있다. 이러한 FED는 저해상도에서 고해상도까지 노트북 PC나 프로젝션 TV 등을 포함하여 소형/대형의 거의 모든 디스플레이로의 응용이 가능하다. 이 FED는 음극선관과 같이 전자선 여기 형광체 발광을 이용하는 것으로 첨예한 음극(즉, 에미터)에 고전계를 집중해 양자역학적인 터널(Tunnel) 효과에 의하여 전자를 방출하는 냉음극을 이용하고 있다. 음극으로부터 방출된 전자는 양극(에노드 : Anode) 및 음극(Cathod)간의 전압으로 가속되어 양극에 형성된 형광체막에 충돌 및 여기시켜 가시광을 발생시키게 된다.

제1도는 통상의 FED 패널을 나타내는 도면으로써, 제1도의 구성에서 FED 패널은 m 개의 로우 라인전극들(Rl 내지 Rm)에 접속되어 각 로우 라인전극들(Rl 내지 Rm)을 순차적으로 인에이블시키는 로우 드라이버(2)와, n 개의 컬럼 라인전극들(Cl 내지 Cn)에 접속되어 로우 라인전극들(Rl 내지 Rm)이 인에이블되는 기간에 화소 데이터를 컬럼 라인전극들(Cl 내지 Cn)에 공급하는 컬럼 드라이버(4)와, 로우 라인전극들(Rl 내지 Rm)과 컬럼 라인전극들(Cl 내지 Cn)의 교차부에 배열되어진 화소들을 구비한다.

각 화소들은 제2도의 구성과 같이 로우 드라이버(2)로부터 공급되는 부극성의 전압에 의해 양극(이하 “애노드(Anode)라 함)(10) 쪽으로 전자를 방출하는 음극(이하”캐소드(Cathode)라 함)(6)와, 컬럼 드라이버(4)에 공급되는 정극성의 전압에 의해 전자를 애노드(10) 쪽으로 전자를 인출하기 위한 게이트(8)로 이루어진다. 캐소드(6)에는 방출 전압레벨을 줄이도록 첨예부가 애노드(10)를 향하는 원추형의 에미터팁(Emitter tip)(6a)이 형성되어 있다. 에미터팁(6a)으로부터 방출된 전자는 빔(Beam)전류를 형성하여 화면의 휘도 변화를 발생시키게 된다.

제3도는 FED의 구동을 위한 전압-전류 특성 곡선을 나타내는 것이다. 에미터팁(6a)과 게이트 전극(8)간에 문턱(Threhold) 전압 Vγ 이상의 전압이 공급되면 에미터팁(6a)에서 전자 방출량을 결정하는 전류 증가가 전압의 증가량에 비해 지수적으로 증가하게 된다. 여기서, 에미터팁(6a)의 형상, 에미터팁(6a)간의 간격 및 에미터팁(6a)과 게이트 전극(8)간의 간격 등은 제조과정에서 불균일하게 될 수 있다.

제4도 및 제5도는 제조 공정 상에서 발생하는 에미터팁(6a)의 형상, 에미터팁(6a)간의 간격, 에미터팁(6a) 및 게이트 전극(8)간의 간격이 불균일하게 되는 현상을 개략적으로 나타내는 것이다. 제4도를 참조하면, 전자빔에 의한 증착(Evaporation) 공정에 의해 캐소드(6)에 형성되어지는 에미터팁(6a)은 전자빔의 투사각에 따라 인접한 에미터팁들(6a)과 다른 투사 각도로 형성된다. 즉, 전자빔에 수직하게 형성되는 에미터팁(6a)은 원추형의 형상으로 형성되지만 전자빔이 큰 투사각으로 입사되어 형성되는 에미터팁(6a)은 전자빔 쪽으로 기울어지는 형상으로 형성된다. 여기서, 기울어진 에미터팁(6a)에서 방출되는 전자는 양극 쪽으로 수직하게 방출되지 못하고 편향하게 되어 화면에서 휘도를 불균일하게 하는 원인이 된다. 제5도를 참조하면, 제조공정 중에서 저마다 다른 높이로 형성되어지는 에미터팁(6a)을 나타낸다. 에미터팁(6a)의 높이가 서로 다르게 되면 팁높이차만큼 에미터팁(6a)과 게이트 전극(8) 간의 간격차가 발생하게 된다. 에미터팁(6a)과 게이트 전극(8) 간의 간격차는 각 에미터팁(6a)마다 전자 방출량이 다르게 되므로 에미터팁(6a)의 형상 및 간격 불균일에서 발생하는 문제점과 같이 화면에서 휘도가 불균일하게 되는 원인이 된다. 이들 외에도 전극 길이에 의한 전압강하나 에미터팁(6a)의 곡률반경, 게이트 전극(8)에 형성된 홀(Hole) 구경차등 기타 제조공정 상에서 발생할 수 있는 오차가 휘도 불균일을 유발하는 원인이 되고 있다. 휘도 불균일(Non-uniformity)은 표시품위를 떨어뜨리게 되며 이러한 불균일은 대화면으로 갈수록 심하게 되어 FED의 대화면화를 저해하는 요소가 되고 있다.

따라서, 본 발명의 목적은 FED에 있어서 제조공정에서 발생하는 오차로 인한 휘도 불균일을 저감하도록 한 전계 방출 디스플레이의 휘도 보정장치를 제공하는데 있다.

제1도는 종래의 전계방출 디스플레이를 나타내는 도면.

제2도는 제1도에서 화소를 상세히 나타내는 도면.

제3도는 전계방출 디스플레이의 구동을 위한 일반적인 전압-전류 특성 곡선을 나타내는 특성도.

제4도는 제조공정 상에서 에미터팁 형상이 불균일하게 되는 것을 나타내는 도면.

제5도는 제조공정 상에서 에미터팁과 게이트 간격이 불균일하게 되는 것을 나타내는 도면.

제6도는 본 발명의 실시예에 따른 전계방출 디스플레이의 휘도 보정장치를 나타내는 도면.

제7도는 제6도에 도시된 표시패널에서 제1 칼럼라인전극에 공급되는 구동전압, 화소에서 검출되는 빔전류 및 보정된 구동전압을 나타내는 도면.

제8도는 본 발명의 실시예에 따른 전계방출 디스플레이의 휘도 보정방법의 제어수순을 단계적으로 나타내는 흐름도.

* 도면의 주요부분에 대한 부호의 설명

2, 12 : 로우 드라이버 4, 14 : 컬럼 드라이버

6 : 에미터 6a : 에미터팁

8, 22 : 게이트 전극 10 : 에노드

16 : 빔전류 검출부 18 : 휘도 제어부

19 : 메모리 20 : 비교기

상기 목적을 달성하기 위하여, 본 발명에 따른 전계 방출 디스플레이의 휘도보정장치는 m 개의 로우 라인들과 n 개의 컬럼 라인들의 교차부에 화소들이 매트릭수 형태로 배열되어지는 표시패널과, 로우라인을 구동하고 테스트 전압을 컬럼 라인들에 공급함으로써 화소들에서 빔전류를 검출하는 휘도 검출수단과, 검출된 빔전류와 정상적인 휘도레벨을 기준으로 미리 설정된 기준값을 비교하여 보정값을 산출하는 휘도 제어수단과, 보정값이 저장되는 메모리와, 메모리에 저장된 보정값을 입력영상에 가감하여 컬럼 라인들을 구동하기 위한 컬럼 구동수단을 구비하는 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 잇점들은 첨부한 도면을 참조한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 실시예들을 첨부한 제6도 내지 제8도를 참조하여 상세히 설명하기로 한다.

제6도는 본 발명의 실시예에 따른 전계방출 디스플레이의 휘도 보정장치를 나타낸다.

제6도의 구성에서, 본 발명의 전계방출 디스플레이의 휘도 보정장치는 m 개의 로우 라인전극들(Rl 내지 Rm)에 접속된 로우 드라이버(12)와, n 개의 컬럼 라인전극들(Cl 내지 Cn)에 접속된 컬럼 드라이버(14)와, 로우 라인전극들(Rl 내지 Rm)과 컬럼 라인전극들(Cl 내지 Cn)의 교차부에 배열되어진 화소들과, 화소들에 접속된 빔전류 검출부(16)와, 빔전류 검출부(16)와 컬럼 드라이버(14)에 공통으로 접속된 휘도 제어부(18)와, 휘도 제어부(18)와 컬럼 드라이버(14)에 공통으로 접속된 메모리(19)를 구비한다.

로우 라인전극들(Rl 내지 Rm)과 컬럼라인전극들(Cl 내지 Cn)은 매트릭스 형태로 배치되고 각 라인전극들의 구동전압은 로우 드라이버(12)와 컬럼 드라이버(14)에 의해 공급된다. 로우 드라이버(12)가 첫 번째 로우 라인전극(R1)에 구동전압을 공급하여 인에이블시키게 되면 인에이블 기간동안 컬럼 데이터(화소 데이터)들이 각 컬럼 라인들(Cl 내지 Cn)에 공급되어 해당 에미터팁에서 전자를 방출하게 된다. 이를 상세히 하면, 첫 번째 로우 라인전극(Rl)에 이어서 순차적으로 두 번째, 세 번째, ‥‥‥, m 번째의 로우 라인전극들(R2 내지 Rm)에 구동전압이 공급되면 해당 로우라인전극들의 인에이블 기간동안 컬럼 데이터들이 해당 로우라인전극들에 공급된다. 여기서, 로우라인 전극들(Rl 내지 Rm)이 인에이블되었다는 것은 각 화소에 문턱 전압 Vγ이상의 전압이 인가되어 전자가 방출될 수 있음을 의미한다. 에미터팁에서 방출된 전자는 에노드 쪽으로 유도되어 형광체를 발광시키게 된다. 이처럼, 로우 바이 로우(Row by Row) 방식으로 로우라인들이 인에이블되어 정상적으로 동작하게 되면 에노드를 포함하는 전자회로가 형성된다. 이상적인 FED 패널에서는 동일한 데이터를 각 화소에 인가했을 때 각 화소에서는 동일한 휘도레벨이 나타나야 한다. 그러나 전술한 바와 같이, 에미터팁(6a)의 형상, 에미터팁(6a)간의 간격 및 에미터팁(6a)과 게이트 전극(8)간의 간격차의 불균일 또는 전극길이에 의한 전압강하 등으로 인하여 각 화소는 동일한 데이터에서도 다른 휘도레벨로 표시된다. 화소마다 다른 휘도는 각 로우라인에서도 다른 휘도를 나타낼 수밖에 없다. 즉, 동일한 데이터에 대하여 컬럼라인전극(C1 내지 Cn)마다 다른 레벨의 빔전류가 흐르게 됨을 의미한다.

빔전류 검출부(16)는 각 로우라인전극들(Rl 내지 Rm)이 순차적으로 구동될 때마다 각 로우라인전극이 선택된 상태에서 각 컬럼라인전극(Cl 내지 Cn)마다 빔전류를 검출하게 된다. 휘도 제어부(18)는 각 로우라인전극(Rl 내지 Rm) 마다 검출되는 빔전류를 소정 기준값과 비교하여 검출된 빔전류가 기준값보다 크거나 작은 경우 컬럼 드라이버(12)를 제어하여 각 컬럼라인전극들(Cl 내지 Cn)에서 동일한 레벨의 빔전류가 흐르게 함으로써 화면 상에서 일정한 휘도로 화상이 표시되도록 한다. 이를 제7도를 참조하여 상세히 설명하면, 테스트 전압을 제1 로우라인전극(Rl)에 공급하여 제1 로우 라인전극(Rl)이 인에이블되었다면 선택된 제1 로우라인전극(Rl)에는 (a)와 같은 동일한 레벨의 컬럼 구동전압(또는 데이터 전압)이 공급된다. 이 경우, 이상적인 패널이라면 동일한 컬럼 구동전압에 대하여 동일한 값의 애노드 전류가 제1 로우라인전극(R1) 상에 위치하는 화소들에 흐르게 된다. 그러나 전술한 바와 같은 패널의 불균일 특성에 의해 에미터팁(6a)으로부터 애노드 전극(10)에 여기되는 전자의 양이 서로 다르게 되어 애노드 전류는 각 화소마다 다르게 된다. 이는 각 화소마다 제3도에서 문턱(Threhold) 전압 Vγ(턴온(Turn-on) 전압)이 서로 다르기 때문에 발생한다. 예를 들어, 화소의 애노드 전류가 0.1 mA가 정상레벨이라고 가정할 때 (b)에서 다섯 개의 화소들에서 검출된 애노드 전류중 첫 번째, 세 번째, 다섯 번째 화소들 (1, 1),(1, 3),(1, 5)에서 정상적인 0.1 mA로 검출되고 두 번째 화소(1, 2)에서는 1.2 mA로 정상값을 초과한 값으로 검출된다. 이는 두 번째 화소(1, 2)의 문턴전압 Vγ이 정상적인 화소보다 낮음을 의미한다. 반면, 네 번째 화소(1, 4)에서는 0.8 mA로 정상값 이하의 애노드 전류가 검출되어 네 번째 화소가 정상적인 화소들보다 문턴전압 Vγ이 높음을 알 수 있다. 이와 같이, 제1 로우라인전극(Rl)에서가 불균일한 휘도차를 가지게 된다면 휘도 제어부(18)는 (b)와 같이 검출된 애노드 전류에 대하여 비정상적인 레벨의 애노드 전류가 검출된 화소들에 대하여 정상적인 레벨의 애노드 전류가 발생하도록 컬럼 드라이버(14)를 제어하여 보정값이 컬럼라인전극(Cl 내지 Cn)에 공급되도록 한다. 여기서, 휘도 제어부(18)에서 산출되는 보정값은 정상레벨의 애노드 전류(즉, 0.1 mA)를 기준으로 한다. 즉, 휘도 제어부(18)는 첫 번째, 세 번째, 다섯 번째 화소들(1, 1), (1, 3), (1, 5)에 대하여는 보정값을 “0”레벨로 산출하여 검출된 애노드 전압과 가산하고 두 번째, 네 번째 화소들(1, 2), (1, 4)에 대하여는 각각 -0.2 mA와 +0.2 mA 레벨의 보정값을 산출하여 이를 검출된 애노드 전압에 가감하여 컬럼 드라이버(14)에 공급한다. 산출된 보정값은 메모리(19)에 저장된다. 컬럼 드라이버(14)는 메모리(19)에 저장된 보정값을 읽어 들여 보정값을 컬럼 구동전압(데이터 전압)에 가감하여 컬럼라인전극들(Cl 내지 Cn)에 공급한다. 따라서, 각 화소들에서는 (d)와 같은 정상적인 레벨의 애노드 전류를 얻을 수 있으므로 화면 상에서 균일한 휘도로 영상이 표시될 수 있다.

제8도는 본 발명의 전계방출 디스플레이의 휘도 보정의 제어수준을 단계적으로 설명하기 위한 흐름도를 도시한 것이다.

먼저, 테스트 전압을 선택된 로우라인전극에 공급하게 된다. (S1 단계) 빔전류검출부(16)는 선택된 로우라인전극에서 빔전류(애노드 전류)를 검출하여 이를 휘도 제어부(18)에 공급한다. (S2 단계) 휘도 제어부(18)는 검출된 빔전류를 기준값(정상적인 레벨의 빔전류를 기준으로 산출된 기준값)과 비교하여 보정값을 산출하여 메모리(19)에 저장한다. (S3 및 S4 단계) 컬럼 드라이버(14)는 보정값과 입력 영상 데이터를 가산하여 최종 산출된 데이터를 컬럼라인전극에 공급하여 영상을 표시하게 된다.

본 발명에 따른 전계 방출 디스플레이의 휘도 보정장치는 제작된 FED 패널에 대하여 휘도 보정값을 산출하는 초기에 한 번으로 휘도 보정값을 설정함으로써 영구적으로 저장된 보정값을 매 입력 영상 데이터에 가감하여 각 화소들과 각 라인들에서 동일한 휘도레벨로 영상을 표시하게 된다.

상술한 바와 같이, 본 발명의 전계 방출 디스플레이의 휘도 보정장치는 표시패널에 대하여 테스트 전압을 인가하여 각 화소들에서의 발광특성을 검출하여 그에 따른 보정값을 산출하여 이를 매입력 영상 데이터에 가감함으로써 전계방출 소자의 불균일 특성 또는 전극길이에 의한 불균일한 패널특성에서도 모든 화소들에서 동일한 휘도레벨로 영상을 표시할 수 있게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.

Claims (2)

1. m 개의 로우 라인들과 n 개의 컬럼 라인들의 교차부에 화소들이 매트릭수 형태로 배열되어지는 표시패널과, 상기 로우라인을 구동하고 테스트 전압을 상기 컬럼 라인들에 공급함으로써 상기 화소들에서 빔전류를 검출하는 휘도 검출수단과, 상기 검출된 빔전류와 정상적인 휘도레벨을 기준으로 미리 설정된 기준값을 비교하여 보정값을 산출하는 휘도 제어수단과, 상기 보정값이 저장되는 메모리와, 상기 메모리에 저장된 상기 보정값을 입력영상에 가감하여 상기 컬럼 라인들을 구동하기 위한 컬럼 구동수단을 구비하는 것을 특징으로 하는 전계 방출 디스플레이의 휘도 보정장치.
2. 제1항에 있어서, 상기 테스트 전압을 공급하기 위한 전압 공급부를 추가로 구비하는 것을 특징으로 하는 전계방출 디스플레이의 휘도 보정장치.