KR100285621B1 - 플라즈마디스플레이패널구동방법 - Google Patents

Abstract

본 발명은 리셋기간이 필요없이 이전 서브필드의 방전 유무에 따라 다른 어드레스 방전을 할 수 있는 PDP 구동방법에 관한 것이다.

본 발명에 따른 PDP 구동방법은 이전 서브필드의 방전유무와 현재 서브필드의 방전유무를 비교하여 각 경우에 따라 서로 다른 어드레스 구동전압이 공급되는 것을 특징으로 한다.

본 발명에 의하면, 리셋기간이 필요없이 이전 방전유무에 따라 다른 어드레스방전을 함으로써 전력소모를 감소시킬 수 있을 뿐만 아니라 명암비가 상승하여 화면이 뚜렷하게 보이게 된다.

Description

플라즈마 디스플레이 패널 구동방법(Method of Driving of Plasma Display Panel)

본 발명은 평판 디스플레이 장치 중의 하나인 플라즈마 디스플레이 장치(Plasma Display Panel; 이하, PDP라 한다)에 관한 것으로, 특히 리셋기간이 필요없이 이전 서브필드의 방전 유무에 따라 다른 어드레스 방전을 할 수 있는 PDP 구동방법에 관한 것이다.

최근들어 대형 평판표시장치가 요구됨에 따라 플라즈마 디스플레이 패널(Plasma Display Panel; 이하, PDP라 한다)에 대한 연구가 활발히 진행되고 있다. PDP는 통상 가스 방전 현상을 이용하여 화상을 표시하는 디스플레이 장치로서 방전방식에 따라 직류(DC) 방식과 교류(AC) 방식으로 크게 대별되고 있다.

도 1을 참조하면, 통상적으로 많이 사용되고 있는 3전극 교류(AC) 방식의 PDP의 셀 구조가 도시되어 있다. 여기서, 도 1의 (A)는 PDP의 셀을 가로축을 따라 절단한 단면도를 나타내고, (B)는 세로축을 따라 절단한 단면도를 나타낸다.

도 1에 도시된 PDP의 셀은 화상의 표시면인 상부기판(10)과, 격벽(14)에 의해 상부기판(10)과 평행하게 배치된 하부기판(12)을 구비한다. 이 격벽(14)은 셀 사이를 격리시켜 셀 내부에 방전공간(30)을 마련하게 된다. 상부기판(10) 상에는 서스테인전극쌍, 즉 주사 및 서스테인 전극(이하, Y 서스테인전극이라 한다)(16)과 서스테인 전극(이하, Z 서스테인전극이라 한다)(18)이 나란하게 배치된다. 하부기판(12) 상에는 Y 및 Z 서스테인전극들(16, 18)과 방전을 일으키기 위한 어드레스 전극(20)이 배치되게 된다. 이 Y 및 Z 서스테인전극(16, 18)과 어드레스 전극(20)에는 방전을 유지시켜 주기 위해 극성이 계속적으로 반전되는 교류(AC) 전압이 인가된다. 그리고, Y 및 Z 서스테인전극(16,18)이 배치된 상부기판(10) 상에는 전하축적을 위한 상부 유전체층(22)이 평탄하게 형성되어 있고, 이 상부 유전체층(22) 표면에는 보호막(24)이 형성되어 있다. 이 보호막(24)은 플라즈마 입자들의 스퍼터링 현상으로부터 상부 유전체층(22)을 보호하여 수명을 연장시켜 줄 뿐만 아니라 이차전자의 방출 효율을 높여주고 내화 금속의 산화물 오염으로 인한 방전 특성의 변화를 줄여주는 역할을 하는 것으로서 주로 산화마그네슘(MgO) 막이 사용되어 진다. 어드레스 전극(20)이 배치된 하부기판(12) 상에는 역시 전하축적을 위한 하부 유전체층(26)이 평탄하게 형성되어 있고, 하부 유전체층(26) 상에는 고유색의 가시광선(R,G,B)을 발생하기 위한 형광체층(28)이 격벽(14)을 포획하도록 도포되어 있다. 이 형광체층(28)은 가스방전시 발생되는 짧은 파장의 자외선(Vacuum Ultraviolet;VUV)에 의해 여기되어 적, 녹, 청(R,G,B)의 가시광을 발생하게 된다. 셀 내부에 마련되는 방전공간(30)은 자외선 방출 효율을 높여주기 위해 주로 네온(Ne)과 제논(Xe)의 혼합가스로 충진되어진다. 이러한 구성을 갖는 PDP의 셀(32)은 어드레스전극(20)과 Y 서스테인전극(16) 사이에 인가되는 전압에 의해 방전이 일어나 온(On) 상태가 되고 셀(32) 내부에 벽전하가 형성된다. 그 다음, Y 및 Z 서스테인전극(16, 18) 사이에 전압을 인가하면 벽전하가 형성된 셀에서만 방전이 계속해서 일어나서 진공 자외선을 방출하게 된다. 이 진공 자외선이 형광체(28)를 여기시켜 가시광이 발생되게 된다.

도 2는 PDP의 계조구현 방법을 나타내는 것으로서, 서브필드 방식으로 구동되는 경우 한 프레임의 구동순서를 나타내고 있다.

일반적으로, PDP가 서브필드 방식으로 구동되는 경우 한 화면에 해당하는 한 프레임은 시간적으로 구분된 다수개, 예컨대 8개의 서브필드를 포함하고 있다. 이 경우, 한 프레임의 계조는 각 서브필드에서 발광기간의 길이에 의해 결정된 밝기, 즉 휘도치의 조합으로 구현되게 된다. 도 2에 있어서, 각 서브필드에서 결정된 휘도치(1, 2, 4, 8,…, 128)의 조합으로 0에서 255까지의 계조를 구현하게 된다. 이를 위하여, 각 셀에 선택적으로 벽전하를 형성하여 벽전하가 형성된 셀에서는 방전이 일어나고 벽전하가 형성되지 않은 셀에서는 방전이 일어나지 않도록 하고 있다. 선택적으로 각각의 셀에 벽전하를 형성하는 구간을 어드레스기간이라 하고, 방전이 일어나서 발광하는 구간을 서스테인 기간이라고 한다. 여기서, 어드레스기간은 각 서브필드마다 동일한 시간이 할당되는 반면에 휘도치가 결정되는 서스테인기간은 각 서브필드마다 다르게 할당되게 된다.

도 3를 참조하면, 리셋 기간과 어드레스기간 및 서스테인기간 시분할되는 한 서브필드의 구동파형이 도시되어 있다. 도 3의 (A)는 어드레스전극(X)에 공급되는 전압파형을 나타내고, (B)는 Y 서스테인전극(Y)에 공급되는 전압파형을, 그리고 (C)는 Z 서스테인전극(Z)에 공급되는 전압파형을 나타낸다.

도 3에 있어서, 리셋기간은 다음의 어드레스동작에서 이전 필드의 영향을 받지 않도록 초기화하는 기간이다. 다시 말하여, 이전 서브필드에서 서스테인방전이 일어나서 벽전하가 있는 셀과 서스테인 방전이 없어서 벽전하가 없는 셀은 같은 어드레스방전을 하여도 방전의 결과가 다르게 나타나게 된다. 이에 따라, 이전 서브필드에서의 방전 유무와는 관계없이 어드레스 할 수 있도록 패널 내의 모든 셀을 같은 조건으로 초기화 하는 것이 필요하다. 이를 위하여, 리셋기간에서는 이전의 방전 유무와 상관없이 Y 서스테인전극과 Z 서스테인전극 간에 큰 방전이 2∼3정도 발생하도록하여 이전의 방전에 의한 벽전하 값들이 별 의미가 없도록 전셀들을 초기화한다. 상세히 하면, 리셋기간에서 우선 Y 서스테인전극(Y)과 Z 서스테인전극(Z) 간에 고전압을 인가해 전셀의 내부에 벽전하를 형성한다. 그리고 Y 서스테인전극(Y)에 유지펄스를 인가하여 벽전하를 유지시킨 후 소거펄스를 인가하여 대부분의 벽전하를 중화시킴으로써 전셀의 내부에 균일한 벽전하를 잔류시키게 된다. 어드레싱구간은 점등할 화소에 대해 다음의 유지방전이 가능할 정도의 벽전하를 어드레스방전에 따라 축적시키기 위한 구간이다. 어드레스 방전은 어드레스 전극(X)에 인가되는 화상데이터 펄스와 Y 서스테인전극(Y)에 선순차적으로 공급되는 주사펄스에 의해 발생함으로써 점등할 셀의 내부에 벽전하가 형성된다. 그리고, 서스테인기간은 벽전하에 서스테인펄스를 상승시켜 어드레스방전이 일어난 셀에 대해서만 서스테인방전이 일어나도록 하는 구간이다. 서스테인방전은 어드레싱구간에서 점등된 셀의 내부에서 Y 서스테인전극(Y)과 Z 서스테인전극(Z) 간에 인가되는 서스테인펄스에 따라 방전을 유지하게 된다.

이러한 PDP 구동방법에서 리셋기간은 셀의 오동작을 방지하는 중요한 역할을 하는 반면에 화면을 표시하는 구간이 아닌데도 불구하고 큰 방전을 하여 전력소모를 증가시키는 요인이 되고 있다. 또한, 비표시구간인데도 불구하고 발광함에 다라 최소 휘도치가 상대적으로 상승하여 최소 휘도치와 최대 휘도치의 비의 나타내는 명암비가 저하되어 화면이 뚜렷하게 보이지 않는 단점이 있다.

따라서, 본 발명의 목적은 리셋기간이 필요없이 이전 서브필드의 방전 유무에 따라 어드레스 방전을 함으로써 전력소모를 감소시킬 수 있는 PDP 구동방법을 제공하는 것이다.

본 발명의 다른 목적은 리셋기간이 필요없이 이전 서브필드의 방전 유무에 따라 어드레스 방전을 함으로써 명암비를 증가시킬 수 있는 PDP 구동방법을 제공하는 것이다.

본 발명의 또 다른 목적은 리셋기간이 필요없이 이전 서브필드의 방전 유무에 따라 어드레스 방전을 함으로써 어드레스기간을 단축시킬 수 있는 PDP 구동방법을 제공하는 것이다.

도 1은 통상적인 교류방식의 PDP 셀의 구조를 나타내는 단면도.

도 2는 종래의 PDP에서의 계조구현 방법을 나타내는 도면.

도 3은 한 서브필드동안 도 1의 각 전극에 공급되는 전압파형도.

도 4는 본 발명의 실시 예에 따른 PDP 구동방법에서 어드레스방전을 위한 전압파형도.

도 5는 도 4의 (C)에 도시된 전압파형에 의한 어드레스방전 현상을 단계적으로 나타내는 도면.

도 6은 도 4의 (D)에 도시된 전압파형에 의한 어드레스방전 현상을 단계적으로 나타내는 도면.

도 7은 도 4의 (E)에 도시된 전압파형에 의한 어드레스방전 현상을 단계적으로 나타내는 도면.

도 8은 통상의 PDP에 배치된 전극을 전체적으로 나타내는 도면.

〈도면의 주요부분에 대한 부호의 간단한 설명〉

10 : 상부기판 12 : 하부기판

14 : 격벽 16 : Y 서스테인전극

18 : Z 서스테인전극 20 : 어드레스전극

22 : 상부 유전체층 24 : 보호막

26 : 하부 유전체층 28 : 형광체

30 : 방전공간 32 : 셀

34 : PDP

상기 목적을 달성하기 위하여, 본 발명에 따른 PDP 구동방법은 이전 서브필드의 방전유무와 현재 서브필드의 방전유무를 비교하여 각 경우에 따라 서로 다른 어드레스 구동전압이 공급되는 것을 특징으로 한다.

상기 목적 외에 본 발명의 다른 목적 및 이점들은 첨부 도면을 참조한 본 발명의 바람직한 실시예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.

이하, 본 발명의 바람직한 실시 예들을 도 4 내지 도 8을 참조하여 상세히 설명하기로 한다.

본 발명의 실시 예에 대한 설명에 앞서, 본 발명은 이전의 방전상태에 따라 어드레스를 하여 리셋방전이 필요가 없도록 하였다. 이전 서브필드의 방전유무와 현재 서브필드의 방전유무에 대해서 생각하면 다음의 4가지 경우가 있음을 알 수 있다.

	경우 A	경우 B	경우 C	경우 D
이전 서브필드	온	온	오프	오프
현재 서브필드	온	오프	온	오프

상기 표1와 같이 현재 서브필드는 이전상태에 대해서 4가지의 어드레스모드가 생기는 것을 알 수 있다. 상세히 하면, 이전 서스테인 방전에 의해 켜져 있던 셀을 다음 서스테인 방전에서도 켜야하는 경우와, 서스테인 방전을 하던 셀을 꺼야하는 경우, 꺼져있던 셀을 켜주는 경우, 꺼져있는 셀의 상태를 유지하는 경우의 4가지이다. 이에 따라, 본 발명에 따른 PDP 구동방법은 어드레스기간에서 두 서스테인전극과 어드레스 전극에 공급되는 전압파형을 조절하여 상술한 4가지 경우를 만족하도록 한다.

예컨데, PDP가 640×480의 화소셀들을 가지는 경우 두 개의 서스테인전극에 대해 1920개의 어드레스전극이 존재하게 된다. 다시 말하여, 각각의 셀에는 두 개의 서스테인전극과 하나의 어드레스전극이 포함된다. 한 주사라인에 대해서 어드레스 동작을 하는 경우 서스테인전극은 1920개의 모든 셀에 동일하게 작용하므로 상술한 4가지 모드를 만족시키는 파형을 만들기가 용이하지는 않다. 따라서, 본 발명에서는 어드레스 방전을 하는 동안에 소거펄스를 두 서스테인전극 사이에 인가하게 된다. 이와 같이 소거펄스를 인가하면 경우 B와 D는 어드레스전극에 적당한 전압만 공급하면 쉽게 구현할 수 있다. 어드레스전극과 서스테인전극 간의 방전으로 경우 A와 C를 만족시킬 수 있다.

도 4는 본 발명의 실시 예에 따른 PDP 구동방법에서 상기 4가지 모드의 어드레스방전을 설명하기 위한 전압파형도를 나타내고 있다. 도 4에서 (A)와 (B)는 Y 및 Z 서스테인전극에 공급되는 전압파형을 나타내고, (C) 내지 (F)는 어드레스모드각각에 대응하여 어드레스전극에 공급되는 전압파형을 나타낸다.

우선, A의 경우 이전의 방전에 의해 벽전하가 형성되어 있는 셀에 다시 방저을 할 수 있도록 벽전하를 형성시킬 수 있어야 한다. 이 경우, Vf를 방전개시전압, Vs를 최소 방전유지전압, Vz를 Z 서스테인전극의 공급전압, Vy를 Y 서스테인전극의 공급전압, Va는 A모드의 어드레스전극 공급전압이라 하면 각 전극의 공급되는 전압의 범위는 다음 수학식 1과 같다.

Vf〉Vz1+Vy〉Vs, Vz1=Va, Vs〉Vz2+Va

여기서, Vz1과 Vz2는 t1 및 t2 구간에 Z 서스테인전극에 공급되는 전압이다.우선, t1 구간에서 Y 서스테인전극에 -Vy의 전압이 인가되고, Z 서스테인전극에 Vz1, 어드레스전극에 Va의 전압이 공급된다. 이 경우, Y 및 Z 서스테인전극 사이의 전압의 방전개시전압(Vf) 이하의 전압이 인가되지만 이전의 방전에 의해 형성된 벽전하의 영향에 의해 방전공간에 걸리는 전압은 방전개시전압 이상이 됨으로써 도 5의 (A)에 도시된 바와 같이 방전이 개시되게 된다. 방전개시의 순간에는 어드레스전극과 Y 서스테인전극 사이에는 방전개시전압 이하의 전압이 걸리므로 방전은 일어나지 않는다. 그러나, Y 및 Z 서스테인전극 사이의 방전에 의해서 방전공간에 하전입자들이 충만하게 되면 방전개시전압 이하의 전압이 걸리는 어드레스전극과 Y 서스테인전극 사이에도 방전이 개시되게 된다. 이 경우 도 5의 (B)에 도시된 바와 같이 셀의 내부에는 벽전하가 아직 형성되지 않은 상태이다. 그 다음, t2 구간에서 Z 서스테인전극에는 -Vz2의 전압이 걸리는데 이 전압은 나머지 두전극 사이에 방전을 일으키지 못하는 전압이므로 방전은 어드레스전극과 Y 서스테인전극 사이에 일어나서 벽전하는 어드레스전극과 Y 서스테인전극에만 축적되게 된다. 도 5의 (C)에 도시된 바와 같이 벽전하가 두 전극에 쌓이면 공간에 걸리는 전압은 방전유지전압 이하로 걸리고 방전은 소멸된다. 이와 같이, A경우에는 Y 및 Z 서스테인 전극 사이에서 소거방전이 일어나고 이때 생긴 공간전하에 의해 어드레스 방전이 일어나서 벽전하를 형성하게 된다.

경우 B는 이전에 방전이 일어났던 셀을 소거방전을 통하여 벽전하 형성이 되지 않도록 하는 경우이다. 이 경우 각 전극의 전압범위는 다음 수학식 2와 같이 나타낼 수 있다.

Vf〉Vz1+Vy〉Vs, 0〈Vb〈Vz2, Vz2〈Vy

t1 구간에서는 이전의 방전에 의해 형성된 벽전하에 Y 및 Z 서스테인전극 사이에 방전개시전압(Vf)보다 작은 전압에서도 방전이 일어난다. 이때, 어드레스전극은 두 서스테인전극 사이에 걸리는 전압을 가지면 도 6의 (B)에 도시된 바와 같이 방전전극의 역할을 하지 못한다. 그 다음, t2 구간에서 Z 서스테인전극과 어드레스전극에 비슷한 크기의 전압을 걸어주면 각 전극 사이의 전압차는 거의 없이 방전은 소멸되고 도 6의 (C)에 도시된 바와 같이 벽전하가 거의 없는 상태가 된다. 이와 같이, 경우 B에서는 Z 서스테인전극에 벽전하가 형성되지 못하도록 펄스 폭을 작게 인가하여 소거방전이 일어남으로써 해당 셀은 꺼지게 된다.

경우 C는 이전에 방전이 없어 벽전하가 없는 경우 어드레스방전을 일으켜서 벽전하를 형성하는 경우이다. 이 경우, 어드레스전극에 공급되는 전압은 다음 수학식 3과 같이 나타낼 수 있다.

Vc+Vy〉Vf

방전개시전압(Vf) 이상의 큰 전압을 Y 서스테인전극과 어드레스 전극 사이에 인가하여 도 7의 (B)에 도시된 바와 같이 라이팅방전을 일으킴으로써 해당 셀을 켜게 된다. 이때, 해당 셀의 내부에는 도 7의 (C)에 도시된 바와 같이 벽전하가 형성되게 된다.

경우 D는 방전이 일어나지 않도록 하는 경우로서, 어드레스전극에는 다음 수학식 4와 같은 범위의 전압이 인가된다.

Vy〉Vd〉Vz2

이 경우, 벽전하가 없으므로 Y 및 Z 서스테인전극 사이에 소거펄스가 인가되어도 셀에는 아무런 영향을 끼치지 않는다.

도 8은 통상의 PDP에 배치된 전극구조를 나타내고 있다.

전체화소가 640×480인 경우 적, 녹, 청의 3가지 형광체에 대응하여 어드레스전극 수는 1920개가 된다. 우선, Y 및 Z 서스테인전극 사이에 도 4의 (A)와 (B)와 같은 전압을 인가하고 전술한 4가지 모드에 따라 전압을 어드레스전극에 인가한다. 이때, 어드레스전극에 인가되는 전압은 이전의 서스테인방전의 결과에 따라 다른 어드레스방전을 일으켜야 하므로 이전의 방전패턴과 현재의 방전패턴을 결합하여 전압을 결정한다.

어드레스방전은 선순차적으로 수행되게 된다. 다시 말하여, 우선 첫 번째 주사라인의 제1 Y 및 Z 서스테인전극(Y1, Z1) 그리고 어드레스전극(X1∼X1920) 사이에 어드레스 방전을 하고 다음 두 번째 주사라인으로 넘어가서 다시 어드레스 방전을 한다. 이와 같이 선순차적으로 어드레스방전을 계속하여 480 주사라인까지 하면 어드레스방전이 끝나고, 이어서 Y 및 Z 서스테인전극 사이에 서스테인 전압을 공급하여 어드레스방전에 의해 벽전하가 형성된 셀에서만 방전이 유지된다.

상술한 바와 같이, 본 발명에 따른 PDP 구동방법에 의하면, 리셋기간이 필요없이 이전 방전유무에 따라 다른 어드레스방전을 함으로써 전력소모를 감소시킬 수 있게 된다. 또한, 본 발명에 따른 PDP 구동방법에 의하면, 리셋기간이 필요없게 됨에 따라 최소 휘도치가 감소하여 명암비가 상승함으로써 화면이 뚜렷하게 보이게 된다. 더불어, 본 발명에 따른 PDP 구동방법에 의하면, 리셋기간이 필요없게 됨에 따라 어드레스기간에 단축되어 상대적으로 서스테인기간이 증가됨으로써 휘도를 증가시킬 수 있을 뿐만 아니라 고해상도 구현이 용이해지게 된다.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여져야만 할 것이다.

Claims (5)

1. 제1 및 제2 서스테인전극과 어드레스전극을 포함하는 화소셀들이 매트릭스 형태로 배열된 플라즈마 디스플레이 패널의 구동방법에 있어서,

   어드레스기간동안 이전 서브필드의 방전유무와 현재 서브필드의 방전유무를 비교하여 각 경우에 따라 서로 다른 크기의 어드레스 구동전압이 상기 셀에 공급되게 하고, 상기 어드레스 구동전압으로는,

   (A)이전과 현재의 서브필드에서 켜져야 하는 셀에는 상기 셀의 내부에 소거방전 및 라이팅방전을 연이어 발생시킬 수 있는 전압이 인가되게 하고,

   (B)이전 서브필드에 켜지고 현재 서브필드에서는 꺼져야 하는 셀에는 상기 소거방전만을 일으킬수 있는 전압이 인가되게 하고,

   (C)이전 서브필드에서는 꺼지고 현재 서브필드에서는 켜져야 셀에는 라이팅 방전을 일으킬 수 있도록 상대적으로 높은 전압이 인가되게 하고,

   (D)이전 및 현재 서브필드에서 꺼져야 하는 셀에는 방전개시전압 보다 작은 전압이 인가되게 하는 것을 특징으로 하는 플라즈마 디스플에이 패널 구동방법.
2. 제 1 항에 있어서,

   상기 어드레스 구동전압에는

   상기 제1 및 제2 서스테인전극에 각각 공급되는 제1 및 제2 주사전압 펄스와, 상기 어드레스전극에 상기 각 경우에 따라 크기를 달리하여 공급되는 제3 전압펄스가 포함되는 것을 특징으로 하는 플라즈마 디스플레이 패널 구동방법.
3. 제 2 항에 있어서,

   상기 제2 서스테인전극에 공급되는 제2 주사전압 펄스는 제 1 서스테인전극에 공급되는 제1 주사전압(Vy) 및 상기 이전서브필드로부터의 벽전하 전하 전압에 가산되어 상기 소거방전이 발생되게 하는 전위와 짧은 펄스폭을 가지고 제1 기간(t1)동안 공급되는 제1 상태의 전압(Vz1)과, 다른 전극에 공급되는 전압과의 차가 최소 방전유지전압(Vs) 보다 작게 설정되어 제2 기간(t2)동안 공급되는 제2 상태의 전압(Vz2)을 갖는 것을 특징으로 하는 플라즈마 디스플레이 패널 구동방법.
4. 제 3 항에 있어서,

   Vf를 방전개시전압, Vs를 최소 방전유지전압, Vz1과 Vz2는 상기 제2 서스테인전극에 공급되는 제1 및 제2 상태의 전압, Vy를 상기 제1 서스테인전극의 공급전압, Va는 상기 (A)의 경우 상기 어드레스전극 공급전압이라 하면 각 전극의 공급되는 전압의 범위는

   Vf〉Vz1+Vy〉Vs, Vz1=Va, Vs〉Vz2+Va

   인 것을 특징으로 하는 플라즈마 디스플레이 패널 구동방법.
5. 제 4 항에 있어서,

   Vf를 방전개시전압, Vs를 최소 방전유지전압, Vz1과 Vz2는 t1 및 t2 구간에 상기 제2 서스테인전극에 공급되는 제1 및 제2 상태의 전압, Vy를 상기 제1 서스테인전극의 공급전압, Vb는 상기 (B)의 경우 상기 어드레스전극 공급전압이라 하면 상기 각 전극의 공급되는 전압의 범위는

   Vf〉Vz1+Vy〉Vs, 0〈Vb〈Vz2, Vz2〈Vy

   인 것을 특징으로 하는 플라즈마 디스플레이 패널 구동방법.