KR100283075B1

KR100283075B1 - 수동정렬법을 이용한 광소자-플라나 광파회로-광섬유의 광축 정렬방법

Info

Publication number: KR100283075B1
Application number: KR1019980047296A
Authority: KR
Inventors: 박수진; 정기태; 서태석; 최영복; 한상필
Original assignee: 이계철; 한국전기통신공사
Priority date: 1998-11-05
Filing date: 1998-11-05
Publication date: 2001-03-02
Also published as: KR20000031318A; JP3378925B2; US6344148B1; JP2000147308A

Abstract

본 발명은 우선, 광소자를 정렬마크에 의하여 수동정렬하기 위한 용이한 방법을 제안한다. 즉, 정렬마크로서 금속 패턴을 이용하지 않고 V-홈에서 관찰할 수 있는 콘트라스트를 이용한다. 또한, 본 발명은 광소자의 높이 방향 위치 조절을 기판 상에 형성된 금속 받침대에 의하지 않고, 솔더 및 전극을 V-홈 내에 형성하여 광소자를 고정시키고, 광소자를 기판에 얹어 놓음으로써 높이 방향 위치를 용이하게 조절할 수 있다. 또한, 본 발명은 V-홈 형성시 마스크 물질을 매립시키는 방법을 사용하여 표면이 평탄하지 않은 기판 상에서도 용이하게 V-홈을 형성할 수 있도록 한다. 그리고, 본 발명은 전술한 원리를 적용하여 광소자-PLC-광섬유를 동시에 수동정렬시킬 수 있는 공정을 제안한다.

Description

수동정렬법을 이용한 광소자-플라나 광파회로-광섬유의 광축 정렬방법

본 발명은 반도체 기술에 관한 것으로, 수동정렬법을 이용하여 LD와 같은 광소자를 광섬유 및 PLC(Planar Lightwave Circuit)와 손쉽게 접속시킬 수 있는 광축 정렬방법에 관한 것이다.

광소자를 광섬유에 접속시키기 위해서는 광축간의 정확한 정렬이 필요하다. 통상적으로, 레이저 다이오드(LD)의 정렬을 위해서는 1㎛ 이내의 정밀도를 요구하게 된다. 이와 같이 광축을 정렬하기 위한 방법으로 능동정렬(active alignment)과 수동정렬(passive alignment)로 나눌 수 있다. 능동정렬은 광신호를 켜놓은 상태에서 광세기를 관찰하면서 위치를 조절하여 최적의 정렬을 얻는 방법이다. 이 방법은 광소자를 동작시킨 상태에서 정렬을 하기 때문에 정렬 상태는 뛰어나지만 공정이 복잡하여 단가 상승 요인이 되는 단점이 있다. 반면, 수동정렬은 광소자를 동작시키지 않은 상태에서 광축 정렬을 수행하는 방법이다. 이 방법은 최적화된 광축의 정렬은 어려우나, 그 공정이 간단하므로 소자의 단가를 낮출 수 있는 장점이 있다.

이러한 수동정렬 방법은 다시 세 가지 방법으로 나눌 수 있다.

그 첫 번째 방법은, 기계적 정렬방법으로서 광소자가 실장될 기판에 광소자가 위치할 수 있도록 정확하게 홈을 파고 광소자를 정확한 치수로 가공한 후 광소자를 기판 위에 실장시키는 방법이다. 이 방법에서의 문제점은 1㎛ 이내의 정확도로 광소자 및 기판을 가공하기가 어렵다는 것이다.

두 번째 방법은, 솔더 범프(solder bump)의 표면장력을 이용하는 플립칩(flip-chip) 본딩 방법으로, 기판에 솔더 범프, 광소자 칩에 솔더패드(solder pad)를 포토리소그래피(photo-lithography) 공정을 이용하여 정확한 위치에 형성한다. 솔더 범프 위에 솔더패드를 대략적으로 정렬시킨 후 가열하면 솔더 범프가 리플로우(reflow)되어 가장 안정한 형상으로 모양이 변하면서 광소자를 정확하게 위치시킨다. 그러나, 이 방법은 솔더 범프의 리플로우 조건이 까다롭고 솔더의 산화를 방지해야 하는 어려움이 있다.

세 번째 방법은, 본 발명의 프로토타입(prototype)이라 할 수 있는 기술로서, 기판 및 광소자에 정렬마크를 형성하고 이를 이용하여 광소자를 정렬하는 마크정렬 방법인데, 이하 이에 대해서 자세히 설명하기로 한다.

첨부된 도면 도 1a는 종래의 마크정렬 방법을 사용한 LD와 광섬유의 접속 방식을 예시한 단면도이며, 도 1b는 LD의 평면 구조를, 도 1c는 기판의 평면 구조를 도시한 것이다.

보통 실리콘 웨이퍼(10)를 기판으로 사용하는데, 도면을 참조하여 광축의 정렬에 사용되는 주요 구성 요소를 살펴보면, 우선 광섬유의 위치를 잡아주기 위한 V-홈(groove)(11)이 있다. V-홈(11)은 실리콘 단결정을 KOH 용액에서 습식 식각함으로써 얻어진다. 실리콘 단결정은 KOH 용액에서 결정방향에 따라 식각속도가 현저히 차이가 나는데, 가장 안정한 방향인 (111)면의 식각속도는 다른 결정면에 비해 1/100 정도밖에 안되므로 장시간의 식각이 진행되고 나면 결국 (111)면만 남게 되어서 기판 표면과 54.7°를 이루는 'V'자형의 홈을 형성할 수 있다. 또한, 일단 V-홈(11)이 형성되면 KOH 용액에 계속 담겨져 있어도 식각되는 정도가 매우 작아서 그 치수를 쉽게 조절할 수 있다.

첨부된 도면 도 2a에 도시된 바와 같이 실리콘 웨이퍼(20)는 대개 (100)결정면을 가진 것을 사용하는데, KOH 용액을 사용하여 형성된 V-홈(가, 나)의 노출면인 (111)결정면과는 54.7°의 각도를 유지한다. V-홈(가, 나)을 형성하는 공정은 통상적으로 다음과 같다. 우선, 실리콘 웨이퍼(20) 상에 실리콘질화막(Si₃N₄)(21), 실리카막(SiO₂) 등과 같이 KOH 용액에 반응성이 없는 물질을 증착하고, V-홈(11)을 형성할 부분을 선택적으로 제거하여 V-홈 식각창을 형성한 후 KOH 용액에 담그면 실리콘 웨이퍼(20)가 노출된 부분에만 V-홈(가, 나)이 형성된다. 이때, V-홈 식각창의 넓이에 의해서 V-홈(가, 나)의 넓이 뿐 아니라 깊이도 정해진다. 첨부된 도면 도 2a의 V-홈 (가), (나)는 창의 넓이를 다르게 하여 동시에 KOH에서 식각된 것이다. 이때, 창이 좁은 (나)가 먼저 형성되고 (가)가 형성될 때까지 KOH에 담겨져 있어도 (나)는 더 이상 식각되지 않는다. 따라서, 창의 넓이를 다르게 하여 넓이 및 깊이가 다른 V-홈을 형성할 수 있음을 알 수 있다. 이후, 도 2b에 도시된 바와 같이 광섬유(22)를 V-홈(23)에 위치시킴으로써, 광섬유(22)를 정확하게 정렬할 수 있다.

다시 도 1a 내지 도 1c를 참조하여, 광축의 정렬에 사용되는 주요 구성 요소로서 LD(12)와 같은 광소자의 위치를 정해주기 위한 정렬마크(13a, 13b)가 있다. 기판(10)과 LD(12)에 각각 '+'자형의 마크를 형성한다. 그리고, 현미경 등의 광학 장치를 이용하여 시각적으로 양 마크(13a, 13b)를 정렬하여 LD(12)와 같은 광소자를 고정한다. 첨부된 도면 도 3은 광소자(31)를 투과하는 적외선을 이용하여 광소자(31)와 기판(32)을 정렬하는 방법을 예시적으로 도시한 것이다. 미설명 도면 부호 '32'는 정렬마크, '33'은 현미경의 대물렌즈를 나타낸 것이다.

또한 광축의 정렬에 사용되는 주요 구성 요소로서 LD(12)를 기판에 고정시키기 위한 솔더 범프(14)와 LD(12)를 구동하기 위한 전극(7)이 있다. 이는 도 1a에 도시된 바와 같이 솔더 범프(14)를 기판에 접착시키기 위한 UBM(Under Bump Metallurgy)(15)와 솔더 범프(14)와 접착성이 좋지 않은 실리콘질화막 등의 조성으로 된 솔더 댐(solder dam)(16) 등을 구성되어 있다. 솔더 범프(14)를 통해서 LD와 기판(10) 상의 금속전극(17)이 전기적으로 연결된다. 또한 LD(12)의 코어(18)와 광섬유(19)의 코어(9)의 높이를 정렬하기 위하여 Au 받침대(8)를 형성한다.

이상에서는 LD와 광섬유를 접속하는 구조에 대해서 설명했는데, 현재까지는 전술한 바와 같은 광소자-광섬유의 수동정렬 방법과, 또한 광소자-PLC의 수동정렬 방법이 알려져 있으나, 광소자-PLC 구조와 광섬유를 접속하는 방법으로는 아직까지 능동정렬에 의한 방법만이 제시되어 있어, 소자의 단가를 상승시키는 요인이 되고 있다.

한편, 종래에는 정렬마크의 광학적인 콘트라스트(contrast)를 얻기 위해서 금속막을 이용하였다. 첨부된 도면 도 4에서와 같이 실리카(silica) PLC(41)/실리콘 기판(40) 구조에서는 PLC(41)에 의해 유발된 턱(단차) 때문에 표면이 평탄하지 않으므로 일반적인 얇은 두께의 포토레지스트로는 스핀 코팅(spin coating)이 불가능하다. 따라서 포토레지스트(42)를 매우 두껍게 도포하여 평탄화하고, 정렬마크(43a)가 형성될 부분의 포토레지스트(42)를 선택적으로 제거한 후, 금속막(43)을 증착하고 포토레지스트(42)를 제거하는 리프트-오프(lift-off) 방법에 의해 정렬마크(43a)를 형성하였다.

그러나, 이러한 방법에서는 매우 두꺼운 두께의 포토레지스트(42)를 마스크로 사용하므로 정확도가 떨어지는 문제점이 있었다.

또 한편, 종래에는 V-홈을 형성할 때 KOH 용액과 반응성이 없는 실리콘질화막 등의 마스크막을 코딩하고 V-홈을 형성할 부분의 마스크막을 선택 제거하여 V-홈 식각창을 만든 후 KOH 용액을 사용하여 식각을 수행하였다.

그러나, PLC와 같이 평탄하지 않은 표면 상태에서 V-홈을 패터닝하기 위해서는 상기 도 4에 도시된 바와 같이 포토레지스트가 두꺼워져야 하기 때문에 정확한 위치에 V-홈을 형성하기가 어려워지는 문제점이 있었다.

본 발명은 정렬마크, 광섬유 정렬용 V-홈 등을 형성할 때 단차에 구애받지 않으며, 광소자 정렬의 정밀도를 보다 용이하게 확보할 수 있는 광소자의 수동정렬 방법을 제공하는데 그 목적이 있다.

또한, 본 발명은 광소자-PLC-광섬유의 동시 수동정렬이 가능한 수동정렬을 이용한 광소자-플라나 광파회로-광섬유의 실장방법을 제공하는데 그 목적이 있다.

도 1a는 종래의 마크정렬 방법을 사용한 LD와 광섬유의 접속 방식을 예시한 단면도.

도 1b 및 도 1c는 각각 도 1a에서 LD 및 기판의 평면도.

도 2a 및 도 2b는 종래의 V-홈 형성 공정도.

도 3은 적외선을 이용한 종래의 LD-기판의 정렬법의 모식도.

도 4는 종래의 정렬마크 형성 공정 모식도.

도 5는 본 발명에 따라 V-홈을 정렬마크로 사용하여 광학적 콘트라스트를 형성하는 원리를 도시한 예시도.

도 6a 내지 도 6c는 본 발명에 따른 V-홈 형성 공정 예시도.

도 7은 본 발명에 따른 LD 실장 공정 예시도.

도 8a 내지 도 8c는 도 7의 전극 및 솔더 부분을 형성하기 위한 공정 예시도.

도 9a 내지 도 9p는 본 발명의 원리를 응용하여 LD-PLC-광섬유를 동시에 수동정렬하는 공정을 도시한 예시도.

* 도면의 주요 부분에 대한 부호의 설명

90 : 실리콘 기판 91 : Al막

92, 99 : 포토레지스트 93 : 실리카막

94 : PLC 코어 패턴 95 : 상부 클래드층

96 : PLC 97a : 정렬마크용 V-홈

97b : 솔더 범프 및 전극용 V-홈 97c : 광섬유 정렬용 V-홈

98 : 실리콘질화막 100 : Ti막

101 : Au막 102 : Pb-Sn막

102a : 솔더 범프 103 : LD 전극

104 : LD 105 : 광섬유

106 : LD 코어 107 : 광섬유 코어

상기의 기술적 과제를 달성하기 위한 본 발명의 특징적인 광소자의 수동정렬 방법은, 실리콘 기판의 V-홈 형성 영역을 제외한 나머지 부분을 일정 두께로 식각하는 단계; 상기 실리콘 기판 상에 평탄화된 마스크 물질막을 형성하는 단계; 상기 실리콘 기판이 노출되도록 상기 마스크 물질막을 에치백하여 V-홈 식각용 마스크 패턴을 형성하는 단계; 상기 마스크 패턴의 측벽이 노출될 정도로 노출된 상기 실리콘 기판을 식각하는 단계; 및 상기 마스크 패턴을 식각 베리어로 노출된 상기 실리콘 기판을 습식 식각하여 V-홈을 형성하는 단계를 포함하여 이루어진다.

또한, 상기의 기술적 과제를 달성하기 위한 본 발명의 특징적인 수동정렬을 이용한 광소자-플라나 광파회로-광섬유의 실장방법은, 실리콘 기판의 정렬마크 형성 영역, 솔더 범프 및 전극 형성 영역 및 광섬유 정렬용 V-홈 형성 영역을 제외한 나머지 부분을 일정 깊이만큼 식각하는 단계; 플라나 광파회로의 하부 클래드층 형성 영역의 상기 실리콘 기판을 일정 깊이만큼 선택 식각하는 단계; 상기 실리콘 기판 상에 상기 플라나 광파회로의 하부 클래드층 형성을 위한 실리카막을 형성하는 단계; 상기 실리카막을 에치백하여 상기 하부 클래드층을 형성하고, 상기 실리콘 기판의 피식각 부분에 상기 실리카막을 매립하는 단계; 상기 플라나 광파회로의 코어층 및 상부 클래드층을 형성하여 상기 플라나 광파회로를 형성하는 단계; 상기 실리콘 기판의 피식각 부분에 매립된 상기 실리카막이 노출되도록 상기 실리콘 기판을 식각하는 단계; 상기 실리카막을 식각 베리어로 상기 실리콘 기판을 습식 식각하여 정렬마크용 V-홈, 솔더 범프용 V-홈, 광섬유 정렬용 V-홈을 형성하는 단계; 상기 솔더 범프용 V-홈 내에 솔더 범프를 형성하는 단계; 및 상기 실리콘 기판 상에 광소자 및 광섬유를 실장시키는 단계를 포함하여 이루어진다.

우선, 본 발명에서는 정렬마크의 광학적인 콘트라스트를 얻기 위하여 종래와 같이 금속 패턴을 이용하지 않고, 실리콘 기판에 V-홈 형태의 정렬마크를 형성하고, 이를 현미경으로 관찰한다. 첨부된 도면 도 5에 도시된 바와 같이 V-홈(51)을 현미경으로 관찰하면 평탄한 실리콘 기판(50) 표면에서는 빛을 렌즈(52)로 다시 반사하여 밝게 보이나 V-홈(51) 부분은 빛을 다른 방향으로 반사시키므로 렌즈(52)로 빛이 되돌아가지 않기 때문에 어둡게 보인다. 또한 앞서 설명한 바와 같이 일단 V-홈(51)이 형성되면 그 식각 속도는 매우 느리므로 V-홈(51)의 크기를 매우 정밀하게 조절할 수 있어, V-홈(51)을 정렬마크로 사용하게 되면 정렬의 정밀도를 개선할 수 있을 뿐만 아니라, 광섬유 정렬용 V-홈 형성시 동시에 정렬마크를 형성할 수 있어 종래와 같이 금속 패턴을 정렬마크로 사용하는 경우에 비해 공정을 단순화할 수 있는 장점이 있다.

또한, 본 발명에서는 첨부된 도면 도 6a 내지 도 6c에 도시된 바와 같이 V-홈을 형성할 부분을 제외한 나머지 부분의 실리콘 기판(60)을 예컨대, 4㎛(LD 바닥에서 LD 코어까지의 길이)정도 식각한다. 그리고 실리카막(61)과 같이 KOH에 반응하지 않는 물질을 평탄화되도록 형성하고, 이를 에치백하면 V-홈을 형성하고자 하는 부분의 실리콘 기판(60)이 노출된다(도 6a). 이어서, 노출된 실리콘 기판(60)을 4㎛ 정도 건식 식각하여 실리카막(61) 패턴의 측벽이 노출되도록 한다(도 6b). 그리고, KOH 용액을 사용하여 습식 식각하면 원하는 부분에 V-홈을 정확히 형성할 수 있다(도 6c). 이러한 방법은 상기 도 5와 같이 평탄하지 않은 표면에 대해서도 정확한 위치에 V-홈을 형성할 수 있는 장점이 있다.

또한, 종래에는 LD의 높이조절을 위하여 상기 도 1a 내지 도 1c에 도시된 바와 같이 Au 등의 금속을 도금하여 받침대를 형성하였으나, 본 발명에서는 실리콘 기판을 식각하여 LD와 같은 광소자는 실리콘 기판에 얹어 놓은 형태로 높이 조절을 하고 V-홈 내에 전극 및 솔더 범프를 형성하여 광소자를 고정한다. 첨부된 도면 도 7은 실리콘 기판(70)의 솔더 범프가 형성될 부분을 V-홈 형태로 식각하여 LD(71)를 실리콘 기판(70)에 얹어 놓음으로써 LD(71)의 코어(73) 높이를 조절하여 광섬유(72)의 코어(74)와 정렬하는 것을 예시적으로 보여주고 있다. 첨부된 도면 도 8a 내지 도 8c는 상기 도 7의 전극 및 솔더(75) 부분을 형성하기 위한 공정 예시도이다. 우선, 실리콘 기판(80)에 V-홈을 형성한 후 기판 전체에 실리콘질화막(81)처럼 Pb-Su, Au-Sn 등의 솔더 금속과 친화력이 없는 비접착층을 코팅한다. 이어서, 솔더 형성을 위한 포토레지스트 패턴(82)을 형성하고, 실리콘질화막(81)과 금속의 접착력 향상을 위해서 Ti막(83)을, 전도성 확보와 Ti막(83)의 산화를 방지하기 위한 보호막으로서 Au막(84)을 차례로 증착한 다음, 솔더용 금속(85)을 증착한다(도 8a). 이후, 포토레지스트 패턴(82)을 제거하고, 가열하여 남아있는 솔더용 금속(85)을 리플로우시키면 도 8b에 도시된 바와 같은 솔더 범프(85a) 구조가 형성된다. 도 8c는 도 8b에 도시된 구조의 기판에 LD를 실장한 상태를 도시한 것으로, 도면 부호 '86'은 LD, '87'은 LD 코어, '88'은 LD 전극을 각각 나타낸 것이다.

이하, 본 발명이 속한 기술분야에서 통상의 지식을 가진 자가 본 발명을 보다 용이하게 실시할 수 있도록 하기 위하여 본 발명의 바람직한 실시예를 소개하기로 한다.

첨부된 도면 도 9a 내지 도 9p는 앞서 설명한 본 발명의 원리를 응용하여 LD-PLC-광섬유를 동시에 수동정렬하는 공정을 도시한 것으로, 이하 이를 참조하여 본 발명의 일 실시예에 따른 공정을 설명한다.

우선, 도 9a 및 도 9b에 도시된 바와 같이 V-홈 식각창이 형성될 영역을 제외한 부분의 실리콘 기판(90)을 사진 공정 및 RIE(Reactive Ion Etching) 또는 ICP(Inductively Coupled Plasma) 방식의 식각 공정을 통해 4㎛정도 건식 식각한다. 이때, V-홈 식각창(실리콘 기판이 돌출된 부분)은 정렬마크용(A) V-홈, 솔더 범프 및 전극용(B) V-홈, 광섬유 정렬용(C) V-홈이 형성될 위치에 형성된다. 도 9a는 도 9b의 a-a' 절단면을 도시한 것이라 할 수 있다.

다음으로, 도 9c에 도시된 바와 같이 도 9a에 도시된 기판 전체구조 상부에 Al막(91)을 증착하고, 그 상부에 포토레지스트(92)를 코팅한다. 이어서, 포토레지스트(92)를 패터닝하여 하부 클래드 창이 형성될 영역을 오픈시킨 다음, 노출된 Al막(91)을 선택적으로 습식 제거한다.

이어서, 도 9d에 도시된 바와 같이 포토레지스트(92)를 제거한 다음, Al막(91)을 마스크로 사용하여 ICP 방식으로 노출된 실리콘 기판(90)을 20㎛ 정도 식각한다. 계속하여, 도 9e에 도시된 바와 같이 Al막(91)을 제거하고, FHD(Flame Hydrolysis Deposition)법을 사용하여 전체구조 상부에 실리카막(93)을 형성하고 고밀화 공정을 실시한다.

계속하여, 도 9f에 도시된 바와 같이 화학·기계적 연마(CMP)를 실시하여 실리카막(93)을 평탄화하여 하부 클래드(93a)를 형성한다. 이때, V-홈이 형성되지 않는 영역에는 실리카막(93)이 잔류하여 마스크(93b)를 형성하게 된다.

이어서, 도 9g에 도시된 바와 같이 FDH법을 사용하여 PLC 코어(core)층(94)을 형성하고, PLC의 코어 패턴을 패터닝한 다음, 상부 클래드(upper clad)층(95)을 형성한다.

계속하여, 도 9h에 도시된 바와 같이 PLC 부분을 제외한 실리카막을 선택 식각하여 PLC(96)를 형성한다. 이때, 도 9a에 도시된 공정에서 식각된 패턴에는 실리카막이 매립되어 마스크(93b)가 잔류한 상태이며, 나머지 부분의 실리콘 기판(90)은 노출된 상태이다.

이어서, 도 9i에 도시된 바와 같이 노출된 실리콘 기판(90)을 4㎛ 정도 건식 식각하여 전체 실리콘 기판(90)의 높이를 일치시키고, 계속하여 도 9j에 도시된 바와 같이 KOH 용액을 사용하여 노출된 실리콘 기판(90)을 습식 식각하여 V-홈을 패터닝한다. 이때, 정렬마크용 V-홈(97a), 솔더 범프 및 전극용 V-홈(97b), 광섬유 정렬용 V-홈(97c) 등이 동시에 형성된다. 첨부된 도면 도 9k는 V-홈 형성시 마스크로 사용된 마스크(93b)를 제거한 후의 단면을 도시한 것이다. 이때, 마스크(93b)는 실리카막으로 되어 있어 HF 용액과 같은 화학제를 사용하여 쉽게 제거할 수 있으며, 마스크(93b)의 제거와 함께 PLC(96)의 일부가 식각되나, 그 식각 정도가 미미하여 PLC(96)의 동작 특성에는 영향을 미치지 않는다. 도 9l은 도 9k의 평면도를 도시한 것이다.

다음으로, 도 9m에 도시된 바와 같이 전극과 실리콘 기판(90)을 절연하고 솔더 범프와의 비접착층을 제공하기 위해 CVD(Chemical Vapor Deposition)법을 사용하여 실리콘질화막(98)을 증착한다. 그리고, 솔더 범프를 리프트-오프법에 의해 형성하기 위하여 평탄화된 포토레지스트(99)를 도포하고, 솔더 범프 및 전극용 V-홈(97b) 부분이 노출되도록 포토레지스트(99)를 패터닝한다. 편의상 솔더 범프 및 전극용 V-홈(97b) 부분에만 실리콘질화막(98)을 도시하였다.

계속하여, 도 9n에 도시된 바와 같이 접착층으로서 0.3㎛ 두께의 Ti막(100), 0.5㎛ 두께의 Au막(101)을 증착하고, 솔더 금속으로서 6㎛ 두께의 Pb-Sn막(102)을 증착한다.

다음으로, 도 9o에 도시된 바와 같이 남아있는 포토레지스트(99)와 그 상부에 증착된 금속막(100, 101, 102)을 제거한 다음, 리플로우 공정을 통해 솔더 범프(102a)를 형성한다(도 8a 내지 도 8c 참조).

이어서, 도 9p에 도시된 바와 같이 정렬마크용 V-홈(97a)을 이용하여 LD(104)를 정렬(도 5 참조)한 후 솔더 범프(102a)에 의해서 고정하고, 광섬유(105)를 V-홈(97c)에 실장한다. 미설명 도면 부호 '103'은 LD 전극을 나타낸 것으로, 솔더 범프(102a)와 전기적으로 접속되어 있다. 또한, 도면 부호 '107'은 광섬유 코어를 나타낸 것이다.

이상에서 정렬마크를 이용하는 새로운 수동정렬에 의한 LD-PLC-광섬유 실장 공정을 살펴보았다.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.

예를 들어, 전술한 실시예에서는 광소자로 LD를 사용하는 경우를 일례로 들어 설명하였으나, 본 발명은 PD(photo diode)와 같은 다른 광소자를 실장하는 경우에도 적용할 수 있다.

전술한 본 발명은 종래의 수동정렬 방법에 비해 그 공정이 간단하여 광부품의 현저한 가격저하 효과가 있다. 특히 광소자-PLC-광섬유를 동시에 수동정렬할 수 있는 효과가 있다.

Claims

실리콘 기판의 V-홈 형성 영역을 제외한 나머지 부분을 일정 두께로 식각하는 단계;

상기 실리콘 기판 상에 평탄화된 마스크 물질막을 형성하는 단계;

상기 실리콘 기판이 노출되도록 상기 마스크 물질막을 에치백하여 V-홈 식각용 마스크 패턴을 형성하는 단계;

상기 마스크 패턴의 측벽이 노출될 정도로 노출된 상기 실리콘 기판을 식각하는 단계; 및

상기 마스크 패턴을 식각 베리어로 노출된 상기 실리콘 기판을 습식 식각하여 V-홈을 형성하는 단계

를 포함하여 이루어진 광소자의 수동정렬 방법.
제 1 항에 있어서,

상기 V-홈이 광섬유 정렬용 V-홈을 포함하는 것을 특징으로 하는 광소자의 수동정렬 방법.
제 2 항에 있어서,

상기 V-홈이 정렬마크용 V-홈을 더 포함하는 것을 특징으로 하는 광소자의 수동정렬 방법.
제 2 항 또는 제 3 항에 있어서,

상기 V-홈이 솔더 범프 및 전극 형성 영역에 더 형성되는 것을 특징으로 하는 광소자의 수동정렬 방법.
제 3 항에 있어서,

상기 실리콘 기판의 평탄면과 상기 정렬마크용 V-홈이 이루는 광학적인 콘트라스트 차를 이용하여 광소자의 정렬을 이루는 단계를 더 포함하여 이루어진 것을 특징으로 하는 광소자의 수동정렬 방법.
제 4 항에 있어서,

상기 솔더 범프 및 전극 형성 영역에 형성된 V-홈 내에 솔더 범프 및 전극을 형성하는 단계를 더 포함하여 이루어진 것을 특징으로 하는 광소자의 수동정렬 방법.
제 1 항 내지 제 3 항 중 어느 한 항에 있어서,

상기 마스크 물질막이 실리콘질화막 또는 실리카막인 것을 특징으로 하는 광소자의 수동정렬 방법.
제 7 항에 있어서,

상기 습식 식각이 KOH 용액을 사용하여 수행되는 것을 특징으로 하는 광소자의 수동정렬 방법.
실리콘 기판의 정렬마크 형성 영역, 솔더 범프 및 전극 형성 영역 및 광섬유 정렬용 V-홈 형성 영역을 제외한 나머지 부분을 일정 깊이만큼 식각하는 단계;

플라나 광파회로의 하부 클래드층 형성 영역의 상기 실리콘 기판을 일정 깊이만큼 선택 식각하는 단계;

상기 실리콘 기판 상에 상기 플라나 광파회로의 하부 클래드층 형성을 위한 실리카막을 형성하는 단계;

상기 실리카막을 에치백하여 상기 하부 클래드층을 형성하고, 상기 실리콘 기판의 피식각 부분에 상기 실리카막을 매립하는 단계;

상기 플라나 광파회로의 코어층 및 상부 클래드층을 형성하여 상기 플라나 광파회로를 형성하는 단계;

상기 실리콘 기판의 피식각 부분에 매립된 상기 실리카막이 노출되도록 상기 실리콘 기판을 식각하는 단계;

상기 실리카막을 식각 베리어로 상기 실리콘 기판을 습식 식각하여 정렬마크용 V-홈, 솔더 범프용 V-홈, 광섬유 정렬용 V-홈을 형성하는 단계;

상기 솔더 범프용 V-홈 내에 솔더 범프를 형성하는 단계; 및

상기 실리콘 기판 상에 광소자 및 광섬유를 실장시키는 단계

를 포함하여 이루어진 수동정렬을 이용한 광소자-플라나 광파회로-광섬유의 실장방법.
제 9 항에 있어서,

상기 솔더 범프를 형성하는 단계가,

상기 솔더 범프용 V-홈이 형성된 상기 실리콘 기판 상에 비접착층을 형성하는 단계;

상기 비접착층이 형성된 상기 실리콘 기판 상에 상기 솔더 범프 형성을 위한 포토레지스트 패턴을 형성하는 단계;

상기 포토레지스트 패턴이 형성된 전체구조 상부에 Ti막, AU막 및 솔더용 금속막을 차례로 형성하는 단계;

상기 포토레지스트 패턴을 리프트-오프시키는 단계; 및

상기 솔더 범프용 V-홈 내에 잔류된 상기 솔더용 금속막을 리플로우시키는 단계를 포함하여 이루어진 것을 특징으로 하는 수동정렬을 이용한 광소자-플라나 광파회로-광섬유의 실장방법.
제 9 항 또는 제 10 항에 있어서,

상기 실리콘 기판 상에 광소자 및 광섬유를 실장시키는 단계가,

상기 실리콘 기판의 평탄면과 상기 정렬마크용 V-홈이 이루는 광학적인 콘트라스트 차를 이용하여 상기 광소자의 정렬을 이루는 단계를 포함하여 이루어진 것을 특징으로 하는 수동정렬을 이용한 광소자-플라나 광파회로-광섬유의 실장방법.
제 9 항 또는 제 10 항에 있어서,

상기 광소자 및 광섬유를 실장시키는 단계에서,

상기 솔더 범프에 상기 광소자의 전극이 전기적으로 접속되는 것을 특징으로 하는 수동정렬을 이용한 광소자-플라나 광파회로-광섬유의 실장방법.