KR100281435B1 - 반도체장치 및 와이어 본딩방법 - Google Patents

반도체장치 및 와이어 본딩방법 Download PDF

Info

Publication number
KR100281435B1
KR100281435B1 KR1019980043380A KR19980043380A KR100281435B1 KR 100281435 B1 KR100281435 B1 KR 100281435B1 KR 1019980043380 A KR1019980043380 A KR 1019980043380A KR 19980043380 A KR19980043380 A KR 19980043380A KR 100281435 B1 KR100281435 B1 KR 100281435B1
Authority
KR
South Korea
Prior art keywords
wire
bonding point
capillary
point
horizontal
Prior art date
Application number
KR1019980043380A
Other languages
English (en)
Other versions
KR20000026023A (ko
Inventor
신이치 니시우라
도오루 모치다
Original Assignee
후지야마 겐지
가부시키가이샤 신가와
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=18017617&utm_source=***_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=KR100281435(B1) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by 후지야마 겐지, 가부시키가이샤 신가와 filed Critical 후지야마 겐지
Publication of KR20000026023A publication Critical patent/KR20000026023A/ko
Application granted granted Critical
Publication of KR100281435B1 publication Critical patent/KR100281435B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K20/00—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating
    • B23K20/002—Non-electric welding by applying impact or other pressure, with or without the application of heat, e.g. cladding or plating specially adapted for particular articles or work
    • B23K20/004—Wire welding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48095—Kinked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85181—Translational movements connecting first on the semiconductor or solid-state body, i.e. on-chip, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)

Abstract

안정된 와이어루프형상 및 형상유지력이 높은 와이어루프형상을 얻는다.
제1본딩점(A)과 제2본딩점(G) 사이를 와이어로 접속한 와이어루프형상은, 제1본딩점(A)으로부터 거의 수직윗쪽으로 뻗어있는 네크높이부(31)와, 네크높이부(31)로부터 가로방향으로 아래로 뻗어있는 제1 가로와이어부(35)와, 제1 가로와이어부(35)로부터 거의 수평으로 뻗어있는 제2 가로와이어부(36)와, 제2 가로와이어부(36)로부터 뒤쪽이 올라가게 뻗어있는 제3 가로와이어부(37)와, 제3 가로와이어부(37)로부터 제2본딩점(G)으로 뻗어있는 경사부(38)로 이루어진다.

Description

반도체장치 및 와이어본딩방법
본 발명은 반도체장치 및 제1본딩점과 제2본딩점 사이를 와이어로 접속하는 와이어본딩방법에 관한것이고, 특히 와이어루프방법에 관한 것이다.
반도체장치의 조립공정에는, 도 3에 도시된 바와같이, 리드프레임(1)에 장착된 반도체 칩(2)의 패드(2a)(제1본딩점)와 리드프레임(1)의 리드(1a)(제2본딩점)를 와이어(3)에 의하여 접속하는 공정이 있다. 이 경우에 있어서 와이어(3)의 루프형상으로서, 도 3a에 도시된 바와같이 와이어가 사다리꼴형상의 일부를 이루는 사다리꼴 루프와, 도 3b에 도시된 바와같이 와이어가 3각형 형상의 일부를 이루는 3각루프가 있다. 더욱이, 이 종류의 와이어루프형성방법으로서, 예를들면 일본 특공평 5-60657호 공보, 일본특개평 4-318943호 공보가 열거된다.
사다리꼴루프는, 도 4에 도시된 공정에 의하여 형성된다. 도 4(a)에 도시된 바와같이 와이어(3)를 클램프하는 클램퍼(도시하지 않음)는 열린상태로, 캐필러리(4)가 하강하여 제1본딩점(A)에 와이어 선단에 형성된 볼을 본딩한후, 캐필러리(3)는 B점까지 상승하여 와이어(3)를 풀어낸다. 다음에 도4(b)에 도시된 바와같이, 캐필러리(4)를 제2본딩점(G)과 반대방향으로 C점까지 수평이동시킨다. 일반적으로, 캐필러리(4)를 제2본딩점(G)과 반대방향으로 이동시키는 것을 리버스 동작이라한다. 이 리버스동작에 의하여 와이어(3)는, A점으로부터 C점까지의 경사진 형상으로 되어있고, 또 와이어(3)에는 캐필러리(4)에 의하여, C점부분에 굴곡부(구부러짐부(3a))가 형성된다. 이후 이 굴곡부의 것을 구부러짐부라 한다. 이 A점에서 C점까지의 공정으로 풀어내어진 와이어(3)는, 도 3a에 도시하는 네크높이부(31)로 된다.
다음에 도 4(c)에 도시된 바와같이, 캐필러리(4)는 D점까지 상승하여 와이어(3)를 풀어낸다. 그후, 도 4(d)에 도시된 바와같이, 캐필러리(4)는 다시 제2본딩점(G)과 약간 반대방향으로 E점까지 수평이동, 즉 리버스 동작을 행한다. 이로서, 와이어(3)는, 구부러짐부(3a)로부터 캐필러리(4)의 위치 E점까지 경사진 형상으로 되고, 와이어(3)의 부분에 구부러짐부(3b)가 형성된다. C점으로부터 E점까지의 캐필러리(4)의 이동에 의하여 풀어내어진 와이어(3)는, 도 3a에 도시된 사다리꼴 길이부분(32)으로 된다.
다음에 도 4(e)에 도시된 바와같이, 캐필러리(4)는 F점까지 상승하여 도 3a에 도시하는 경사부분(33)만큼 와이어를 풀어낸다. 그후 클램퍼(도시하지 않음)가 닫힌다. 클램퍼가 닫히면, 이후 캐필러리(4)가 이동하더라도 와이어(3)의 풀어냄은 행해지지 않는다. 다음에 도 4(f)및 도 4(g)에 도시된 바와같이, 캐필러리(4)는 원호운동 또는 원호운동후에 하강하여 제2본딩점(G)에 위치하고, 제2본딩점 (G)에 와이어(3)를 본딩한다.
3각루프는, 도 5에 도시된 공정에 의하여 형성된다. 3각루프는, 사다리꼴루프의 사다리꼴부 길이부분(32)을 형성하지 않는 것이므로, 도 4(d)에 도시하는 제2회째의 리버스 동작을 행하고 있지 않다. 따라서 도 4(c), 도 4(d) 및 도 4(e)의 공정은, 도 5(c)의 공정만으로 된다. 즉 도 5(a) 및 도 5(b)는 도 4(a) 및 도 5(b)와 같은 공정이고, 도 5(b)에 도시하는 제1회째의 리버스 동작후, 도 5(c)에 도시된 바와같이, 캐필러리(4)는 F점까지 상승하여 와이어(3)를 풀어낸다. 그후, 캐필러리(4)는 도 4(f) 및 도 4(g)와 꼭같은 도 5(d) 및 도 5(e)의 동작을 행하여 제2본딩점(G)에 와이어(3)를 본딩한다.
상기한 바와 같이, 도 5에 도시되어 있는 3각루프형성공정은, 도 4에 도시된 사다리꼴 루프형성공정보다 단순한 공정으로 형성할 수 있고, 루프형성이 단시간에 행해진다라는 특징을 갖는다. 그러나, 제1본딩점(A)과 제2본딩점(G)과의 계단차가 큰 경우, 혹은 제1본딩점(A)과 반도체칩(2)의 단부가 떨어져 있는 경우에는, 도 3b에 도시된 3각루프의 와이어루프형상에서는, 와이어(3)가 반도체 칩(2)에 접촉한다. 이와같은 경우에는, 도 3a에 도시된 사다리꼴 루프의 와이어루프 형상으로하여, 와이어(3)와 반도체칩(2)과의 접촉을 방지하고 있다.
도 4에 도시된 사다리꼴 루프형성공정에 있어서, 도 4(b)에 도시된 제1회째의 리버스 동작은, 캐필러리(4)가 제1본딩점(A)에 가까운 높이에서의 위치에서 행하므로 비교적 강한 구부러짐부(3a)가 형성되기 쉽다. 그러나, 도 4(d)에 도시된 제2회째의 리버스 동작은, 캐필러리(4)가 제1본딩점(A)에서 떨어진 높은위치에서 행하므로, 구부러짐부(3b)가 형성되기 어렵고 안정되지 않는다. 이 때문에, 도 3a에 도시된 구부러짐부(3b)의 부분이 안정되지않고 형상유지력이 약하므로 구부러짐부(3b)의 부분의 끝이 위로 올라가거나 또는 아래로 내려간다. 구부러짐부(3b)부분의 형상유지력이 약하면, 외부로부터의 가압에 의하여 와이어 구부러짐이 발생한다. 예를들면, 제2본딩점(G)으로의 본딩시에 있어서 캐필러리 접촉이나 초음파 발진에 의한 충격, 또 와이어(3)의 진동, 또 성형시의 성형재 주입에 의한 성형재의 흐름등의 외력에 의하여 와이어 구부러짐이 발생하기 쉽다.
그러나, 도 3a에 도시된 사다리꼴 루프에 있어서도, 도 6에 도시된 바와같이, 루프의 높이(H)가 저루프, 예를들면 약 250μm 이하로, 또 긴 와이어 길이, 예를들면 제1본딩점(A)과 제2본딩점(G)과의 거리(L)가 약 5mm의 경우에는, 다음과 같은 문제가 있다.
도 7은 종래의 사다리꼴루프형성공정에서, 도 7(a), 도 7(b), 도 7(c), 도 7(d), 및 도 7(e)은 각각 도 4(a), 도 4(b), 도 4(c), 도 4(d), 및 도 4(e)에 대응한다. 도 7(a)에 도시된 바와같이, 캐필러리(4)가 하강하여 제1본딩점(A)에 와이어선단에 형성된 볼을 본딩한후, 캐필러리(4)는 B점까지 상승하여 와이어(3)를 풀어낸다. 다음에 도 7(b)에 도시된 바와같이, 캐필러리(4)를 제2본딩점(G)과 반대방향으로 C점까지 수평이동, 즉 리버스동작을 행한다. 이로서, 와이어(3)의 부분에 구부러짐부(3a)가 형성된다.
다음에 도 7(c)에 도시된 바와같이 캐필러리(4)는 D1점까지 상승하여 와이어(3)를 풀어낸다. 그후, 도 7(d)에 도시된 바와같이, 캐필러리(4)는 다시 제2본딩점(G)와 약간 반대방향으로 E1점까지 수평이동, 즉 리버스 동작을 행한다. 이로서, 와이어(3)의 부분에 구부러짐부(3b)가 형성된다.
그런데, 도 3a에 도시된 바와같이 와이어길이가 짧은 경우에는, 도 4(c)의 공정에 있어서 와이어(3)의 풀어내기양은 짧아서 좋다. 그래서, 도 4(d)의 리버스 동작에 의하여 구부러짐부(3b)(도 4(e)참조)가 형성된다. 그러나 도 6에 도시된 와이어의 길이가 긴 경우에는, 도 7(c) 공정에 있어서 와이어(3)의 풀어내기양은 길다. 이때문에 도 7(d)의 리버스 동작을 행한 경우, 와이어(3)의 제1본딩점(A) 방향으로의 텐션 및 와이어(3)의 자중에 의하여 여분으로 와이어가 풀어내어지므로 와이어(3)에 부풀임(34)이 생겨, 구부러짐부(3b)의 현상은 둥그스름한 모양을 띠고 말든가, 또는 구부러짐부(3b)가 형성되지 않고 샤프하게 구부러지지 않는다.
이와같이 둥그스름한 모양을 띤 구부러짐부(3b)일지라도, 도 6에 도시된 반도체칩(2)의 에지(2b)와 제2본딩점(G)의 거리가 긴경우, 예를들면 500μm일때는 문제가 되지 않는다. 그러나 1점쇄선으로 도시된 바와같이, 반도체칩(2)의 에지(2c)와 제2본딩점(G)의 거리가 짧은 경우, 예를들면 300μm 이하일때는, 와이어가 에지(2c) 접촉한다.
본 발명의 과제는, 사다리꼴루프의 문제점을 해결하는 것으로, 안정된 와이어루프형상 및 형상유지력이 높은 와이어루프형상을 갖는 반도체장치 및 그 와이어루프 형상을 형성할 수 있는 와이어본딩방법을 제공하는 것에 있다.
도 1(a) 내지 도 1(h)는 본 발명에 있어서 각 공정의 캐필러리 이동에 의한 와이어형상을 도시하는 상태도이다.
도 2a 및 도 2b는 도 1의 연속공정의 캐필러리 이동에 의한 와이어형상을 도시하는 상태도이다.
도 3a는 종래의 사다리꼴루프의 와이어루프형상을 도시하는 도면, 도 3b는 종래의 3각루프의 와이어루프형상을 도시하는 도면이다.
도 4(a) 내지 도 4(g)는 도 3a의 사다리꼴루프를 형성하는 캐필러리의 궤적에 의한 각 시점에서의 와이어 형상을 도시하는 상태도이다.
도 5(a) 내지 도 5(e)는 도 3a의 3각루프를 형성하는 캐필러리의 궤적에 의한 각 시점에서의 와이어형상을 도시하는 상태도이다.
도 6은 낮은루프로 와이어길이가 긴 경우에 있어서 종래의 사다리꼴 루프의 와이어루프 형상을 도시하는 도면이다.
도 7은 도 6의 경우에 있어서 종래의 사다리꼴 루프의 와이어루프를 형성하는 캐필러리의 궤적에 의한 각시점에서의 와이어 형상을 도시하는 상태도이다.
[도면의 주요부분에 대한 부호의 설명]
A: 제1본딩점 G: 제2본딩점
3: 와이어 3a,3b,3c,3d: 굴곡부
4: 캐필러리 31: 네크높이부
35: 제1 가로와이어부 36: 제2 가로와이어부
37: 제3 가로와이어부 38: 경사부
상기 과제를 해결하기위한 본발명의 반도체장치의 제1수단은, 제1본딩점과 제2본딩점 사이를 와이어로 접속한 와이어루프형상은, 제1본딩점으로부터 대략 수직위쪽으로 뻗어있는 네크높이부와, 이 네크높이부로부터 가로방향으로 끝이 아래로 뻗어있는 제1 가로와이어부와, 이 제1 가로와이어부로부터 대략 수평으로 뻗어있는 제2 가로와이어부와, 이 제2 가로와이어부로부터 뒤쪽이 올라가게 뻗어있는 제3 가로와이어부와, 이 제3 가로와이어부로부터 제2본딩점으로 뻗어있는 경사부로 이루어지는 것을 특징으로 한다.
상기 과제를 해결하기위한 본 발명의 반도체 장치의 제2 수단은, 상기 제1 수단에 있어서, 네크높이부와 제1 가로와이어부와의 접속부, 제1 가로와이어부와 제2 가로와이어부와의 접속부, 제2 가로와이어부와 제3 가로와이어부와의 접속부, 제3 가로와이어부와 경사부와의 접속부에는, 각각 구부러짐부가 형성되어 있는 것을 특징으로 한다.
상기 과제를 해결하기위한 본발명의 와이어본딩방법은, 제1본딩점과 제2본딩점 사이를 와이어로 접속하는 와이어 본딩방법에 있어서, 제1본딩점에 와이어를 접속하는 공정과, 다음에 캐필러리를 약간 상승시켜, 계속하여 제2본딩점과 반대방향으로 약간 이동시키는 제1회째의 리버스 동작을 행하는 공정과, 다음에 캐필러리를 상승시켜, 계속해서 캐필러리를 제2본딩점의 방향으로 이동시키는 공정과, 다음에 캐필러리를 상승시켜, 그후 캐필러리를 제2본딩점의 방향으로 이동시켜 계속하여 상승시켜, 그후 제2본딩점과 반대방향으로 이동시키는 제2회째의 리버스 동작을 행하는 공정과, 다음에 캐필러리를 상승시켜 와이어를 풀어내고, 제2본딩점의 방향으로 이동시켜 와이어를 제2본딩점에 접속하는 공정을 행하는것을 특징으로 한다.
[발명실시의 형태]
본 발명의 반도체장치의 일실시형태를 도 2b에 의하여 설명한다. 더욱이, 도 4와 같거나 또는 상당부재 그렇지 않으면 상당부분에는 동일부호를 붙여서 설명한다. 제1본딩점(A)과 제2본딩점(G)에 접속한 와이어루프형상은, 네크높이부(31)와 제1, 제2, 제3 가로와이어부(35,36,37)와, 경사부(38)로 이루어지고, 네크높이부(31)와 제1 가로와이어부(35)의 접속부, 제1 가로와이어부(35)와 제2 가로와이어부(36)의 접속부, 제2 가로와이어부(36)와 제3 가로와이어부(37)의 접속부, 제3 가로와이어부(37)와 경사부(38)의 접속부에는, 각각 구부러짐부(3a,3c,3d,3b)가 형성되어 있다. 즉, 종래예에 있어서 구부러짐부(3a,3b)외에 구부러짐부(3c,3d)가 형성됨으로서, 제1 가로와이어부(35)는 내려가는 형상으로, 제2 가로와이어부(36)는 대략 수평형상으로 제3 가로와이어부(37)는 뒤쪽이 올라가는 형상으로 형성할수가 있다.
이와같이, 네크높이부(31)의 꼭대기부와 경사부(38)의 꼭대기부 사이를 움푹패인 형상으로하고, 또 구부러짐부(3c,3d)를 형성함으로서, 형상 유지력이 높은 와이어 루프형상이 형성된다. 또 제1 가로와이어부(35)는 뒤쪽이 처지고, 제2 가로와이어부(36)는 대략 수평으로, 또한 제3 가로와이어부(37)는 뒤쪽이 올라가게 되어있기때문에, 저루프로, 또 와이어 길이가 긴 경우에 또한 반도체칩(2)의 에지(2c)와 제2본딩점 G와의 거리가 짧은 경우, 예를들면 300μm 이하일때에도 와이어(3)가 반도체 칩(2)의 에지(2c)에 접촉하는일은 없다.
다음에 도 2b에 도시된 바와같은 반도체장치를 얻기위한 본 발명의 와이어 본딩방법을 도 1 및 도 2에 의하여 설명한다. 우선 종래와 같은 도 1(a), 도 1(b)의 공정을 행한다. 즉 도 1(a)에 도시된 바와 같이, 와이어(3)를 클램프하는 클램퍼(도시하지 않음)는 열린상태로, 캐필러리(4)가 하강하여 제1본딩점(A)에 와이어선단에 형성된 볼을 본딩한 후, 캐필러리(4)는 B점까지 상승하여 와이어(3)를 풀어낸다. 다음에 도 1(b)에 도시된 바와같이, 캐필러리(4)를 제2본딩점(G)과 반대방향의 C점까지 수평이동시키는 리버스 동작을 행한다. 이로서 종래와 꼭같이 와이어(3)의 부분에 구부러짐부(3a)가 형성된다. 또 A점에서 C점까지의 공정으로 풀어내어진 와이어(3)는, 도 2b에 도시된 네크높이부(31)로 된다.
다음에 본실시의 형태의 특징으로하는 공정이 행해진다. 도 1(c)에 도시된 바와같이, 캐필러리(4)는 D2점까지 상승하여 와이어(3)를 풀어낸다. 그후 도1(d)에 도시된 바와같이 캐필러리(4)는 제2본딩점(G)의 방향으로 D3점까지 이동한다. 그리고, 도 1(e)에 도시된 바와같이, 캐필러리(4)는 D4점까지 상승하여 와이어(3)를 풀어낸다. 이 도 1(c)로부터 도 1(e)의 공정에 의하여, 와이어(3)에 구부러짐부(3c)가 형성된다. 또 C점으로부터 D점까지의 동작으로 풀어낸 길이(구부러짐부(3a)에서 구부러짐부(3c) 까지의 길이)가 제1 가로와이어부(35)로 된다.
다음에 도 1(f)에 도시된 바와같이, 캐필러리(4)는 다시 제2 본딩점(G)의 방향의 D5점까지 이동한다. 그후, 도 1(g)에 도시된 바와같이, 캐필러리(4)는 D6점까지 상승하여 와이어(3)를 풀어낸다. 이 도 1(e)로부터 도 1(g)의 공정에 의하여, 와이어(3)에 구부러짐부(3d)가 형성된다. 또 D3점으로부터 D5점까지의 동작으로 풀어낸 길이(구부러짐부 3c로부터 구부러짐부 3d 까지의 길이)가 도 2b의 제2 가로와이어부(36)로 된다.
다음에 도 1(h)에 도시된 바와같이, 캐필러리(4)는 제2본딩점(G)의 반대방향으로 이동, 즉 제2회째의 리버스 동작을 행하고 E2점까지 수평이동한다. 이 D6점으로부터 E2점까지의 동작에 의하여, 와이어(3)에는 구부러짐부(3b)가 형성된다. 또 D5점에서 E2점까지의 동작으로 풀어내어진 와이어(3)는 도 2b의 제3 가로와이어부(37)로 된다. 다음에 도 2a에 도시된 바와같이, 캐필러리(4)는 제2점까지 상승하여 도2에 도시된 경사부(38)분만 와이어(3)를 풀어낸다. 그후 클램퍼(도시하지 않음)는 닫아진다. 클램퍼가 닫히면, 이후 캐필러리(4)가 이동하더라도 와이어(3)의 풀어냄은 행해지지 않는다. 다음에 도 2b에 도시된 바와같이, 캐필러리(4)는 제2본딩점(G)의 방향의 F3점까지 수평이동한다.
그후는 종래와 꼭같이, 도 2b에 도시된 바와같이, 캐필러리(4)는 원호운동 또는 원호운동후에 하강하여 제2본딩점(G)에 위치하고, 와이어(3)를 본딩한다. 더욱이, F2점으로부터 제2본딩점(G)까지의 동작은, 본 발명의 요지와 직접관계는 없으므로 상기한 종래예에 개시되어있는 동작과 꼭같은 동작을 행하게하더라도, 또는 기타의 여러가지 동작을 행하게 하더라도 좋은것은 말할것도 없다. 예를들면 F3점을 설정하지않고 F2점에서 직접 제2본딩점(G)까지 캐필러리(4)를 이동시켜도 좋다.
이와같이, 도 1(h)의 제2회째의 리버스동작은, 단순히 캐필러리(4)를 도 7(c)와 같이 상승시킨후에 도 7(d)와 같이 행하는것은 아니다. 즉, 도 1(c)와 같이 캐필러리(4)를 상승시킨후에, 도 1(d)와같이 일단 제2본딩점(G)의 방향으로 이동시켜, 다음에 도 1(e)와같이 상승시켜 구부러짐부(3c)를 형성시키고, 그후 도 1(e)와 같이 상승시켜 계속하여 도 1(f)와 같이 제2본딩점(G)의 방향으로 이동시켜, 다음에 도 1(g)와 같이 상승시킨다. 그리고 도 1(h)와같이 제2회째의 리버스 동작을 행한다.
이때문에, 제2 수평길이부분(36)의 양측에 구부러짐부(3c,3d)가 형성되고, 제2 가로길이부분(36)이 안정된다. 또 구부러짐부(3d)를 형성한후에 도 1(h)의 제2회째의 리버스 동작을 행하여 구부러짐부(3b)를 형성하므로, 이 동작에 의하여 구부러짐부(3d)와 (3b)사이가 종래와 같이 부풀어오르는 일없이, 도 2b와 같이 종래보다 강한 구부러짐부(3b)가 형성되고, 또 구부러짐부(3b)의 위치가 안정됨과 동시에, 형상유지력이 높은 와이어루프 형상이 형성된다. 이로서, 저루프로, 또 와이어 길이가 긴 경우에, 또한 반도체칩(2)의 에지(2c)와 제2본딩점(G)과의 거리가 짧은 경우, 예를들면 300μm 이하일때에도 와이어(3)가 반도체칩(2)의 에지(2c)에 접촉하는 일은 없다.
본 발명의 반도체 장치는, 제1본딩점과 제2본딩점과의 사이를 와이어로 접속된 와이어루프형상은, 제1본딩점에서 대략 수직위쪽으로 뻗어있는 네크높이부와, 이 네크높이부로부터 가로방향으로 뒤쪽이 내려가게 뻗어있는 제1 가로와이어부와, 이 제1 가로와이어부로부터 대략 수평으로 뻗어있는 제2 가로와이어부와, 이 제2 가로와이어부로부터 뒤쪽이 올라가게 뻗어있는 제3 가로와이어부와, 이 제3 가로와이어부로부터 제2본딩점으로 뻗어있는 경사부로 이루어진다. 또, 본 발명의 와이어본딩방법은, 제1본딩점에 와이어를 접속하는 공정과, 다음에 캐필러리를 약간 상승시켜, 계속하여 제2본딩점과 반대방향으로 약간 이동시키는 제1회째의 리버스 동작을 행하는 공정과, 다음에 캐필러리를 상승시켜, 계속하여 캐필러리를 제2본딩점의 방향으로 이동시키는 공정과, 다음에 캐필러리를 상승시켜, 그후 캐필러리를 제2본딩점의 방향으로 이동시켜, 계속하여 상승시켜, 그후 제2본딩점과 반대방향으로 이동시키는 제2회째의 리버스 동작을 행하는 공정과, 다음에 캐필러리를 상승시켜 와이어를 풀어내어, 제2본딩점의 방향으로 이동시켜 와이어를 제2본딩점에 접속하는 공정을 행한다. 이로서, 안정된 와이어루프형상 및 형상유지력이 높은 와이어루프 형상을 형성할 수가 있다.

Claims (3)

  1. 제1본딩점과 제2본딩점과의 사이를 와이어로 접속한 와이어루프형상은, 제1본딩점에서 대략 수직위쪽으로 뻗어있는 네크높이부와, 이 네크높이부로부터 가로방향으로 뒤쪽이 내려가게 뻗어있는 제1 가로와이어부와, 이 제1 가로와이어부로부터 대략 수평으로 뻗어있는 제2 가로와이어부와, 이 제2 가로와이어부로부터 뒤쪽이 올라가게 뻗어있는 제3 가로와이어부와, 이 제3 가로와이어부로부터 제2본딩점으로 뻗어있는 경사부로 이루어지는 것을 특징으로 하는 반도체 장치.
  2. 제 1 항에 있어서, 네크높이부와 제1 가로와이어부와의 접속부, 제1 가로와이어부와 제2 가로와이어부와의 접속부, 제2 가로와이어부와 제3 가로와이어부와의 접속부, 제3 가로와이어부와 경사부와의 접속부에는, 각각 구부러짐부가 형성되어 있는 것을 특징으로 하는 반도체 장치.
  3. 제1본딩점과 제2본딩점과의 사이를 와이어로 접속하는 와이어 본딩방법에 있어서,
    제1본딩점에 와이어를 접속하는 공정과,
    다음에 캐필러리를 약간 상승시켜, 계속하여 제2본딩점과 반대방향으로 약간 이동시키는 제1회째의 리버스 동작을 행하는 공정과,
    다음에 캐필러리를 상승시켜, 계속해서 캐필러리를 제2본딩점의 방향으로 이동시키는 공정과, 다음에 캐필러리를 상승시키고, 그후 캐필러리를 제2본딩점의 방향으로 이동시켜 계속하여 상승시키고, 그후 제2본딩점과 반대방향으로 이동시키는 제2회째의 리버스 동작을 행하는 공정과,
    다음에 캐필러리를 상승시켜 와이어를 풀어내고, 제2본딩점의 방향으로 이동시켜 와이어를 제2본딩점에 접속하는 공정을 행하는것을 특징으로 하는 와이어 본딩방법.
KR1019980043380A 1997-10-27 1998-10-16 반도체장치 및 와이어 본딩방법 KR100281435B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP97-311470 1997-10-27
JP31147097A JP3455092B2 (ja) 1997-10-27 1997-10-27 半導体装置及びワイヤボンディング方法

Publications (2)

Publication Number Publication Date
KR20000026023A KR20000026023A (ko) 2000-05-06
KR100281435B1 true KR100281435B1 (ko) 2001-03-02

Family

ID=18017617

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980043380A KR100281435B1 (ko) 1997-10-27 1998-10-16 반도체장치 및 와이어 본딩방법

Country Status (4)

Country Link
US (2) US6222274B1 (ko)
JP (1) JP3455092B2 (ko)
KR (1) KR100281435B1 (ko)
TW (1) TW396466B (ko)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3171172B2 (ja) * 1998-09-25 2001-05-28 日本電気株式会社 混成集積回路
US6429536B1 (en) * 2000-07-12 2002-08-06 Advanced Semiconductor Engineering, Inc. Semiconductor device
US6833611B2 (en) * 2000-07-12 2004-12-21 Advanced Semiconductor Engineering, Inc. Semiconductor device
JP3685779B2 (ja) * 2002-08-27 2005-08-24 株式会社新川 ワイヤボンディング方法、ワイヤボンディング装置及びワイヤボンディングプログラム
JP4106039B2 (ja) * 2003-06-27 2008-06-25 株式会社新川 ワイヤボンディング方法
US7347352B2 (en) * 2003-11-26 2008-03-25 Kulicke And Soffa Industries, Inc. Low loop height ball bonding method and apparatus
US20060011710A1 (en) * 2004-07-13 2006-01-19 Asm Technology Singapore Pte Ltd Formation of a wire bond with enhanced pull
KR101143836B1 (ko) * 2006-10-27 2012-05-04 삼성테크윈 주식회사 반도체 패키지 및 그 반도체 패키지의 와이어 루프 형성방법
KR100793921B1 (ko) * 2007-01-03 2008-01-16 삼성전기주식회사 와이어 본딩방법
JP5332211B2 (ja) * 2007-03-07 2013-11-06 株式会社デンソー 半導体装置およびその製造方法
CN101652844B (zh) * 2007-04-02 2015-08-26 库利克和索夫工业公司 在引线环中形成弯曲的方法
JP4344002B1 (ja) * 2008-10-27 2009-10-14 株式会社新川 ワイヤボンディング方法
MY152355A (en) 2011-04-11 2014-09-15 Carsem M Sdn Bhd Short and low loop wire bonding
MY181180A (en) 2011-09-09 2020-12-21 Carsem M Sdn Bhd Low loop wire bonding
CN103077905B (zh) * 2013-01-29 2015-04-08 中南大学 一种引线成弧方法及装置
TWI518814B (zh) * 2013-04-15 2016-01-21 新川股份有限公司 半導體裝置以及半導體裝置的製造方法
CN103500715B (zh) * 2013-09-30 2016-01-20 中南大学 一种抗侧摆三维引线成弧方法
JP2015043465A (ja) * 2014-12-01 2015-03-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体装置
US10600756B1 (en) 2017-02-15 2020-03-24 United States Of America, As Represented By The Secretary Of The Navy Wire bonding technique for integrated circuit board connections

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5476211A (en) * 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
JPS6342135A (ja) 1986-08-08 1988-02-23 Shinkawa Ltd ワイヤボンデイング方法
JP2814151B2 (ja) * 1991-02-27 1998-10-22 株式会社新川 ワイヤボンデイング方法
JPH04273135A (ja) * 1991-02-27 1992-09-29 Shinkawa Ltd ワイヤボンデイング方法
JP2883463B2 (ja) 1991-04-17 1999-04-19 株式会社東芝 ワイヤボンディング装置
US5111989A (en) * 1991-09-26 1992-05-12 Kulicke And Soffa Investments, Inc. Method of making low profile fine wire interconnections
US5468999A (en) * 1994-05-26 1995-11-21 Motorola, Inc. Liquid encapsulated ball grid array semiconductor device with fine pitch wire bonding
US5545912A (en) * 1994-10-27 1996-08-13 Motorola, Inc. Electronic device enclosure including a conductive cap and substrate
JPH08330346A (ja) * 1995-05-31 1996-12-13 Nec Kyushu Ltd 半導体装置の製造方法
KR0177744B1 (ko) * 1995-08-14 1999-03-20 김광호 전기적 특성이 향상된 반도체 장치
US5736792A (en) * 1995-08-30 1998-04-07 Texas Instruments Incorporated Method of protecting bond wires during molding and handling
KR0156334B1 (ko) * 1995-10-14 1998-10-15 김광호 차폐 본딩 와이어를 구비하는 고주파, 고밀도용 반도체 칩 패키지
JP2828056B2 (ja) * 1996-08-20 1998-11-25 日本電気株式会社 半導体装置及びその製造方法
JP3333413B2 (ja) * 1996-12-27 2002-10-15 株式会社新川 ワイヤボンディング方法
JP3189115B2 (ja) * 1996-12-27 2001-07-16 株式会社新川 半導体装置及びワイヤボンディング方法
JP3370539B2 (ja) * 1997-01-13 2003-01-27 株式会社新川 ワイヤボンディング方法
JP3400287B2 (ja) * 1997-03-06 2003-04-28 株式会社新川 ワイヤボンディング方法
JP3413340B2 (ja) * 1997-03-17 2003-06-03 株式会社新川 ワイヤボンディング方法
US5976964A (en) * 1997-04-22 1999-11-02 Micron Technology, Inc. Method of improving interconnect of semiconductor device by utilizing a flattened ball bond
US6048744A (en) * 1997-09-15 2000-04-11 Micron Technology, Inc. Integrated circuit package alignment feature
KR100265461B1 (ko) * 1997-11-21 2000-09-15 윤종용 더미본딩와이어를포함하는반도체집적회로소자
US6046075A (en) * 1997-12-23 2000-04-04 Vlsi Technology, Inc. Oxide wire bond insulation in semiconductor assemblies
JP3377747B2 (ja) * 1998-06-23 2003-02-17 株式会社新川 ワイヤボンディング方法
JP3377748B2 (ja) * 1998-06-25 2003-02-17 株式会社新川 ワイヤボンディング方法
JP3522123B2 (ja) * 1998-09-30 2004-04-26 株式会社新川 ワイヤボンディング方法
JP2000114304A (ja) * 1998-10-08 2000-04-21 Shinkawa Ltd ワイヤボンディング方法

Also Published As

Publication number Publication date
JP3455092B2 (ja) 2003-10-06
US6222274B1 (en) 2001-04-24
US6213384B1 (en) 2001-04-10
TW396466B (en) 2000-07-01
KR20000026023A (ko) 2000-05-06
JPH11135538A (ja) 1999-05-21

Similar Documents

Publication Publication Date Title
KR100281435B1 (ko) 반도체장치 및 와이어 본딩방법
JP3189115B2 (ja) 半導体装置及びワイヤボンディング方法
JP4137061B2 (ja) ワイヤループ形状、そのワイヤループ形状を備えた半導体装置、ワイヤボンディング方法
KR100646833B1 (ko) 와이어 루프와, 이를 갖는 반도체 디바이스와, 와이어접착 방법과, 와이어 접착 장치
KR100322191B1 (ko) 와이어 본딩방법
KR100274820B1 (ko) 와이어 본딩방법
JP3333413B2 (ja) ワイヤボンディング方法
KR100327071B1 (ko) 와이어본딩방법
KR100300823B1 (ko) 와이어본딩방법
US6182885B1 (en) Wire bonding method
KR19980079523A (ko) 와이어 본딩방법
JP3522123B2 (ja) ワイヤボンディング方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20111019

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee