KR100280513B1 - Phase difference mask for semiconductor manufacturing - Google Patents

Abstract

본 발명은 반도체 제조용 위상차 마스크에 관한 것으로, 종래 반도체 제조용 위상차 마스크는 소자 패턴의 크기가 위상차를 검출하는 장치가 위상차를 검출할 수 있는 범위에서 벋어나는 경우 그 반도체 제조용 위상차 마스크를 제조한 후, 마스크의 정상제작 여부를 판단할 방법이 없어 마스크 사용의 신뢰성이 저하되는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 빛을 선택적으로 투과시키는 크롬막과; 상기 크롬막을 통해 투과된 빛에 위상차를 발생시키는 시프터와; 상기 시프터를 지지하는 석영기판으로 구성되는 반도체 제조용 위상차 마스크에 있어서, 이후의 반도체 소자 제조공정에서 마스크에 의해 웨이퍼상에 디파인(define)되지 않는 영역의 마스크 상에 형성된 크롬막을 위상차 검출장비에서 검출할 수 있는 크기 이상으로 개방한 투과영역과, 그 크롬막의 개방으로 노출된 시프터의 중앙에 홀이 형성된 위상차 발생영역으로 구성되는 테스트 패턴을 더 포함하여 웨이퍼에 디파인되지 않는 마스크 상에 현재의 위상차 측정장비에서 위상차를 검출할 수 있는 크기 이상의 테스트 패턴을 함께 형성하여, 상기 반도체 소자의 크기에 관계없이 마스크의 정상 제작여부를 판단할 수 있어 마스크의 신뢰성을 향상시키는 효과가 있다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a retardation mask for semiconductor manufacturing. In the related art, a retardation mask for manufacturing a semiconductor is manufactured after the retardation mask for semiconductor manufacturing is manufactured when the size of the device pattern is out of a range capable of detecting the retardation. There is a problem in that the reliability of the mask is reduced because there is no way to determine whether the normal production of. The present invention in view of the above problems and the chromium film to selectively transmit light; A shifter for generating a phase difference in light transmitted through the chromium film; In a retardation mask for semiconductor manufacturing comprising a quartz substrate supporting the shifter, a chromium film formed on a mask in a region not defined on the wafer by the mask in a subsequent semiconductor device manufacturing process can be detected by the retardation detection apparatus. Current phase difference measurement equipment on a mask that is not finely defined on the wafer, further comprising a test pattern comprising a transmission region open to a size larger than that can be formed, and a phase difference generating region in which a hole is formed in the center of the shifter exposed by the opening of the chromium film. By forming a test pattern larger than the size that can detect the phase difference at the same time, it is possible to determine whether the mask is normally manufactured regardless of the size of the semiconductor device has the effect of improving the reliability of the mask.

Description

반도체 제조용 위상차 마스크Phase difference mask for semiconductor manufacturing

본 발명은 반도체 제조용 위상차 마스크에 관한 것으로, 특히 마스크상에 테스트용 패턴을 형성하여, 그 테스트용 패턴의 위상차를 검출하여 미세한 소자 패턴을 직접검사하지 않고, 마스크의 위상차를 검사하는데 적당하도록 한 반도체 제조용 위상차 마스크에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a phase difference mask for semiconductor manufacturing, and more particularly, to form a test pattern on a mask, to detect a phase difference of the test pattern, and to make it suitable for inspecting a phase difference of a mask without directly inspecting a fine device pattern. It relates to a retardation mask for manufacturing.

일반적으로, 위상차 마스크(phase shift mask)의 위상차를 검사하는 방법은 마스크를 제조한 후, 실제 소자 패턴에 빛을 투과시켜 각 부분의 위상차를 검출하여 그 값에 따라 마스크의 제작이 정상적으로 이루어졌는 지를 판단하게 되며, 이와 같은 종래 반도체 소자의 위상차 마스크를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In general, a method of checking a phase shift of a phase shift mask is to manufacture a mask and then transmit light through an actual device pattern to detect a phase difference of each part, and to determine whether the mask is normally manufactured according to the value. The determination of the phase difference mask of the conventional semiconductor device will be described in detail with reference to the accompanying drawings.

도1은 종래 반도체 소자용 위상차 마스크의 일실시 단면도로서, 이에 도시한 바와 같이 석영기판(1)의 상부에 투과되는 빛의 위상을 변화시킬 목적으로, 일부의 영역에서 상기 석영기판(1)을 선택적으로 노출시키도록 위치하는 시프터(2)와; 상기 시프터(2)의 상부에서 상기 시프터(2)에 빛이 인가되지 못하도록 제조할 소자 패턴에 따라 형성된 크롬막(3)으로 구성된다.FIG. 1 is a cross-sectional view of a conventional phase difference mask for a semiconductor device. As shown in FIG. 1, the quartz substrate 1 is shown in a partial region for the purpose of changing the phase of light transmitted through the quartz substrate 1. FIG. A shifter 2 positioned to selectively expose; It is composed of a chromium film 3 formed in accordance with the device pattern to be manufactured so that light is not applied to the shifter 2 in the upper portion of the shifter (2).

도2는 종래 반도체 소자용 위상차 마스크의 다른 실시 단면도로서, 이에 도시한 바와 같이 상기 도1에서 사용한 시프터(2)를 사용하지 않고, 위상차를 발생시킬 영역에서, 상기 석영기판(1)에 특정 깊이의 홈을 형성하여 크롬막(3)에 의해 빛이 선택적으로 투과되는 영역에서 주변부와 위상차가 발생하도록 구성된다.FIG. 2 is another cross-sectional view of a conventional phase difference mask for a semiconductor device. As shown in FIG. 2, the quartz substrate 1 has a specific depth in a region where phase shift is to be generated without using the shifter 2 used in FIG. It is configured so that the phase difference with the peripheral portion is formed in the region where light is selectively transmitted by the chromium film 3 by forming a groove of the.

이하, 상기와 같이 구성된 종래 반도체 제조용 위상차 마스크를 좀 더 상세히 설명한다.Hereinafter, a retardation mask for manufacturing a conventional semiconductor configured as described above will be described in more detail.

먼저, 도1 및 도2에 도시한 구조의 마스크를 제조한 후, 그 마스크의 제조가 정상적으로 이루어졌는 가를 판단하기 위해 상기 크롬막(3)에 의해 선택적으로 입사되어, 상기 시프터(2)와 석영기판(1) 또는 홈이 형성된 석영기판(1)을 투과한 빛의 위상차를 검출한다.First, after manufacturing the mask of the structure shown in Figs. 1 and 2, it is selectively incident by the chromium film 3 to determine whether the mask is manufactured normally, and thus the shifter 2 and quartz are manufactured. The phase difference of the light transmitted through the substrate 1 or the quartz substrate 1 having the grooves is detected.

이때, 그 위상차는 실제 소자를 형성하는 소자 패턴에서 이루어지며, 이때, 사용하는 장비들은 보통 3×3 μ m이상 또는 2.5×2.5 μ m이상의 오픈 사이즈(open size)를 요구한다. 즉, 상기 위상차가 발생하는 구간이 넓을수록 위상차의 검출이 정확하고 용이하게 된다.At this time, the phase difference is made in the device pattern to form the actual device, the equipment used is usually 3 × 3 μ more than m or 2.5 × 2.5 μ Requires an open size of at least m. That is, the wider the interval where the phase difference occurs, the more accurate and easy the detection of the phase difference is.

그러나, 현재 반도체 소자의 집적기술은 소자 패턴의 최소선폭이 약 0.25 μ m로 점점더 작아지는 추세에 있으므로 이와같은 종래 위상차 검출장비를 이용해서 마스크의 위상차를 검출하는 것은 불가능하게 되었다.However, current semiconductor device integration technology has a minimum line width of about 0.25 for device patterns. μ Due to the trend toward smaller and smaller m, it is impossible to detect the phase difference of a mask using such a conventional phase difference detection device.

상기한 바와 같이 종래 반도체 제조용 위상차 마스크는 소자 패턴의 크기가 위상차를 검출하는 장치가 위상차를 검출할 수 있는 범위에서 벋어나는 경우 그 반도체 제조용 위상차 마스크를 제조한 후, 마스크의 정상제작 여부를 판단할 방법이 없어 마스크 사용의 신뢰성이 저하되는 문제점이 있었다.As described above, when the size of an element pattern is out of a range in which a device for detecting a phase difference detects the phase difference, the conventional phase difference mask for manufacturing a semiconductor may be manufactured after determining the normal manufacturing of the mask after manufacturing the phase difference mask. There is a problem that there is no method, the reliability of using the mask is lowered.

이와 같은 문제점을 감안한 본 발명은 위상차 마스크에 형성된 소자 패턴이 위상차 검출장치의 검출범위를 벋어나는 미세한 것일 때에도 마스크의 위상차를 검출할 수 있도록 하는 반도체 제조용 위상차 마스크를 제공함에 그 목적이 있다.In view of the above problems, an object of the present invention is to provide a phase difference mask for manufacturing a semiconductor device capable of detecting a phase difference of a mask even when a device pattern formed in the phase difference mask is a fine one out of the detection range of the phase difference detection device.

도1은 종래 반도체 제조용 위상차 마스크의 일실시 단면도.1 is a cross-sectional view of one embodiment of a conventional phase difference mask for semiconductor manufacturing.

도2는 종래 반도체 제조용 위상차 마스크의 다른 실시 단면도.2 is another cross-sectional view of a conventional phase difference mask for semiconductor manufacturing.

도3은 본 발명 반도체 제조용 위상차 마스크의 일실시 단면도.3 is a cross-sectional view of one embodiment of a retardation mask for manufacturing a semiconductor of the present invention.

도4는 본 발명 반도체 제조용 위상차 마스크의 다른 실시 단면도.4 is a cross-sectional view of another embodiment of the retardation mask for semiconductor manufacturing according to the present invention.

***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***

1:석영기판 2:시프터1: Quartz board 2: Shifter

3:석영막 4:테스트 패턴3: quartz film 4: test pattern

상기와 같은 목적은 빛을 선택적으로 투과시키는 크롬막과; 상기 크롬막을 통해 투과된 빛에 위상차를 발생시키는 시프터와; 상기 시프터를 지지하는 석영기판으로 구성되는 반도체 제조용 위상차 마스크에 있어서, 이후의 반도체 소자 제조공정에서 마스크에 의해 웨이퍼상에 디파인(define)되지 않는 영역의 마스크 상에 형성된 크롬막을 위상차 검출장비에서 검출할 수 있는 크기 이상으로 개방한 투과영역과, 그 크롬막의 개방으로 노출된 시프터의 중앙에 홀이 형성된 위상차 발생영역으로 구성되는 테스트 패턴을 더 포함하여 구성함으로써 달성되는 것으로, 이와 같은 본 발명을 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The above object is a chromium film for selectively transmitting light; A shifter for generating a phase difference in light transmitted through the chromium film; In a retardation mask for semiconductor manufacturing comprising a quartz substrate supporting the shifter, a chromium film formed on a mask in a region not defined on the wafer by the mask in a subsequent semiconductor device manufacturing process can be detected by the retardation detection apparatus. The present invention is achieved by further comprising a test pattern comprising a transmission region opened at a size larger than that possible and a phase difference generating region in which a hole is formed at the center of the shifter exposed by the opening of the chromium film. When described in detail with reference to the drawings as follows.

도3은 본 발명 반도체 제조용 위상차 마스크의 일실시 단면도로서, 이에 도시한 바와 같이 종래 도1에 도시한 구성에서, 웨이퍼상에 디파인(define)되지 않는 영역에 위상차 검출장치로 투과된 빛의 위상차를 검출할 최소크기 이상의 크기를 갖는 테스트 패턴(4)을 더 포함하여 구성하며, 이때 테스트 패턴은 크롬막(3)이 없는 위치의 시프터(2)의 중앙부를 제거하여 그 하부의 석영기판(1)을 노출시켜 형성한다.FIG. 3 is a cross-sectional view of one embodiment of a phase difference mask for manufacturing a semiconductor according to the present invention. As shown in FIG. 1, the phase difference of light transmitted through the phase difference detection device in a region that is not defined on the wafer is not defined. It further comprises a test pattern (4) having a size larger than the minimum size to be detected, wherein the test pattern is removed from the center of the shifter (2) in the position without the chromium film (3) of the quartz substrate (1) It forms by exposing.

또한, 도4는 본 발명 반도체 제조용 위상차 마스크의 다른 실시 단면도로서, 이에 도시한 바와 같이 도3의 실시예와 같이 웨이퍼상에 디파인되지 않는 영역의 크롬막(3)의 일부 열고, 그 하부의 석영기판(1)의 중앙부에 홈을 형성한 테스트 패턴(4)을 더 포함하여 구성된다.4 is a cross-sectional view of another embodiment of the retardation mask for semiconductor manufacturing according to the present invention. As shown in FIG. 3, a part of the chromium film 3 in the region not defined on the wafer is opened as shown in FIG. The test pattern 4 in which the groove | channel was formed in the center part of the board | substrate 1 is further comprised.

이와 같은 구성의 본 발명 반도체 제조용 위상차 마스크는 반도체 소자의 미세화가 심화되어 현재의 위상차 검출장비로 위상차를 검출할 수 없는 크기의 반도체 소자패턴을 마스크에 형성하는 경우, 그 마스크의 정상 제작여부를 판단하기 위해 상기 소자 패턴과 함께 형성한 테스트 패턴(4)을 투과한 빛이 위상차를 검출하여 마스크 제작이 정상인지의 여부를 판단하게 된다.In the semiconductor manufacturing phase difference mask of the present invention having such a configuration, when a semiconductor element pattern having a size that cannot be detected by the current phase difference detection device due to the miniaturization of the semiconductor element is formed on the mask, it is determined whether the mask is normally manufactured. To this end, light transmitted through the test pattern 4 formed together with the device pattern detects a phase difference to determine whether the mask fabrication is normal.

즉, 현재 위상차 검출장비가 3×3 μ m이상 또는 2.5×2.5 μ m이상의 오픈 사이즈를 갖는 영역에서 위상차를 검출할 수 있다면, 상기 소자 패턴의 크기에 관계없이, 후에 마스크를 사용하여 반도체 장치를 제조하는 과정에서, 웨이퍼상에 디파인(define)되지 않는 영역에 3×3 μ m이상 또는 2.5×2.5 μ m이상의 오픈 사이즈를 갖는 테스트 패턴(4)을 형성하여 위상차 측정에 의해 마스크를 테스트할 수 있다.That is, the current phase difference detection equipment is 3 × 3 μ more than m or 2.5 × 2.5 μ If the phase difference can be detected in an area having an open size of m or more, 3 x in an area not defined on the wafer in the process of manufacturing a semiconductor device later using a mask, regardless of the size of the device pattern. 3 μ more than m or 2.5 × 2.5 μ A test pattern 4 having an open size of m or more can be formed to test the mask by phase difference measurement.

이와 같은 테스트 패턴(4)은 검출된 빛의 위상차의 신뢰성을 향상시킬 수 있도록, 상기 설명한 웨이퍼상에 디파인되지 않는 위치에 다수개 설치하며, 각각의 설치된 위치를 저장하여 위상차 마스크를 투과한 빛의 위상차를 빠른 시간내에 검출할 수 있도록 한다.In order to improve the reliability of the detected phase difference, a plurality of such test patterns 4 may be provided at positions not defined on the wafer as described above, and each of the installed positions may be stored to store the light transmitted through the phase difference mask. The phase difference can be detected quickly.

상기한 바와 같이 본 발명 반도체 제조용 위상차 마스크는 소자 패턴이 미세화되어 현재의 위상차 측정장비에 의해 측정할 수 없는 경우에도, 이후의 공정에서 웨이퍼에 디파인되지 않는 마스크 상에 현재의 위상차 측정장비에서 위상차를 검출할 수 있는 크기 이상의 테스트 패턴을 함께 형성하여, 상기 반도체 소자의 크기에 관계없이 마스크의 정상 제작여부를 판단할 수 있어 마스크의 신뢰성을 향상시키는 효과와 아울러 그 테스트 패턴의 위치를 저장하여 위상검출 속도를 향상시키는 효과가 있다.As described above, the retardation mask for semiconductor manufacturing according to the present invention uses the retardation mask of the present retardation measuring device on the mask which is not finely defined on the wafer in the subsequent process, even when the device pattern is miniaturized and cannot be measured by the current retardation measuring device. By forming a test pattern larger than a detectable size together, it is possible to determine whether the mask is normally manufactured regardless of the size of the semiconductor device, thereby improving the reliability of the mask and storing the position of the test pattern to detect phase. It has the effect of improving speed.

Claims (4)

빛을 선택적으로 투과시키는 크롬막과; 상기 크롬막을 통해 투과된 빛에 위상차를 발생시키는 시프터와; 상기 시프터를 지지하는 석영기판으로 구성되는 반도체 제조용 위상차 마스크에 있어서, 이후의 반도체 소자 제조공정에서 마스크에 의해 웨이퍼상에 디파인(define)되지 않는 영역의 마스크 상에 형성된 크롬막을 위상차 검출장비에서 검출할 수 있는 크기 이상으로 개방한 투과영역과, 그 크롬막의 개방으로 노출된 시프터의 중앙에 홀이 형성된 위상차 발생영역으로 구성되는 다수의 테스트 패턴을 더 포함하여 된 것을 특징으로 하는 반도체 제조용 위상차 마스크.A chromium film for selectively transmitting light; A shifter for generating a phase difference in light transmitted through the chromium film; In a retardation mask for semiconductor manufacturing comprising a quartz substrate supporting the shifter, a chromium film formed on a mask in a region not defined on the wafer by the mask in a subsequent semiconductor device manufacturing process can be detected by the retardation detection apparatus. And a plurality of test patterns comprising a transmission region opened at a size larger than that possible and a phase difference generating region in which a hole is formed in the center of the shifter exposed by the opening of the chromium film. 제 1항에 있어서, 상기 크롬막이 개방된 투과영역의 면적은 3 μ ×3 μ 이상인 것을 특징으로 하는 반도체 제조용 위상차 마스크.According to claim 1, wherein the area of the transparent region in which the chromium film is opened is 3 μ × 3 μ The retardation mask for semiconductor manufacture characterized by the above-mentioned. 빛을 선택적으로 투과시키는 크롬막과; 상기 크롬막을 지지하며, 상기 빛이 투과되는 영역의 중앙부에 홈이 형성되어, 투과되는 빛에 위상차를 발생시키는 석영기판으로 구성되는 반도체 제조용 위상차 마스크에 있어서, 반도체 소자 제조공정에서 마스크에 의해 웨이퍼상에 디파인(define)되지 않는 영역의 마스크 상에 형성된 크롬막을 위상차 검출장비에서 검출할 수 있는 크기 이상으로 개방한 투과영역과, 그 크롬막의 개방으로 노출된 석영기판의 중앙에 홈이 형성된 위상차 발생영역으로 구성되는 다수의 테스트 패턴을 더 포함하여 된 것을 특징으로 하는 반도체 제조용 위상차 마스크.A chromium film for selectively transmitting light; A retardation mask for semiconductor manufacturing, comprising a quartz substrate supporting the chromium film and having grooves formed in a central portion of a region through which light is transmitted, thereby generating a phase difference in the transmitted light. A transmission region in which a chromium film formed on a mask in a region that is not finely defined is opened beyond a size that can be detected by a phase difference detection device, and a phase difference generation region in which a groove is formed in the center of the quartz substrate exposed by the opening of the chromium film. Retardation mask for semiconductor manufacturing, characterized in that it further comprises a plurality of test patterns consisting of. 제 3항에 있어서, 상기 크롬막이 개방된 투과영역의 면적은 3 μ ×3 μ 이상인 것을 특징으로 하는 반도체 제조용 위상차 마스크.According to claim 3, wherein the area of the transparent region in which the chromium film is opened is 3 μ × 3 μ The retardation mask for semiconductor manufacture characterized by the above-mentioned.