KR100272520B1 - 반도체 소자의 패턴 형성방법 - Google Patents
반도체 소자의 패턴 형성방법 Download PDFInfo
- Publication number
- KR100272520B1 KR100272520B1 KR1019970077093A KR19970077093A KR100272520B1 KR 100272520 B1 KR100272520 B1 KR 100272520B1 KR 1019970077093 A KR1019970077093 A KR 1019970077093A KR 19970077093 A KR19970077093 A KR 19970077093A KR 100272520 B1 KR100272520 B1 KR 100272520B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- semiconductor device
- resist
- forming
- resist pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 68
- 239000004065 semiconductor Substances 0.000 title claims abstract description 20
- 239000007789 gas Substances 0.000 claims abstract description 15
- 238000001459 lithography Methods 0.000 claims abstract description 11
- 239000000654 additive Substances 0.000 claims abstract description 9
- 230000000996 additive effect Effects 0.000 claims abstract description 9
- 238000002161 passivation Methods 0.000 claims abstract description 7
- 230000001939 inductive effect Effects 0.000 claims abstract 2
- 239000000758 substrate Substances 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 10
- 239000001301 oxygen Substances 0.000 claims description 8
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 6
- 150000001875 compounds Chemical class 0.000 claims description 6
- 230000007261 regionalization Effects 0.000 claims description 4
- 230000000694 effects Effects 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract description 3
- 238000004519 manufacturing process Methods 0.000 abstract description 3
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 abstract 1
- 229910001882 dioxygen Inorganic materials 0.000 abstract 1
- 238000005468 ion implantation Methods 0.000 description 8
- 238000007796 conventional method Methods 0.000 description 7
- 150000002500 ions Chemical class 0.000 description 6
- 230000002159 abnormal effect Effects 0.000 description 4
- 230000035515 penetration Effects 0.000 description 3
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000002474 experimental method Methods 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- CBENFWSGALASAD-UHFFFAOYSA-N Ozone Chemical compound [O-][O+]=O CBENFWSGALASAD-UHFFFAOYSA-N 0.000 description 1
- 230000002378 acidificating effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/26—Processing photosensitive materials; Apparatus therefor
- G03F7/40—Treatment after imagewise removal, e.g. baking
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
본 발명은 배선 또는 홀 패턴을 임계치수(Cirtical Dimension ; CD)의 증감없이 후 공정을 수행할 수 있는데 적당한 반도체 소자의 패턴 형성방법에 관한 것으로서, 가공하고자 하는 하층막상에 리소그래피 공정을 이용하여 레지스트 패턴을 형성하는 단계와, 그리고 상기 레지스트 패턴의 잔여물을 고밀도 플라즈마 방식을 이용한 이방성 공정으로 제거하는 단계를 포함하여 형성함을 특징으로 한다.
Description
본 발명은 반도체 소자의 제조 공정에 관한 것으로, 특히 배선 또는 홀 패턴을 임계치수(Cirtical Dimension ; CD)의 증감 없이 후 공정을 수행할 수 있는데 적당한 반도체 소자의 패턴 형성방법에 관한 것이다.
반도체 소자의 제조에 있어서 패턴 형성을 위한 리소그래피(Lithography) 공정에서 스컴(Scum)이나 풋트(Foot)와 같은 이상 형상이 나타날 수 있다.
제1(a)도는 일반적인 스컴이나 풋트의 현상을 나타내는 레지스트 패턴의 단면도이다.
제1(a)도에 도시한 바와같이 스컴(Scum)(3)은 주로 마스크를 이용하여 노광(Exposure)한 후 현상액(Developer)을 이용하여 현상할 때 하층막(Under-layer)(1)과 레지스트 패턴(Resist Pattern)(2) 사이에서의 화학적 흡착 또는 화학 반응에 의하여 강한 결합이 형성되어 현상액에 용해되지 않고 남아 있는 일종의 잔여물(Residue)이다.
그리고 풋트(Foot)(4)는 레지스트 패턴(2) 구성 요소의 하나인 산성 수지(Acidic Resin)와 하층막(1)과의 상호작용(Interaction) 또는 노광시 디포커싱(Defocusing) 등에 의해 발생하는 레지스트 패턴의 이상 형상을 가리킨다.
제1(b)도는 일반적인 스컴이나 풋트를 제거하지 않고 후공정으로 이온주입을 실시한 경우를 나타낸 단면도이다.
제1(b)도에 도시한 바와같이 스컴(3)이나 풋트(4)는 리소그래피 후속 공정으로서의 이온 주입(ion Implantation) 공정시 이온 주입 물질(Doping Materlal)의 불균일한 침투 깊이(Rp, Penetration Depth)(5) 및 불균일한 도핑(Doping) 농도 분포 등의 문제를 야기할 수 있다.
제1(c)도는 스컴이나 풋트를 제거하지 않고 후속공정으로 식각공정을 실시한 경우를 나타낸 단면도이다.
제1(c)도에 도시한 바와같이 리소그래피의 후속 공정으로서의 식각공정시 에치-스톱(Etch-stop)이나 식각 후 식각 패턴의 선폭이 리소그래피 공정에서의 레지스트 패턴(2) 선폭에 비해 그 값이 증가하는 현상인 CD 게인(Gain), 또는 식각 패턴의 불균일한 선폭 형태(6)와 에치-스톱(7) 등을 일으킬 수 있다.
따라서 이러한 스컴을 제거하기 위하여 사용되어 왔던 공정으로서의 산소를 주 반응기체로 하는 마이크로웨이브 다운스트림(Microwave Downstream) 방식이나 유브이/오존 다운스트림(UV/Ozone Downstream)방식을 사용하고 있다(US Patent No. 5547642).
이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 패턴 형성방법을 설명하면 다음과 같다.
제2(a)도 내지 제2(b)도는 종래의 반도체 소자의 패턴 형성방법을 나타낸 공정단면도이다.
제2(a)도에 도시한 바와같이 식각 또는 이온 주입하고자 하는 하층막(11)상에 리소그래피 공정으로 레지스트 패턴(12)을 형성한다.
여기서 스컴이나 풋트 등의 레지스트 패턴(12)의 이상 잔여물(13)이 발생한다.
제2(b)도에 도시한 바와같이 상기 잔여물질을 제거하기 위하여 다운스트림 방식을 이용한 등방성(Isotropic) 디스컴 공정을 실시한다.
여기서 미설명 부호 X는 잔여물(13)을 제거하기 전의 레지스트 패턴(12)이고, Y는 잔여물(13)을 제거한 후의 레지스트 패턴(12)이다.
따라서 잔여물(13)을 제거한 후, 레지스트 패턴(12)의 임계치수가 감소한다.
그리고 도면에는 도시하지 않았지만 후속 공정으로서의 이온 주입이나 식각 공정을 실시한다.
이와 같은 종래의 반도체 소자의 패턴 형성방법에 사용되는 스컴 제거기술로서의 산소(0*)를 주 반응기체로 사용하는 다운스트림 방식은 주로 아이-라인(I-line) 광원을 이용하는 핼프-마이크론(Half-micron : 0.5㎛)이상의 정밀도가 그리 사용하지 않은 패턴 형성에 있어서 스컴을 제거하는데 효과적이다.
그러나 상기와 같은 종래의 반도체 소자의 패턴 형성방법에 있어서 다음과 같은 문제점이 있었다.
즉, 등방성 식각 특성으로 인한 CD 손실(선폭손실)이 발생하게 되는데 스컴의 정도가 클수록 디스컴 공정 시간이 길어지게 되고 이에 따른 선폭의 손실이 더욱 커지게 된다.
이러한 종래의 다운스트림 방식의 디스컴 공정은 스컴의 제거와 선폭의 조절을 분리하여 조절할 수 없으며, CD 손실을 줄이기 위한 디스컴 공정시간의 단축은 완전한 스컴의 제거가 이루어지지 않게 되어 제1(c)도와 같은 에치-스톱 및 불균일한 선폭의 형상을 일으킬 수 있다.
또한, 이온 주입 공정이 후속공정일 경우 제1(b)도에서와 같이 이온 주입 물질의 불균일한 침투 깊이 및 불균일한 도핑 농도 분포 등의 문제를 야기할 수 있다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 DUV. 일렉트론 빔(Electron Beam), 엑스-레이 소스(X-ray Source)를 이용한 고정도 쿼터-마이크론(Quater-micron)급 이하의 배선 또는 홀 패턴을 형성하도록 한 반도체 소자의 패턴 형성방법을 제공하는데 그 목적이 있다.
제1(a)도는 일반적인 스컴이나 풋트의 현상을 나타내는 레지스트 패턴의 단면도.
제1(b)도는 일반적인 스컴이나 풋트를 제거하지 않고 후공정으로 이온주입을 실시한 경우를 나타낸 단면도.
제1(c)도는 스컴이나 풋트를 제거하지 않고 후속공정으로 식각공정을 실시한 경우를 나타낸 단면도.
제2(a)도 내지 제2(b)도는 종래의 반도체 소자의 패턴 형성방법을 나타낸 공정단면도.
제3(a)도 내지 제3(b)도는 본 발명에 의한 반도체 소자의 패턴 형성방법을 나타낸 공정단면도.
제4도는 본 발명의 실시예로 소자분리를 위하여 실리콘 질화막상에 레지스트 패턴을 형성하고 종래의 기술과 본 발명의 기술을 각각 적용하였을 때의 CD 변화를 나타낸 도면.
* 도면의 주요부분에 대한 부호의 설명
21 : 하층막 22 : 레지스트 패턴
23 : 잔여물
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 패턴 형성방법은 가공하고자 하는 하층막상에 리소그래피 공정을 이용하여 레지스트 패턴을 형성하는 단계와, 그리고 상기 레지스트 패턴의 잔여물을 고밀도 플라즈마 방식을 이용한 이방성 공정으로 제거하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 패턴 형성방법을 상세히 설명하면 다음과 같다.
제3(a)도 내지 제3(b)도는 본 발명에 의한 반도체 소자의 패턴 형성방법을 나타낸 공정단면도이다.
제3(a)도에 도시한 바와같이 식각 또는 이온 주입하고자 하는 하층막(21)상에 리소그래피 공정으로 레지스트 패턴(22)을 형성한다.
여기서 스컴이나 풋트 등의 레지스트 패턴(22)의 이상 잔여물(23)이 발생한다.
제3(b)에 도시한 바와같이 상기 잔여물질을 제거하기 위하여 고밀도 플라즈마 방식을 이용한 이방성(Anisotropic) 디스컴 공정을 실시한다.
즉, 저압, 고밀도 플라즈마 조건에서 산소를 주 반응기체로 하고, 레지스트 패턴(22)의 레지스트 사이드웰 페스베이션(Resist Sidewall Passivation)을 일으킬 수 있는 첨가 기체로서 N2, NO, N2O, CO, CO2, S0, S02등의 하층막(21)에 영향을 주지 않은 기체를 각각, 또는 서로 혼합하여 첨가하여 실시한다.
한편, 기판온도는 각각의 첨가 기체의 경우에 따라 레지스트 패턴(22)의 레지스트 사이드웰 페스베이션이 용이하게 일어날 수 있도록 저온에서부터 상온까지(-50℃ ∼ 30℃) 변화할 수 있다.
그리고 본 발명을 구현하기 위한 실험에서는 N 계열의 화합물(N2, NO, N2O)을 첨가 기체로 하는 경우 기판온도는 -20℃이하의 조건에서, S 계열의 화합물(SO, SO2)을 첨가 기체로 하는 경우 기판온도는 -30℃ ∼ 0℃의 조건에서, C 계열의 화합물(CO, CO2)을 첨가 기체로 하는 경우 -50℃ ∼ -10℃에서 CD의 변화가 가장 작은 결과를 얻을 수 있었다.
이어, 첨가 기체와 산소와의 유량의 비는 0.2 : 1에서 1 : 0.2까지 변화하여 실험하였다.
한편, 공정이 진행되는 압력은 수 mTorr에서 수십 mTorr로서 이 정도의 압력 범위에서는 입자들의 평균 자유 경로(mean free path)가 플라즈마와 기판 사이에 형성되는 외장(sheath) 영역의 크기에 비해 훨씬 크기 때문에 외장 영역에서의 기판으로의 입사되는 이온의 산란(scattering)을 최소화 할 수 있으므로 레지스트 패턴(22)의 등방성 식각을 최소화하여 선폭의 손실을 최소화 할 수 있다.
또한, 이온 주입 에너지와 이온의 밀도를 별도로 제어할 수 있는 고밀도 플라즈마의 특성을 활용하여 플라즈마를 발생하는 소스 파워(source power)를 최소화하여 이온의 밀도 및 반응성 산소 라디칼의 생성을 최소화하고, 바이어스 파워(Bias Power)를 최대화하여 기판으로 입사되는 이온의 에너지를 최대화하는 한다.
이와 같은 본 발명의 구현하기 위한 실험에서는 소스 파워와 바이어스 파워의 비가 1.2에서 1.8사이가 최적인 것으로 나타났다.
여기서 미설명 부호 X는 잔여물(23)을 제거하기 전의 레지스트 패턴(22)이고, Y는 잔여물(23)을 제거한 후의 레지스트 패턴(22)이다.
제4도는 본 발명의 실시예로 소자분리를 위하여 실리콘 질화막상에 레지스트 패턴을 형성하고 종래의 기술과 본 발명의 기술을 각각 적용하였을 때의 CD 변화를 나타낸 도면이다.
그리고 도면에는 도시하지 않았지만 후속 공정으로서의 이온 주입이나 식각 공정을 실시한다.
제4도에서와 같이 종래 기술로서는 마이크로웨이브 다운스트림 방식(Canon사, MAS8000)을 이용하여 600mTorr, 023550 SCCM, 120℃ 기판온도, 350와트 마이크로 파워(Watt Micro Power)의 조건에서 10초간 실시한 것이고, 본 발명에서는 고밀도 플라즈마 장비(LAM 사, TCP9408)를 이용하여 5mTorr, 소스 파워 450W, 바이어스 파워 250W, 0210SCCM, SO220 SCCM, -10℃기판 온도 조건에서 20초간 실시한 것이다.
이상에서 설명한 바와같이 본 발명에 의한 반도체 소자의 패턴 형성방법에 있어서 다음과 같은 효과가 있다.
즉, 이방성 식각공정을 이용하여 리소그래피 공정에서 수반될 수 있는 레지스트 하부에 국지적으로 발생할 수 있는 스컴이나 풋트를 효과적으로 제거하고, 레지스트 사이드웰 페스베이션의 효과를 이용하여 배선 또는 홀 패턴을 CD의 증감없이 후 공정을 진행할 수 있도록 함으로써 고정도 쿼터-마이콘급 이하의 배선 또는 홀 패턴을 형성할 수 있다.
Claims (7)
- 가공하고자 하는 하층막상에 리소그패피 공정을 이용하여 레지스트 패턴을 형성하는 단계; 그리고 상기 레지그트 패턴의 잔여물을 주 반응기체로 산소와 레지스트 사이드웰 페스베이션을 유기하는 첨가 기체를 혼합한 고밀도 플라즈마를 이용한 이방성 식각공정으로 제거하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 패턴 형성방법.
- 제1항에 있어서, 상기 레지스트 사이드웰 페스베이션을 유기하는 첨가 기체로 N2, NO, N2O, CO, CO2, SO, SO2등을 사용함을 특징으로 하는 반도체 소자의 패턴 형성방법.
- 제1항에 있어서, 상기 고밀도 플라즈마의 압력은 수 mTorr - 수십 mTorr의 범위를 사용하고, 기판의 온도를 -50℃ ∼ 30℃의 범위에서 사용하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
- 제3항에 있어서, 상기 N 계열의 화합물(N2, NO, N2O)을 첨가 기체로 하는 경우 기판온도는 -20℃이하의 조건에서, S 계열의 화합물(SO, SO)을 첨가 기체로 하는 경우 기판온도는 -30℃ ∼ 0℃의 조건에서, C 계열의 화합물(CO, CO)을 첨가 기체로 하는 경우 기판온도는 -50℃ ∼ -10℃에서 실시함을 특징으로 하는 반도체 소자의 패턴 형성방법.
- 제1항에 있어서, 상기 산소와 첨가 기체의 유량비는 0.2 : 1 ∼ 1 : 0.2의 범위에서 진행함을 특징으로 하는 반도체 소자의 패턴 형성방법.
- 제1항에 있어서, 상기 플라즈마를 발생하는 소스 파워를 최소화하여 이온의 밀도 및 반응성 산소 라디칼의 생성을 최소로 하며, 바이어스 파워를 최대화하여 진행하는 것을 특징으로 하는 반도체 소자의 패턴 형성방법.
- 제6항에 있어서, 상기 소스 파워와 바이어스 파워의 비가 1.2 ∼ 1.8 사이에서 진행함을 특징으로 하는 반도체 소자의 패턴 형성방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970077093A KR100272520B1 (ko) | 1997-12-29 | 1997-12-29 | 반도체 소자의 패턴 형성방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970077093A KR100272520B1 (ko) | 1997-12-29 | 1997-12-29 | 반도체 소자의 패턴 형성방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990057052A KR19990057052A (ko) | 1999-07-15 |
| KR100272520B1 true KR100272520B1 (ko) | 2000-12-01 |
Family
ID=19529467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970077093A KR100272520B1 (ko) | 1997-12-29 | 1997-12-29 | 반도체 소자의 패턴 형성방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100272520B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100467496B1 (ko) * | 2002-06-26 | 2005-01-24 | 동부전자 주식회사 | 반도체 소자 제조 방법 |
| US8318412B2 (en) | 2009-12-31 | 2012-11-27 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7670905B2 (en) | 2007-09-07 | 2010-03-02 | Micron Technology, Inc. | Semiconductor processing methods, and methods of forming flash memory structures |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63213343A (ja) * | 1987-02-28 | 1988-09-06 | Dainippon Printing Co Ltd | 微細パタ−ンの形成方法 |
-
1997
- 1997-12-29 KR KR1019970077093A patent/KR100272520B1/ko not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63213343A (ja) * | 1987-02-28 | 1988-09-06 | Dainippon Printing Co Ltd | 微細パタ−ンの形成方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100467496B1 (ko) * | 2002-06-26 | 2005-01-24 | 동부전자 주식회사 | 반도체 소자 제조 방법 |
| US8318412B2 (en) | 2009-12-31 | 2012-11-27 | Samsung Electronics Co., Ltd. | Method of manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990057052A (ko) | 1999-07-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8093155B2 (en) | Method of controlling striations and CD loss in contact oxide etch | |
| KR0179366B1 (ko) | 미세패턴의 형성방법 | |
| US6716571B2 (en) | Selective photoresist hardening to facilitate lateral trimming | |
| JP2005072518A (ja) | 半導体装置の製造方法およびその装置 | |
| KR100630677B1 (ko) | 포토레지스트 패턴에의 불소를 포함하지 않는 탄소 함유폴리머 생성을 위한 플라즈마 전처리를 포함하는 식각 방법 | |
| KR20000022632A (ko) | 건식 에칭 방법 및 건식 에칭 방법을 이용한 반도체 장치의 제조방법 | |
| US5807790A (en) | Selective i-line BARL etch process | |
| US6743712B2 (en) | Method of making a semiconductor device by forming a masking layer with a tapered etch profile | |
| US6864144B2 (en) | Method of stabilizing resist material through ion implantation | |
| KR100272520B1 (ko) | 반도체 소자의 패턴 형성방법 | |
| KR100562399B1 (ko) | 유기 반사 방지막 식각 방법 | |
| JP2007189153A (ja) | 半導体装置の製造方法 | |
| KR100510448B1 (ko) | 열적 흐름 공정을 이용한 반도체장치의 미세 포토레지스트 패턴형성방법 | |
| TWI249202B (en) | Dielectric etching method to prevent photoresist damage and bird's beak | |
| US5472826A (en) | Semiconductor device fabrication method | |
| JP2002299318A (ja) | 加工方法 | |
| KR100236089B1 (ko) | 반도체 소자의 콘택홀 형성방법 | |
| KR100317310B1 (ko) | 반도체소자의콘택홀형성방법 | |
| KR100557980B1 (ko) | 포토 레지스트 레슨방법 | |
| JPH09246246A (ja) | ドライエッチング方法及び半導体装置の製造方法 | |
| KR980003843A (ko) | 반도체 소자의 미세패턴 형성방법 | |
| JPH05267155A (ja) | 半導体装置の製造方法 | |
| KR20000066421A (ko) | 반도체 미세패턴 형성방법 | |
| JP2004163451A (ja) | パターン形成方法及び半導体装置の製造方法 | |
| WO1996019753A1 (en) | Selective i-line barl etch process |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080728 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |