KR100272517B1 - Mask structuring method of semiconductor device - Google Patents
Mask structuring method of semiconductor device Download PDFInfo
- Publication number
- KR100272517B1 KR100272517B1 KR1019980005968A KR19980005968A KR100272517B1 KR 100272517 B1 KR100272517 B1 KR 100272517B1 KR 1019980005968 A KR1019980005968 A KR 1019980005968A KR 19980005968 A KR19980005968 A KR 19980005968A KR 100272517 B1 KR100272517 B1 KR 100272517B1
- Authority
- KR
- South Korea
- Prior art keywords
- mask
- layer
- photoresist layer
- forming
- manufacturing
- Prior art date
Links
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F1/00—Originals for photomechanical production of textured or patterned surfaces, e.g., masks, photo-masks, reticles; Mask blanks or pellicles therefor; Containers specially adapted therefor; Preparation thereof
- G03F1/20—Masks or mask blanks for imaging by charged particle beam [CPB] radiation, e.g. by electron beam; Preparation thereof
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Preparing Plates And Mask In Photomechanical Process (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
Description
본 발명은 반도체 소자의 제조 공정에 관한 것으로, 특히 E-빔의 한계 해상력 이상의 미세 패턴을 형성하는데 적당하도록한 반도체 소자의 마스크 제조 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a manufacturing process of a semiconductor device, and more particularly, to a method of manufacturing a mask of a semiconductor device adapted to form a fine pattern above the limit resolution of an E-beam.
일반적으로 반도체 소자 제조 공정에서 마스킹 공정은 웨이퍼의 최상층을 선택적으로 제거하거나 형성하는 기술을 말한다.In general, a masking process in a semiconductor device manufacturing process refers to a technique for selectively removing or forming a top layer of a wafer.
마스킹 공정에 사용되는 마스크의 제조 방법에는 레티클(Reticle) 및 E-beam 기술이 있다.Methods of making masks used in masking processes include reticle and E-beam techniques.
레티클에 의한 마스크 제조 방법은 공정의 복잡도가 크고, 제작 시간이 많이 소요되어 현재는 거의 사용되지 않고 E-beam에 의한 마스크 제작 기술이 널리 사용된다.The mask manufacturing method using a reticle has a large process complexity, a lot of manufacturing time, and is currently rarely used, and a mask manufacturing technology using an E-beam is widely used.
E-beam에 의한 마스크 제작 기술은 서브 미크론의 패턴 치수를 갖는 포토 마스크를 제작하는데 사용된다.Mask fabrication techniques using E-beams are used to fabricate photo masks with submicron pattern dimensions.
이하, 첨부된 도면을 참고하여 종래 기술의 마스크 제조 공정에 관하여 설명하면 다음과 같다.Hereinafter, a mask manufacturing process according to the related art will be described with reference to the accompanying drawings.
제1(a)도 내지 제1(d)도는 종래 기술의 반도체 소자의 마스크 제조를 위한 공정 단면도이 다.1 (a) to 1 (d) are cross-sectional views of a process for manufacturing a mask of a semiconductor device of the prior art.
종래 기술의 E-beam을 이용한 마스크의 제작은 먼저, 제1(a)도에서와 같이, 석영(Quartz) 등의 투명 기판(1)상에 Cr 등의 금속을 사용하여 마스크 형성용 물질층(2)을 형성한다.In the manufacturing of the mask using the E-beam of the prior art, as shown in FIG. 1 (a), a material layer for forming a mask is formed by using a metal such as Cr on a transparent substrate 1 such as quartz (Quartz). 2) form.
그리고 상기 마스크 형성용 물질층(2)상에 포토레지스트층(3)을 형성한다.The photoresist layer 3 is formed on the mask forming material layer 2.
이어, 제1(b)도에서와 같이, 상기 포토레지스트층(3)을 E-빔을 이용하여 선택적으로 노광한다.Then, as shown in FIG. 1 (b), the photoresist layer 3 is selectively exposed using an E-beam.
그리고 제1(c)도에서와 같이, 상기 선택적으로 노광된 포토레지스트층(3)을 현상하여 선택적으로 패터닝한다.As shown in FIG. 1 (c), the selectively exposed photoresist layer 3 is developed and selectively patterned.
이어 제1(d)도에서와 같이, 상기 패터닝된 포토레지스트층(3)을 이용하여 노출된 마스크 형성용 물질층(2)을 선택적으로 제거하고 포토레지스트층(3)을 제거하여 마스크층(4)을 형성한다.Subsequently, as shown in FIG. 1 (d), the mask layer forming material layer 2 is selectively removed using the patterned photoresist layer 3 and the photoresist layer 3 is removed to remove the mask layer ( 4) form.
이와 같은 반도체 소자의 마스크 제조 공정은 포토레지스트를 패터닝하기 위한 E-beam의 해상력에 의해 미세 패턴 제조가 결정된다.In the mask manufacturing process of such a semiconductor device, fine pattern manufacturing is determined by the resolution of an E-beam for patterning a photoresist.
이와 같은 종래 기술의 반도체 소자의 마스크 제조 방법은 마스크 제작시에 광원으로 사용되는 E-beam의 해상력이 한계가 있어 미세 패턴의 마스크를 제조하는데 어려움이 있다.Such a mask manufacturing method of the semiconductor device of the prior art has a limitation in the resolution of the E-beam used as a light source when manufacturing the mask has a difficulty in producing a mask of a fine pattern.
즉, 고집적화 추세의 소자 제조 공정에 있어서 미세 패턴 형성을 위한 마스크는 정밀하게 제조되어야하나 마스크 제작시에 E-beam의 해상력에 따라 그렇지 못하여 실제 소자 제조공정에서의 패턴 형성 프로파일이 균일하지 못하게 되는 문제를 유발한다. 이는 소자의 전체적인 특성을 저하시키게 된다.That is, in the device manufacturing process of the high integration trend, the mask for fine pattern formation should be manufactured precisely, but the pattern formation profile in the actual device manufacturing process is not uniform due to the resolution of the E-beam during mask fabrication. Cause. This lowers the overall characteristics of the device.
본 발명은 이와 같은 종래 기술의 반도체 소자의 마스크 제조 방법의 문제점을 해결하기 위하여 안출한 것으로, E-beam의 한계 해상력 이상의 미세 패턴을 형성하는데 적당하도록한 반도체 소자의 마스크 제조 방법을 제공하는데 그 목적이 있다.The present invention has been made to solve the problems of the prior art mask manufacturing method of a semiconductor device, and provides a method of manufacturing a mask of a semiconductor device suitable for forming a fine pattern above the limit resolution of the E-beam. There is this.
제1(a)도 내지 제1(d)도는 종래 기술의 반도체 소자의 마스크 제조를 위한 공정 단면도.1 (a) to 1 (d) are cross-sectional views of a process for manufacturing a mask of a semiconductor device of the prior art.
제2(a)도 내지 제2(f)도는 본 발명에 따른 반도체 소자의 마스크 제조를 위한 공정 단면도.2 (a) to 2 (f) are cross-sectional views of a process for manufacturing a mask of a semiconductor device according to the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
21 : 투명 기판 22 : 마스크 형성용 물질층21 transparent substrate 22 material layer for mask formation
23 : 포토레지스트층 24 : 실리레이션층23 photoresist layer 24 silicide layer
25 : 산화막 26 : 마스크층25 oxide film 26 mask layer
E-beam의 한계 해상력 이상의 미세 패턴을 형성하는데 적당하도록한 본 발명의 반도체 소자의 마스크 제조 방법은 투명 기판상에 마스크 형성용 물질충을 형성하는 공정과, 상기 마스크 형성용 물질층상에 포토레지스트층을 형성하고 E-beam을 이용하여 선택적으로 노광하는 공정과, 상기 포토레지스트층을 베이킹하고 실리레이션 공정을 진행하여 상기 노광된 부분의 포토레지스트층을 실리레이션화하여 실리레이션층을 형성하는 공정과, 반응성 이온 에칭 공정으로 상기 실리레이션층을 마스크로 하여 포토레지스트층을 패터닝하는 공정과, 상기 실리레이션층 및 패터닝되어진 포토레지스트층을 이용하여 노출된 마스크 형성용 물질층을 선택적으로 식각하는 공정과, 상기 식각 공정에서 마스크 층으로 사용된 실리레이션층을 포함하는 포토레지스트층을 제거하여 소자의 제조 공정에 사용될 마스크 층을 형성하는 공정을 포함하여 이루어지는 것을 특징으로 한다.The method for manufacturing a mask of a semiconductor device of the present invention, which is suitable for forming a fine pattern above the limit resolution of an E-beam, comprises the steps of forming a mask-forming material charge on a transparent substrate, and a photoresist layer on the mask-forming material layer. Forming a light emitting layer and selectively exposing the photoresist layer by baking the photoresist layer and subjecting the photoresist layer of the exposed portion to form a silicide layer; Patterning the photoresist layer using the silicide layer as a mask by a reactive ion etching process, selectively etching an exposed mask layer material using the silicide layer and the patterned photoresist layer; A photoresist including a silicide layer used as a mask layer in the etching process Was removed by a step of forming a mask layer used in the manufacturing process of the device is characterized in that formed.
이하, 첨부된 도면을 참고하여 본 발명의 반도체 소자의 마스크 제조 방법에 관하여 상세히 설명하면 다음과 같다.Hereinafter, a mask manufacturing method of a semiconductor device of the present invention will be described in detail with reference to the accompanying drawings.
제2(a)도 내지 제2(f)도는 본 발명에 따른 반도체 소자의 마스크 제조를 위한 공정 단면도이다.2 (a) to 2 (f) are cross-sectional views of a process for manufacturing a mask of a semiconductor device according to the present invention.
포토레지스트는 빛이나 방사, 열 등 여러형태의 에너지에 노출되었을 때 내부 구조가 바뀌는 특성을 가진 물질층을 말하는 것으로 다중체(Polymer), 용제(Solvent), 감광제(Sensitizer)의 세가지를 기본 요소로 하여 구성된다.Photoresist is a layer of material whose internal structure changes when exposed to various forms of energy such as light, radiation, and heat. It is based on three elements: polymer, solvent, and sensitizer. It is configured by.
이와 같은 포토레지스트는 다음과 같은 실리레이션 공정으로 마스크로 진행하는 식각 공정에서 강한 식각 내성(Etch Resistance)을 갖도록 할 수 있다.Such photoresist may have a strong etching resistance in the etching process proceeds to the mask by the following silicide process.
실리레이션 공정은 포토레지스트를 구성하는 노보락 폴리머(Novolak Polymer) 또는 PHS(Poly Hydroxy Styrene)고분자에 Si를 함유한 HMDS(Hexamethylenedisilarane), DMSDEA(Dimethylsilyldiethylanine)과 같은 유기 화합물을 매개로 Si를 침투시키면 고분자의 일부 작용기(-OH)가 Si를 함유한 작용기(-OSiMex)로 치환된다. 이러한 치환 반응의 물리적 결과로서 실리레이션 반응이 일어난 부분의 포토레지스트층의 폴리머가 패터닝되어진 포토레지스트층을 마스크로 진행하는 식각 공정에서 강한 식각 내성(Etch Resistance)을 갖게한다.The silication process is performed by infiltrating Si through organic compounds, such as hexamethylenedisilarane (HMDS) and dimethylsilyldiethylanine (DMSDEA), containing Si in a novolak polymer or polyhydroxystyrene (PHS) polymer constituting the photoresist. Some functional groups (-OH) of are substituted with functional groups (-OSiMex) containing Si. As a physical result of such a substitution reaction, the polymer of the photoresist layer in which the silicide reaction has occurred has a strong etching resistance in the etching process in which the photoresist layer patterned is masked.
이와 같은 실리레이션 공정을 이응한 본 발명의 반도체 소자의 마스크 형성공정은 먼저, 제2(a)도에서와 같이, 석영(Quartz) 등의 투명 기판(21)상에 Cr 등의 금속을 사용하여 마스크 형성용 물질층(22)을 형성한다.The mask forming process of the semiconductor device of the present invention, which responds to such a silicide process, first uses a metal such as Cr on a transparent substrate 21, such as quartz, as shown in FIG. 2 (a). The mask forming material layer 22 is formed.
그리고 상기 마스크 형성용 물질층(22)상에 포토레지스트층(23)을 형성한다.In addition, a photoresist layer 23 is formed on the mask formation material layer 22.
이어, 제2(b)도에서와 같이, 상기 포토레지스트층(23)을 E-빔을 이용하여 선택적으로 노광한다.Next, as shown in FIG. 2 (b), the photoresist layer 23 is selectively exposed using an E-beam.
그리고 제2(c)도에서와 같이, 상기 포토레지스트층(23)을 베이킹하고 실리레이션 공정을 진행하여 상기 노광된 부분의 포토레지스트층(23)을 실리레이션화하여 실리레이션층(24)을 형성한다.As shown in FIG. 2 (c), the photoresist layer 23 is baked and the silicide process is performed to silicide the photoresist layer 23 of the exposed portion to form the silicide layer 24. Form.
이어, 제2(d)도에서와 같이, O2플라즈마를 이용한 반응성 이온 에칭 공정으로 상기 실리레이션층(24)을 마스크로 하여 포토레지스트층(23)을 패터닝한다.Subsequently, as shown in FIG. 2 (d), the photoresist layer 23 is patterned using the silicide layer 24 as a mask by a reactive ion etching process using an O 2 plasma.
상기 패터닝 공정에서 포토레지스트층(23) 상부의 실리레이션층(24)상에는 산화막(25)이 생성된다.In the patterning process, an oxide film 25 is formed on the silicide layer 24 on the photoresist layer 23.
그리고 제2(e)도에서와 같이 상기 실리레이션층(24) 및 패터닝되어진 포토레지스트층(23)을 이용하여 노출된 마스크 형성용 물질층(22)을 선택적으로 식각한다.As illustrated in FIG. 2E, the exposed mask layer material layer 22 is selectively etched using the silicide layer 24 and the patterned photoresist layer 23.
이어, 상기 마스크 형성용 물질층(22)의 식각 공정에서 마스크층으로 사용된 실리레이션층(24), 포토레지스트층(23)을 제거하여 소자의 제조 공정에 사용될 마스크층(27)을 형성한다.Subsequently, the silicide layer 24 and the photoresist layer 23 used as the mask layer in the etching process of the mask forming material layer 22 are removed to form the mask layer 27 to be used in the device manufacturing process. .
상기의 공정에서 마스크 형성용 물질층(22)의 표면 거칠기가 크다면 다시 습식 식각 공정을 진행하여 표면 거칠기를 줄인다.In the above process, if the surface roughness of the material layer 22 for mask formation is large, the wet etching process is performed again to reduce the surface roughness.
이와 같은 본 발명의 반도체 소자의 마스크 제조 방법은 마스크 제작시에 사용되는 E-beam의 해상력의 한계를 포토레지스트 패터닝시에 실리레이션 공정을 진행하여 미세 패턴의 형성을 가능하게 하는 효과가 있다.Such a method of manufacturing a mask of a semiconductor device of the present invention has the effect of enabling the formation of a fine pattern by performing a silication process during photoresist patterning the limit of the resolution of the E-beam used in the mask fabrication.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980005968A KR100272517B1 (en) | 1998-02-25 | 1998-02-25 | Mask structuring method of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019980005968A KR100272517B1 (en) | 1998-02-25 | 1998-02-25 | Mask structuring method of semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990070860A KR19990070860A (en) | 1999-09-15 |
KR100272517B1 true KR100272517B1 (en) | 2000-12-01 |
Family
ID=19533723
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980005968A KR100272517B1 (en) | 1998-02-25 | 1998-02-25 | Mask structuring method of semiconductor device |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100272517B1 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100328448B1 (en) * | 1999-12-29 | 2002-03-16 | 박종섭 | Method of manufacturing a phase shift mask in a semiconductor device |
KR100523839B1 (en) * | 2002-10-07 | 2005-10-27 | 한국전자통신연구원 | Dry lithography process and method of forming gate pattern using the same |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940009769A (en) * | 1992-10-28 | 1994-05-24 | 김주용 | Method of forming photoresist fine pattern of semiconductor device |
KR960026281A (en) * | 1994-12-30 | 1996-07-22 | 김주용 | Method of manufacturing photoresist pattern of semiconductor device |
-
1998
- 1998-02-25 KR KR1019980005968A patent/KR100272517B1/en not_active IP Right Cessation
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR940009769A (en) * | 1992-10-28 | 1994-05-24 | 김주용 | Method of forming photoresist fine pattern of semiconductor device |
KR960026281A (en) * | 1994-12-30 | 1996-07-22 | 김주용 | Method of manufacturing photoresist pattern of semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
KR19990070860A (en) | 1999-09-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE60106229T2 (en) | OZONE-REINFORCED SILYLATION PROCESS FOR INCREASING THE RESISTANCE OF THIN RESISTANT LAYERS | |
US4891303A (en) | Trilayer microlithographic process using a silicon-based resist as the middle layer | |
US4202914A (en) | Method of depositing thin films of small dimensions utilizing silicon nitride lift-off mask | |
Chang et al. | A dry‐etched inorganic resist | |
KR20000022632A (en) | Dry etching process and a fabrication process of a semiconductor device using such a dry etching process | |
KR100272517B1 (en) | Mask structuring method of semiconductor device | |
CN108962726A (en) | The forming method of semiconductor devices | |
KR20010017089A (en) | Method of forming minute pattern in semiconductor device | |
US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
JP2011215404A (en) | Photo mask blank and method for manufacturing the same | |
JPS63133629A (en) | Manufacture of integrated circuit device | |
JPH11162948A (en) | Etching of semiconductor device | |
US8389402B2 (en) | Method for via formation in a semiconductor device | |
KR100401517B1 (en) | Method of fabricating exposure mask for semiconductor manufacture | |
KR0135053B1 (en) | Forming method of fine-pattern | |
KR19990045457A (en) | Chemically processed photoresist to withstand ion bombardment | |
KR20060070659A (en) | Method for making a semiconductor device using barc silylation | |
KR100510616B1 (en) | Patterning and etching method in a semiconductor manufacturing process | |
KR20030070186A (en) | A method for forming pattern of semiconductor device | |
KR100277860B1 (en) | Etching Method of Semiconductor Device | |
KR100613097B1 (en) | Method for manufacturing of the semiconductor device | |
KR20030049601A (en) | Method for forming the phase shifting mask | |
JPH05303210A (en) | Pattern forming method | |
KR20050059794A (en) | Method for forming ultra fine contact hole of semiconductor device | |
JPH0822116A (en) | Pattern forming method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20090727 Year of fee payment: 10 |
|
LAPS | Lapse due to unpaid annual fee |