KR100272249B1 - Modifying method for double layer type gate pole - Google Patents
Modifying method for double layer type gate pole Download PDFInfo
- Publication number
- KR100272249B1 KR100272249B1 KR1019960050390A KR19960050390A KR100272249B1 KR 100272249 B1 KR100272249 B1 KR 100272249B1 KR 1019960050390 A KR1019960050390 A KR 1019960050390A KR 19960050390 A KR19960050390 A KR 19960050390A KR 100272249 B1 KR100272249 B1 KR 100272249B1
- Authority
- KR
- South Korea
- Prior art keywords
- glass substrate
- gate electrode
- film
- lower film
- double layer
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 53
- 239000000758 substrate Substances 0.000 claims abstract description 85
- 238000000151 deposition Methods 0.000 claims abstract description 44
- 230000008021 deposition Effects 0.000 claims abstract description 17
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 16
- 229910052750 molybdenum Inorganic materials 0.000 claims abstract description 12
- 229910052804 chromium Inorganic materials 0.000 claims abstract description 9
- 239000011521 glass Substances 0.000 abstract description 80
- 239000000356 contaminant Substances 0.000 abstract description 12
- 238000004519 manufacturing process Methods 0.000 description 49
- 238000004544 sputter deposition Methods 0.000 description 27
- 238000010438 heat treatment Methods 0.000 description 13
- 239000002245 particle Substances 0.000 description 10
- 238000005137 deposition process Methods 0.000 description 7
- 238000007740 vapor deposition Methods 0.000 description 7
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000000872 buffer Substances 0.000 description 5
- 238000001816 cooling Methods 0.000 description 4
- 229910052779 Neodymium Inorganic materials 0.000 description 3
- 229910052797 bismuth Inorganic materials 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 229910052759 nickel Inorganic materials 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- 238000003892 spreading Methods 0.000 description 3
- 229910052715 tantalum Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052726 zirconium Inorganic materials 0.000 description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 238000009751 slip forming Methods 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000012160 loading buffer Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Physical Vapour Deposition (AREA)
Abstract
Description
본 발명은 TFT 기판상에 더블 레이어 타입(Double layer type) 게이트 전극을 형성하는 더블 레이어 타입 게이트 전극 형성방법에 관한 것으로, 좀더 상세하게는 "연속 증착법"의 공정조건을 일부 개선한 후, 이 "연속 증착법"을 이용하여, 유리기판상에 "더블 레이어 타입 게이트 전극"을 형성시킴으로써, 종래의 "유리기판상에 파티클 등의 오염물질이 생성되는 문제점", "택트의 증가로 인해 제조 코스트가 대폭 증가하는 문제점", "상부막이 하부막으로 확산되는 문제점" 등을 동시에 해결할 수 있도록 하는 더블 레이어 타입 게이트 전극 형성방법에 관한 것이다.The present invention relates to a method of forming a double layer type gate electrode on a TFT substrate and more particularly to a method of forming a double layer type gate electrode on a TFT substrate by partially improving the process conditions of the & The problem of the generation of contaminants such as particles on the glass substrate "and" a problem that the production cost is greatly increased due to an increase in tact "by forming the" double layer type gate electrode "on the glass substrate by using the" continuous vapor deposition method " Problems such as " problems ", "problem of diffusion of an upper film into an underlying film ", and the like.
최근, TFT 기판을 제조할 때, 필요한 마스크 수를 줄이기 위한 일 방안으로, 게이트 전극을 이중으로 형성하는 이른바, "더블 레이어 타입 게이트 전극 형성방법"이 폭 넓게 제안되고 있다.Recently, a so-called "double layer type gate electrode forming method" in which a gate electrode is formed in a double manner has been extensively proposed as one method for reducing the required number of masks when manufacturing a TFT substrate.
종래의 생산라인에서는 일례로, 기존 게이트 전극으로 사용되는 Al 이나 Al 합금의 상부에 Mo, Cr 등의 금속층을 한번 더 형성시킴으로써, 최종 완성되는 전극이 "더블 레이어 타입"을 이룰 수 있도록 하고 있다.In a conventional production line, for example, a metal layer such as Mo or Cr is once formed on an Al or Al alloy used as a conventional gate electrode, so that the finally completed electrode can achieve a "double layer type ".
이와 같이, 게이트 전극을 "더블 레이어 타입"으로 구현할 경우, 종래의 생산라인에서는 마스크 수가 대폭 줄어드는 효과를 획득할 수 있음은 물론, 게이트 전극의 내화학성이 대폭 증가하는 효과를 획득할 수 있다.As described above, when the gate electrode is implemented as a "double layer type", the effect of greatly reducing the number of masks can be obtained in the conventional production line, and the chemical resistance of the gate electrode can be greatly increased.
종래의 생산라인에서는 게이트 전극을 "더블 레이어 타입"으로 구현하가 위하여, 통상, "비연속 증착법", "연속 증착법" 등의 방법을 사용하고 있다.In the conventional production line, in order to realize the gate electrode as a "double layer type", a method such as "non-continuous deposition method" or "continuous deposition method" is generally used.
만약, 게이트 전극을 "더블 레이어 타입"으로 구현하기 위하여, "비연속 증착법"을 사용할 경우, 생산라인에서는 먼저, 유리기판을 증착설비로 로딩하여 유리기판상에 Al층 또는 Al 합금층을 증착한 후, 이 유리기판을 증착설비로부터 언로딩하고, 다시 유리기판을 증착설비로 로딩하여, 이 유리기판의 Al층 또는 Al 합금층상에 Mo, Cr 등의 금속층을 증착하는 과정을 진행한다.If the "non-continuous deposition" method is used to implement the gate electrode in a "double layer type", an Al layer or an Al alloy layer is deposited on a glass substrate by first loading a glass substrate with a deposition facility , The glass substrate is unloaded from the deposition facility, the glass substrate is again loaded into the deposition facility, and a metal layer such as Mo or Cr is deposited on the Al or Al alloy layer of the glass substrate.
이에 비해, 게이트 전극을 "더블 레이어 타입"으로 구현하기 위하여, "연속 증착법"을 사용할 경우, 생산라인에서는 먼저, 유리기판을 증착설비로 로딩하여, 유리기판상에 Al층 또는 Al 합금층을 증착한 후, 연속하여, 유리기판의 Al층 또는 Al 합금층상에 Mo, Cr 등의 금속층을 증착하는 과정을 진행한다.In contrast, when the "continuous deposition method" is used to implement the gate electrode in the "double layer type", in the production line, the glass substrate is first loaded with the deposition equipment and an Al layer or an Al alloy layer is deposited on the glass substrate Subsequently, a process of depositing a metal layer such as Mo or Cr on the Al layer or the Al alloy layer of the glass substrate is carried out continuously.
이러한 "비연속 증착법", "연속 증착법"을 진행할 때, 생산라인에서는 증착설비의 내부온도를 100℃ 이상의 고온으로 유지시킴으로써, 게이트 전극이 유리기판상에 좀더 효율적으로 증착될 수 있도록 한다.In this "noncontinuous deposition" and "continuous deposition ", the production line maintains the internal temperature of the deposition apparatus at a high temperature of 100 DEG C or more, thereby enabling the gate electrode to be deposited more efficiently on the glass substrate.
도 1에 도시된 바와 같이, 유리기판(1)상에 형성된 종래의 더블 레이어 타입 게이트 전극(20)은 Al 또는 Al 합금의 하부막(21)과, 이 하부막(21)상에 형성된 Mo, Cr 등의 상부막(22)의 조합으로 이루어진다. 이 경우, 하부막(21)의 Al 합금은 Al에 0.05~10 원자% 이하의 Nd, Ni, Ta, Zr, Ti, Si, Cu, Mo, Co, Bi, Ag, W, Y의 하나를 함유한 Al계의 합금으로 이루어진다.1, a conventional double layer type gate electrode 20 formed on a glass substrate 1 includes a lower film 21 of Al or an Al alloy, And a top film 22 made of Cr or the like. In this case, the Al alloy of the lower film 21 may contain one of Nd, Ni, Ta, Zr, Ti, Si, Cu, Mo, Co, Bi, Ag, Al alloy.
이때, 게이트 전극(20)을 포함한 유리기판(1)의 전면에는 게이트 절연막(2)이 적층되고, 이 게이트 절연막(2)상에는 비정질 실리콘인 반도체층(3)이 형성된다. 또한, 반도체층(3)의 양측에는 각각 n+도핑된 비정질 실리콘의 오믹층(4)이 형성되고, 이 오믹층(4)상에는 소오스/드레인 전극(5,7)이 형성되며, 상술한 각 구조물들을 포함한 유리기판(1)의 전면상에는 보호막(6)이 형성되고, 드레인 전극(7)과의 접촉을 위한 콘택 홀 영역상에는 화소전극(8)이 형성된다.At this time, a gate insulating film 2 is laminated on the front surface of the glass substrate 1 including the gate electrode 20, and a semiconductor layer 3 which is amorphous silicon is formed on the gate insulating film 2. On the both sides of the semiconductor layer 3, there are formed n + doped amorphous silicon ohmic layers 4, source / drain electrodes 5 and 7 are formed on the ohmic layer 4, A protective film 6 is formed on the front surface of the glass substrate 1 including the structures and a pixel electrode 8 is formed on the contact hole region for contact with the drain electrode 7. [
상술한 구조의 TFT 기판은 상술한 바와 같이, "비연속 증착법", "연속 증착법" 중 어느 하나에 의해 형성되는데, 이 경우, 생산라인에서는 라인의 상황에 따라 서로 다른 두 종류의 설비, 예컨대, "인-라인(In-line)설비", "매엽식 설비" 중의 어느 하나를 이용하여, 상술한 "비연속 증착법", "연속 증착법" 중의 어느 하나를 선택적으로 진행함으로써, 유리기판(1)상에 게이트 전극(20)을 형성하게 된다.The TFT substrate having the above-described structure is formed by either of the "non-continuous deposition method" or the "continuous deposition method ", as described above. In this case, The glass substrate 1 can be manufactured by selectively performing any one of the above-described "non-continuous deposition method" and "continuous vapor deposition method ", using any one of the" in-line facility " The gate electrode 20 is formed.
일례로, 생산라인에서, 상술한 "비연속 증착법"을 도 2에 도시된 바와 같은 "인-라인 타입 설비"를 통해 구현하는 경우, 생산라인에서는 먼저, 게이트 전극이 형성될 유리기판(1)을 로딩 챔버(10)에 로딩시키고, 이어서, 이 유리기판(1)을 히팅 챔버(11)로 이동시킨다. 이 경우, 히팅 챔버(11)는 일정 온도의 열을 가하여 유리기판(1)상에 잔류하는 수분을 제거시킨다.For example, in the production line, when the above-described "non-continuous deposition method" is implemented through the "in-line type facility" as shown in FIG. 2, the glass substrate 1, Into the loading chamber 10, and then moves the glass substrate 1 to the heating chamber 11. [ In this case, the heating chamber 11 applies heat of a certain temperature to remove moisture remaining on the glass substrate 1. [
계속해서, 생산라인에서는 유리기판(1)을 스퍼터링 챔버(12)로 이동시킨다. 이 경우, 스퍼터링 챔버(12)는 로딩된 유리기판(1)으로 일련의 스퍼터링 공정을 진행시킴으로써, 해당 유리기판(1)상에 게이트 전극(20)의 하부막(21)을 증착시킨다. 이때, 생산라인에서는 스퍼터링 챔버(12)의 내부온도를 100℃ 이상의 고온으로 유지시킴으로써, 게이트 전극(20)의 하부막(21)이 유리기판(1)상에 좀더 효율적으로 증착될 수 있도록 한다.Subsequently, in the production line, the glass substrate 1 is moved to the sputtering chamber 12. In this case, the sputtering chamber 12 deposits the lower film 21 of the gate electrode 20 on the glass substrate 1 by carrying out a series of sputtering processes on the loaded glass substrate 1. At this time, in the production line, the internal temperature of the sputtering chamber 12 is maintained at a high temperature of 100 캜 or more, so that the lower film 21 of the gate electrode 20 can be deposited more efficiently on the glass substrate 1.
계속해서, 생산라인에서는 하부막(21)이 형성된 유리기판(1)을 버퍼 챔버(13)로 이동시킨다. 이 경우, 유리기판(1)은 버퍼챔버 내부에서 일련의 냉각과정을 진행받게 된다. 이러한 냉각과정이 완료되면, 생산라인에서는 유리기판을 언로딩챔버로 이동시킨 후, 이 유리기판을 외부로 반출한다.Subsequently, in the production line, the glass substrate 1 on which the lower film 21 is formed is moved to the buffer chamber 13. In this case, the glass substrate 1 undergoes a series of cooling processes inside the buffer chamber. When the cooling process is completed, the glass substrate is moved to the unloading chamber in the production line, and then the glass substrate is taken out to the outside.
이후, 생산라인에서는 유리기판(1)으로 상술한 과정, 예컨대, "로딩챔버 로딩-히팅챔버 로딩-스퍼터링챔버 로딩-버퍼챔버 로딩-언로딩챔버 로딩"과정을 반복함으로써, 게이트 전극(20)의 하부막(21)상에 상부막(22)을 형성시키고, 결국, 유리기판(1)상에 완성된 구조를 갖는 "더블 레이어 타입"의 게이트 전극을 형성 완료한다.Thereafter, in the production line, by repeating the above-described process for the glass substrate 1, for example, "loading chamber loading-heating chamber loading-sputtering chamber loading-buffer chamber loading-unloading chamber loading" The upper film 22 is formed on the lower film 21 and finally the formation of the "double layer type" gate electrode having the completed structure on the glass substrate 1 is completed.
다른 예로, 생산라인에서, 상술한 "비연속 증착법"을 도 3에 도시된 바와 같은 "매엽식 설비"를 통해 구현하는 경우, 생산라인에서는 캐리어(도시안됨)에 탑재된 상태로 이송된 다수매의 유리기판(1)을 로봇암(32)에 의해 한 장씩 반출한 후, 반출된 한 장의 유리기판(1)을 히팅 챔버(31)에 로딩시킨다. 이 경우, 히팅 챔버(31)는 일정 온도의 열을 가하여 유리기판(1)상에 잔류하는 수분을 제거시킨다.As another example, in the production line, when the above-described "non-continuous deposition method" is implemented through a "single-wafer facility" as shown in FIG. 3, The glass substrate 1 is taken out one by one by the robot arm 32 and then the one glass substrate 1 is loaded into the heating chamber 31. In this case, the heating chamber 31 applies heat of a certain temperature to remove moisture remaining on the glass substrate 1. [
계속해서, 로봇아암(32)은 히팅 챔버(31)로부터 상술한 한 장의 유리기판(1)을 반출한 후, 이 유리기판(1)을 스퍼터링 챔버(30)에 로딩시킨다. 이 경우, 스퍼터링 챔버(30)는 로딩된 유리기판(1)으로 일련의 스퍼터링 공정을 진행시킴으로써, 해당 유리기판상(1)에 게이트 전극(20)의 하부막(21)을 증착시킨다. 이때, 생산라인에서는 스퍼터링 챔버(30)의 내부온도를 100℃ 이상의 고온으로 유지시킴으로써, 게이트 전극(20)의 하부막(21)이 유리기판상에 좀더 효율적으로 증착될 수 있도록 한다.Subsequently, the robot arm 32 takes out the above-described one glass substrate 1 from the heating chamber 31, and then loads the glass substrate 1 into the sputtering chamber 30. In this case, the sputtering chamber 30 deposits the lower film 21 of the gate electrode 20 on the glass substrate 1 by carrying out a series of sputtering processes on the loaded glass substrate 1. At this time, in the production line, the internal temperature of the sputtering chamber 30 is maintained at a high temperature of 100 ° C or more, so that the lower film 21 of the gate electrode 20 can be deposited more efficiently on the glass substrate.
이러한 스퍼터링 공정이 완료되면, 로봇암(32)은 하부막(21)이 형성된 유리기판(1)을 스퍼터링 챔버(30)로부터 반출시킨다.When the sputtering process is completed, the robot arm 32 takes out the glass substrate 1 on which the lower film 21 is formed, from the sputtering chamber 30.
이후, 생산라인에서는 유리기판(1)으로 상술한 과정, 예컨대, "로딩챔버 로딩-히팅챔버 로딩-스퍼터링챔버 로딩"과정을 반복함으로써, 게이트 전극(20)의 하부막(21)상에 상부막(22)을 형성시키고, 결국, 유리기판(1)상에 완성된 구조를 갖는 "더블 레이어 타입"의 게이트 전극을 형성 완료한다.Thereafter, in the production line, the process described above, for example, the process of "loading the loading chamber-loading the heating chamber-loading the sputtering chamber" is repeated to form the upper film 21 on the lower film 21 of the gate electrode 20 A gate electrode of a "double layer type" having a completed structure on the glass substrate 1 is finally formed.
상술한 바와 같이, 만약, 생산라인에서, "비연속 증착법"을 이용하여, 유리기판상에 "더블 레이어 타입 게이트 전극"을 형성하는 경우, 유리기판은 "하부막 및 상부막이 형성되는 중간 시점"에 반드시 "대기하는 과정"을 필요로하게 된다.As described above, if the "double layer type gate electrode" is formed on the glass substrate by using the "non-continuous deposition method" in the production line, the glass substrate is subjected to the "intermediate point at which the lower film and the upper film are formed" The process of waiting is necessarily required.
이 경우, 유리기판은 전체적인 공정 플로우 과정 중, 일정 시간 동안 정체될 수밖에 없게 되며, 결국, 생산라인에서는 "유리기판상에 파티클 등의 오염물질이 생성"되거나, "택트(Tact)의 증가로 인해 제조 코스트가 대폭 증가"하는 등의 여러 가지 심각한 문제점들을 감수할 수밖에 없게 된다.In this case, the glass substrate is inevitably stagnated for a certain period of time in the entire process flow. As a result, in the production line, "contaminants such as particles are formed on the glass substrate & Cost increase ", and so on.
이러한 문제점을 해결할 수 있는 일 방안으로, 더블 레이어 타입 게이트 전극을 상술한 "연속 증착법"을 이용하여 형성하는 방법이 대두되고 있다. 그러나, 이 "연속 증착법" 또한 예측하지 못한 문제점을 일으킨다.As a method for solving such a problem, a method of forming a double layer type gate electrode by using the above-described "continuous vapor deposition method" has emerged. However, this "continuous deposition method" also causes unpredictable problems.
상술한 바와 같이, "비연속 증착법"을 이용하여, 유리기판상에 "더블 레이어 타입 게이트 전극"을 형성하는 경우, 유리기판은 하부막이 형성된 후, 일정 시간 동안 대기중에 노출되는 과정을 겪기 때문에, 하부막상에 일정 두께, 예컨대, 100Å~200Å 정도의 산화막을 형성받을 수 있음으로써, 100℃ 정도의 고온에서 진행되는 상부막 형성공정이 진행되더라도, 상부막을 이루는 Mo, Cr 등이 하부막으로 확산되는 문제점을 미리 피할 수 있다. 물론, 이러한 "비연속 증착법"이 실시되는 경우, 생산라인에서는 "기판 플로우 정체"에 의해 "유리기판상에 파티클 등의 오염물질이 생성"되거나, "택트의 증가로 인해 제조 코스트가 대폭 증가"하는 등의 여러 가지 심각한 문제점들을 감수할 수밖에 없다.As described above, in the case of forming the "double-layer type gate electrode" on the glass substrate by using the "non-continuous deposition method", since the glass substrate undergoes the process of being exposed to the atmosphere for a certain period of time after the formation of the lower film, Since the oxide film having a thickness of about 100 Å to 200 Å can be formed on the film, even if the upper film forming process proceeding at a high temperature of about 100 ° C., Mo, Cr, etc. forming the upper film are diffused into the lower film Can be avoided in advance. Of course, when such a " non-continuous deposition method "is carried out, contaminants such as particles are generated on the glass substrate by" substrate flow stagnation " And so on.
이에 비해, "연속 증착법"을 이용하여, 유리기판상에 "더블 레이어 타입 게이트 전극"을 형성하는 경우, 유리기판은 하부막의 형성이 완료되는 즉시 상부막을 형성받기 때문에, "유리기판상에 파티클 등의 오염물질이 생성되는 문제점", "택트의 증가로 인해 제조 코스트가 대폭 증가하는 문제점" 등의 여러 가지 심각한 문제점들을 피할 수 있지만, 이 경우, 하부막이 형성된 후, 유리기판은 대기에 노출되는 과정을 겪지 않기 때문에, 별도의 산화막을 형성받을 수 없으며, 결국, 100℃ 정도의 고온에서 진행되는 상부막 형성공정이 진행되는 경우, 유리기판은 상부막을 이루는 Mo, Cr 등이 하부막으로 확산되는 문제점을 겪을 수밖에 없게 된다.On the other hand, when the "double layer type gate electrode" is formed on the glass substrate by using the "continuous vapor deposition method", since the upper film is formed as soon as the formation of the lower film is completed, Various problems such as a problem that a material is generated and a problem that a manufacturing cost is greatly increased due to an increase in tact can be avoided. However, in this case, after the lower film is formed, the glass substrate is exposed to the atmosphere A separate oxide film can not be formed. As a result, when the upper film forming process proceeds at a high temperature of about 100 ° C., the glass substrate experiences a problem that Mo, Cr, etc. forming the upper film diffuse into the lower film I can not help it.
요컨대, 상술한 "비연속 증착법"을 이용하여, 유리기판상에 "더블 레이어 타입 게이트 전극"을 형성하는 경우, 생산라인에서는 상부막이 하부막으로 확산되는 문제점을 미리 피할 수 있지만, "유리기판상에 파티클 등의 오염물질이 생성되는 문제점", "택트의 증가로 인해 제조 코스트가 대폭 증가하는 문제점" 등을 겪을 수밖에 없으며, "비연속 증착법"을 이용하여, 유리기판상에 "더블 레이어 타입 게이트 전극"을 형성하는 경우, 생산라인에서는 "유리기판상에 파티클 등의 오염물질이 생성되는 문제점", "택트의 증가로 인해 제조 코스트가 대폭 증가하는 문제점" 등을 미리 피할 수 있지만, 상부막이 하부막으로 확산되는 문제점을 겪을 수밖에 없다.In short, when the "double layer type gate electrode" is formed on the glass substrate by using the above-described "non-continuous deposition method", the problem that the upper film is diffused into the lower film in the production line can be avoided in advance, Quot ;, and " a problem that a contaminant is generated in the surface of the glass substrate ", and "a problem that the manufacturing cost increases greatly due to an increase in tact ", and the like. In the production line, "a problem that contaminants such as particles are generated on a glass substrate" and "a problem that a manufacturing cost is greatly increased due to an increase in tact" can be avoided in advance, but the upper film is diffused into the lower film I have a problem.
따라서, 본 발명의 목적은 "연속 증착법"의 공정조건을 일부 개선한 후, 이 "연속 증착법"을 이용하여, 유리기판상에 "더블 레이어 타입 게이트 전극"을 형성시킴으로써, 종래의 "유리기판상에 파티클 등의 오염물질이 생성되는 문제점", "택트의 증가로 인해 제조 코스트가 대폭 증가하는 문제점", "상부막이 하부막으로 확산되는 문제점" 등을 동시에 해결할 수 있도록 하는데 있다.Accordingly, an object of the present invention is to provide a method of forming a double layer type gate electrode on a glass substrate by partially improving the process conditions of the " continuous deposition method " , "A problem that the manufacturing cost is greatly increased due to an increase in tact", "a problem that the upper film is diffused into the lower film", and the like can be solved at the same time.
도 1은 일반적인 TFT 기판의 단면도.1 is a sectional view of a general TFT substrate.
도 2는 일반적인 인 라인(in-line) 설비의 개략적인 사시도.Figure 2 is a schematic perspective view of a typical in-line facility.
도 3은 일반적인 매엽식 설비의 개략적인 사시도.3 is a schematic perspective view of a typical single-feed facility.
< 도면의 주요 부분에 대한 부호의 설명>Description of the Related Art
20 : 게이트 전극 1 : 유리기판 10 : 로딩 챔버20: gate electrode 1: glass substrate 10: loading chamber
11,31 : 히팅 챔버 13 : 버퍼 챔버 14 : 언로딩 챔버11, 31: Heating chamber 13: Buffer chamber 14: Unloading chamber
12,30 : 스퍼터링 챔버12, 30: Sputtering chamber
상기와 같은 목적을 달성하기 위하여 본 발명에서는 "상부막의 증착온도가 높을수록 상부막이 하부막으로 좀더 활발하게 확산된다"는 사실을 미리 감안하여, "연속 증착법"을 통해 더블 레이어 타입 게이트 전극을 형성시키되, 하부막 및 상부막의 증착공정을 고온, 예컨대, 100℃ 정도의 온도조건이 아닌, 상온, 예컨대, 23.5℃ 정도의 온도조건에서 진행시킨다.In order to achieve the above object, in the present invention, considering the fact that the upper film is more actively diffused into the lower film as the deposition temperature of the upper film is higher, the double layer type gate electrode is formed through the & The deposition process of the lower film and the upper film is performed at a temperature of about room temperature, for example, about 23.5 ° C, instead of a temperature of about 100 ° C.
이러한 본 발명이 실시되는 경우, 기본적으로, 더블 레이어 타입 게이트 전극의 형성과정이 "연속 증착법"에 의해 진행되기 때문에, 본 발명이 달성되는 경우, 생산라인에서는 "유리기판상에 파티클 등의 오염물질이 생성되는 문제점", "택트의 증가로 인해 제조 코스트가 대폭 증가하는 문제점" 등을 미리 피할 수 있는 이점을 획득할 수 있다.In the case where the present invention is practiced, since the process of forming the double layer type gate electrode is basically performed by the "continuous deposition method ", when the present invention is achieved, Quot ;, " problem to be generated ", "problem that the manufacturing cost increases greatly due to an increase in tact ", and the like can be avoided in advance.
이때, 상술한 하부막 및 상부막은 상술한 바와 같이, "상온의 온도조건"을 근간으로 하여 증착되기 때문에, 생산라인에서는 "연속 증착법"을 진행시키면서도, "상부막이 하부막으로 확산되는 문제점"을 미리 피할 수 있다.At this time, since the above-described lower film and upper film are deposited based on the "temperature condition at room temperature" as described above, the "continuous film deposition method" Can be avoided in advance.
결국, 본 발명이 달성되는 경우, 생산라인에서는 종래의 "유리기판상에 파티클 등의 오염물질이 생성되는 문제점", "택트의 증가로 인해 제조 코스트가 대폭 증가하는 문제점" 등은 물론, "상부막이 하부막으로 확산되는 문제점" 또한 한꺼번에 해결되는 이점을 획득할 수 있다.As a result, when the present invention is achieved, there is a problem in that the production line has a problem such as "a problem that contaminants such as particles are generated on a glass plate", "a problem that a manufacturing cost is greatly increased due to an increase in tact" The problem of spreading to the lower film "can also be obtained at once.
이하, 첨부된 도면을 참조하여 본 발명에 따른 더블 레이어 타입 게이트 전극 형성방법을 좀더 상세히 설명하면 다음과 같다.Hereinafter, a method of forming a double layer type gate electrode according to the present invention will be described in detail with reference to the accompanying drawings.
먼저, 본 발명이 상술한 도 2에 도시된 바와 같은 인-라인 타입 설비에 의해 구현되는 예를 설명하면 다음과 같다.First, an example in which the present invention is implemented by the in-line type equipment as shown in FIG. 2 will be described as follows.
생산라인에서는 게이트 전극이 형성될 유리기판을 로딩 챔버(10)에 로딩시키고, 이어서, 이 유리기판을 히팅 챔버(11)로 이동시킨다. 이 경우, 히팅 챔버(11)는 일정 온도의 열을 가하여 유리기판(1)상에 잔류하는 수분을 제거시킨다.In the production line, the glass substrate on which the gate electrode is to be formed is loaded into the loading chamber 10, and then the glass substrate is moved to the heating chamber 11. In this case, the heating chamber 11 applies heat of a certain temperature to remove moisture remaining on the glass substrate 1. [
계속해서, 생산라인에서는 유리기판(1)을 스퍼터링 챔버(12)로 이동시킨다. 이 경우, 스퍼터링 챔버(12)는 로딩된 유리기판(1)으로 일련의 스퍼터링 공정을 진행시킴으로써, 해당 유리기판(1)상에 게이트 전극(20)의 하부막(21)을 증착시킨다.Subsequently, in the production line, the glass substrate 1 is moved to the sputtering chamber 12. In this case, the sputtering chamber 12 deposits the lower film 21 of the gate electrode 20 on the glass substrate 1 by carrying out a series of sputtering processes on the loaded glass substrate 1.
이때, 하부막(21)은 Al 또는 Al 합금으로 이루어진다. 이 경우, 하부막(21)의 Al 합금은 Al에 0.05~10 원자% 이하의 Nd, Ni, Ta, Zr, Ti, Si, Cu, Mo, Co, Bi, Ag, W, Y의 하나를 함유한 Al계의 합금으로 이루어진다.At this time, the lower film 21 is made of Al or Al alloy. In this case, the Al alloy of the lower film 21 may contain one of Nd, Ni, Ta, Zr, Ti, Si, Cu, Mo, Co, Bi, Ag, Al alloy.
이와 같은 하부막(21) 증착공정이 이루어질 때, 생산라인에서는 스퍼터링 챔버(12)의 내부온도를 종래와 달리, 상온, 예컨대, 23.5℃로 유지시킨다.When such a lower film 21 deposition process is performed, the internal temperature of the sputtering chamber 12 is maintained at a room temperature, for example, 23.5 캜, in the production line, unlike the prior art.
계속해서, 생산라인에서는 상술한 하부막(21) 형성공정이 완료되는 즉시, 하부막(21)상으로 일련의 스퍼터링공정을 연속 진행시킴으로써, 하부막(21)상에 상부막(22)을 증착시킨다. 이때, 상부막(22)은 Mo, Cr으로 이루어진다.Subsequently, in the production line, as soon as the above-described formation process of the lower film 21 is completed, the upper film 22 is deposited on the lower film 21 by continuously performing a series of sputtering processes on the lower film 21 . At this time, the upper film 22 is made of Mo and Cr.
이와 같은 상부막(22) 증착공정이 이루어질 때에도, 생산라인에서는 스프터링 챔버(12)의 내부온도를 종래와 달리, 상온, 예컨대, 23.5℃로 유지시킨다.Even when such a deposition process of the upper film 22 is carried out, the internal temperature of the sputtering chamber 12 is maintained at room temperature, for example, 23.5 DEG C, unlike the conventional one.
이러한 상부막(22) 형성공정이 완료되면, 최종적으로 형성된 게이트 전극(20)은 하부막(21) 및 상부막(22)이 연속적으로 형성된 더블 레이어 타입을 이루게 된다.When the upper film 22 is formed, the finally formed gate electrode 20 becomes a double layer type in which the lower film 21 and the upper film 22 are continuously formed.
이러한 본 발명이 실시되는 경우, 기본적으로, 더블 레이어 타입 게이트 전극(20)의 형성과정이 "연속 증착법"에 의해 진행되기 때문에, 유리기판(1)은 "하부막(21) 및 상부막(22)이 형성되는 중간 시점"에 "대기하는 과정"을 필요로하지 않게 되며, 결국, 본 발명이 달성되는 경우, 생산라인에서는 "유리기판(1)상에 파티클 등의 오염물질이 생성되는 문제점", "택트의 증가로 인해 제조 코스트가 대폭 증가하는 문제점" 등을 미리 피할 수 있는 이점을 획득할 수 있다.When the present invention is practiced, basically, since the process of forming the double-layer type gate electrode 20 is carried out by the "continuous deposition method ", the glass substrate 1 is formed of the" lower film 21 and upper film 22 Quot; waiting for " at the intermediate point of time when the glass substrate 1 is formed. Thus, if the present invention is achieved, the problem of "contaminants such as particles on the glass substrate 1 & , "A problem that the manufacturing cost is greatly increased due to an increase in tact ", and the like can be avoided in advance.
또한, 본 발명에서는 "상부막(22)의 증착온도가 높을수록 상부막(22)이 하부막(21)으로 좀더 활발하게 확산된다"는 사실을 미리 감안하여, "연속 증착법"을 통해 더블 레이어 타입 게이트 전극을 형성시키되, 하부막(21) 및 상부막(22)의 증착공정을 고온, 예컨대, 100℃ 정도의 온도조건이 아닌, 상온, 예컨대, 23.5℃ 정도의 온도조건에서 진행시키기 때문에, 본 발명이 달성되는 경우, 생산라인에서는 "연속 증착법"을 진행시키면서도, "상부막(22)이 하부막(22)으로 확산되는 문제점"을 미리 피할 수 있다.In the present invention, in consideration of the fact that the upper film 22 is more actively diffused into the lower film 21 as the deposition temperature of the upper film 22 is higher, Type gate electrode is formed. Since the deposition process of the lower film 21 and the upper film 22 is performed at a temperature of about room temperature, for example, about 23.5 ° C, instead of a temperature of about 100 ° C, When the present invention is achieved, the problem of "the upper film 22 being diffused into the lower film 22" can be avoided in advance, while the "continuous vapor deposition method" is advanced in the production line.
결국, 본 발명이 달성되는 경우, 생산라인에서는 종래의 "유리기판(1)상에 파티클 등의 오염물질이 생성되는 문제점", "택트의 증가로 인해 제조 코스트가 대폭 증가하는 문제점" 등은 물론, "상부막(22)이 하부막(22)으로 확산되는 문제점" 또한 한꺼번에 해결되는 이점을 획득할 수 있다.As a result, when the present invention is achieved, there is a problem that contaminants such as particles are generated on the glass substrate 1 in the conventional production line, a problem that the manufacturing cost is greatly increased due to an increase in tact, , "The problem that the upper film 22 is diffused into the lower film 22" can also be solved at once.
계속해서, 생산라인에서는 게이트 전극의 하부막이 형성된 유리기판을 버퍼 챔버(13)로 이동시킨다. 이 경우, 유리기판은 버퍼 챔버(13) 내부에서 일련의 냉각과정을 진행받게 된다. 이러한 냉각과정이 완료되면, 생산라인에서는 유리기판(1)을 언로딩 챔버(14)로 이동시킨 후, 이 유리기판(1)을 외부로 반출함으로써, 본 발명에 따른 더블 레이어 타입 게이트 전극 형성공정을 완료한다.Subsequently, in the production line, the glass substrate on which the lower film of the gate electrode is formed is moved to the buffer chamber 13. In this case, the glass substrate is subjected to a series of cooling processes in the buffer chamber 13. [ When the cooling process is completed, the glass substrate 1 is moved to the unloading chamber 14 in the production line, and then the glass substrate 1 is taken out to the outside. In the double layer type gate electrode forming process .
다음으로, 본 발명이 도 3에 도시된 바와 같은 매엽식 설비에 의해 구현되는 예를 설명하면 다음과 같다.Next, an example in which the present invention is implemented by a single-wafer facility as shown in FIG. 3 will be described.
먼저, 생산라인에서는 캐리어에 탑재된 상태로 이송된 다수매의 유리기판(1)을 로봇암(32)에 의해 한 장씩 반출한 후, 반출된 한 장의 유리기판(1)을 히팅 챔버(31)에 로딩시킨다. 이 경우, 히팅 챔버(31)는 일정 온도의 열을 가하여 유리기판(1)상에 잔류하는 수분을 제거시킨다.First, in a production line, a plurality of glass substrates 1 transferred in a state of being mounted on a carrier are carried out one by one by a robot arm 32, and then a single glass substrate 1 taken out is placed in a heating chamber 31, Lt; / RTI > In this case, the heating chamber 31 applies heat of a certain temperature to remove moisture remaining on the glass substrate 1. [
계속해서, 로봇아암(32)은 히팅 챔버(32)로부터 상술한 한 장의 유리기판(1)을 반출한 후, 이 유리기판(1)을 스퍼터링 챔버(30)에 로딩시킨다. 이 경우, 스퍼터링 챔버(30)는 로딩된 유리기판(1)으로 일련의 스퍼터링 공정을 진행시킴으로써, 해당 유리기판(1)상에 게이트 전극의 하부막(21)을 증착시킨다.Subsequently, the robot arm 32 takes out the above-described one glass substrate 1 from the heating chamber 32, and then loads the glass substrate 1 into the sputtering chamber 30. In this case, the sputtering chamber 30 deposits the lower film 21 of the gate electrode on the glass substrate 1 by carrying out a series of sputtering processes on the loaded glass substrate 1.
이때, 하부막(21)은 Al 또는 Al 합금으로 이루어진다. 이 경우, 하부막(21)의 Al 합금은 Al에 0.05~10 원자% 이하의 Nd, Ni, Ta, Zr, Ti, Si, Cu, Mo, Co, Bi, Ag, W, Y의 하나를 함유한 Al계의 합금으로 이루어진다.At this time, the lower film 21 is made of Al or Al alloy. In this case, the Al alloy of the lower film 21 may contain one of Nd, Ni, Ta, Zr, Ti, Si, Cu, Mo, Co, Bi, Ag, Al alloy.
이와 같은 하부막(21) 증착공정이 이루어질 때, 생산라인에서는 스퍼터링 챔버(30)의 내부온도를 종래와 달리, 상온, 예컨대, 23.5℃로 유지시킨다.When such a deposition process of the lower film 21 is performed, the internal temperature of the sputtering chamber 30 is maintained at room temperature, for example, 23.5 캜, in the production line, unlike the prior art.
계속해서, 생산라인에서는 상술한 하부막(21) 형성공정이 완료되는 즉시, 하부막(21)상으로 일련의 스퍼터링공정을 연속 진행시킴으로써, 하부막(21)상에 상부막(22)을 증착시킨다. 이때, 상부막(22)은 Mo, Cr으로 이루어진다.Subsequently, in the production line, as soon as the above-described formation process of the lower film 21 is completed, the upper film 22 is deposited on the lower film 21 by continuously performing a series of sputtering processes on the lower film 21 . At this time, the upper film 22 is made of Mo and Cr.
이와 같은 상부막 증착공정이 이루어질 때에도, 생산라인에서는 스프터링 챔버(30)의 내부온도를 종래와 달리, 상온, 예컨대, 23.5℃로 유지시킨다.Even when such a top film deposition process is performed, in the production line, the internal temperature of the sputtering chamber 30 is kept at room temperature, for example, 23.5 캜, unlike the prior art.
이러한 상부막(22) 형성공정이 완료되면, 최종적으로 형성된 게이트 전극은 하부막(21) 및 상부막(22)이 연속적으로 형성된 더블 레이어 타입을 이루게 된다.When the upper film 22 is formed, the finally formed gate electrode has a double layer type in which the lower film 21 and the upper film 22 are continuously formed.
이러한 본 발명의 다른 실시예가 진행되는 경우, 상술한 실시예와 마찬가지로, 더블 레이어 타입 게이트 전극(20)의 형성과정이 "연속 증착법"에 의해 진행되기 때문에, 유리기판(1)은 "하부막(21) 및 상부막(22)이 형성되는 중간 시점"에 "대기하는 과정"을 필요로하지 않게 되며, 결국, 본 발명의 다른 실시예가 달성되는 경우, 생산라인에서는 "유리기판(1)상에 파티클 등의 오염물질이 생성되는 문제점", "택트의 증가로 인해 제조 코스트가 대폭 증가하는 문제점" 등을 미리 피할 수 있는 이점을 획득할 수 있다.When the process of forming the double layer type gate electrode 20 is performed by the "continuous vapor deposition method ", the glass substrate 1 is subjected to the" Quot; wait " at the " intermediate point of time when the upper film 22 and the upper film 22 are formed "is no longer necessary. As a result, when another embodiment of the present invention is achieved, A problem that contaminants such as particles are generated "," a problem that a manufacturing cost is greatly increased due to an increase in tact ", and the like can be avoided in advance.
또한, 본 발명의 다른 실시예에서는 상술한 실시예와 마찬가지로, "상부막(22)의 증착온도가 높을수록 상부막(22)이 하부막(21)으로 좀더 활발하게 확산된다"는 사실을 미리 감안하여, "연속 증착법"을 통해 더블 레이어 타입 게이트 전극을 형성시키되, 하부막(210 및 상부막(22)의 증착공정을 고온, 예컨대, 100℃ 정도의 온도조건이 아닌, 상온, 예컨대, 23.5℃ 정도의 온도조건에서 진행시키기 때문에, 본 발명의 다른 실시예가 달성되는 경우, 생산라인에서는 "연속 증착법"을 진행시키면서도, "상부막(22)이 하부막(21)으로 확산되는 문제점"을 미리 피할 수 있다.In another embodiment of the present invention, the fact that "the upper film 22 is more actively diffused into the lower film 21 as the deposition temperature of the upper film 22 is higher" The deposition process of the lower film 210 and the upper film 22 is performed at a high temperature, for example, at a room temperature of, for example, 23.5 The problem that "the upper film 22 is diffused into the lower film 21" can be predicted in advance while continuing the "continuous vapor deposition method" in the production line in the case where another embodiment of the present invention is achieved Can be avoided.
결국, 본 발명의 다른 실시예가 달성되는 경우, 상술한 실시예와 마찬가지로, 생산라인에서는 종래의 "유리기판상에 파티클 등의 오염물질이 생성되는 문제점", "택트의 증가로 인해 제조 코스트가 대폭 증가하는 문제점" 등은 물론, "상부막이 하부막으로 확산되는 문제점" 또한 한꺼번에 해결되는 이점을 획득할 수 있다.As a result, when another embodiment of the present invention is achieved, the production line has a problem such that contaminants such as particles are generated on the glass plate in the production line, a problem that the production cost is greatly increased Problem of spreading the upper film to the lower film "as well as the above-mentioned problems can be solved at once.
이러한 스퍼터링 공정이 완료되면, 로봇암(32)은 게이트 전극의 하부막(21) 및 상부막(22)이 형성된 유리기판을 스퍼터링챔버로부터 반출시킴으로써, 본 발명의 다른 실시예에 따른 더블 레이어 타입 게이트 전극 형성공정을 완료한다.When the sputtering process is completed, the robot arm 32 moves the glass substrate on which the lower film 21 and the upper film 22 of the gate electrode are formed, from the sputtering chamber, Thereby completing the electrode forming process.
이상에서 상세히 설명한 바와 같이, 본 발명에서는 "상부막의 증착온도가 높을수록 상부막이 하부막으로 좀더 활발하게 확산된다"는 사실을 미리 감안하여, "연속 증착법"을 통해 더블 레이어 타입 게이트 전극을 형성시키되, 하부막 및 상부막의 증착공정을 고온, 예컨대, 100℃ 정도의 온도조건이 아닌, 상온, 예컨대, 23.5℃ 정도의 온도조건에서 진행시킨다.As described in detail above, in the present invention, a double layer type gate electrode is formed through a "continuous deposition method " in consideration of the fact that the upper film is more actively diffused into the lower film as the deposition temperature of the upper film is higher , The lower film and the upper film is conducted at a temperature of about room temperature, for example, about 23.5 ° C, instead of a temperature of about 100 ° C.
이러한 본 발명이 실시되는 경우, 기본적으로, 더블 레이어 타입 게이트 전극의 형성과정이 "연속 증착법"에 의해 진행되기 때문에, 본 발명이 달성되는 경우, 생산라인에서는 "유리기판상에 파티클 등의 오염물질이 생성되는 문제점", "택트의 증가로 인해 제조 코스트가 대폭 증가하는 문제점" 등을 미리 피할 수 있는 이점을 획득할 수 있다.In the case where the present invention is practiced, since the process of forming the double layer type gate electrode is basically performed by the "continuous deposition method ", when the present invention is achieved, Quot ;, " problem to be generated ", "problem that the manufacturing cost increases greatly due to an increase in tact ", and the like can be avoided in advance.
이때, 상술한 하부막 및 상부막은 상술한 바와 같이, "상온의 온도조건"을 근간으로 하여 증착되기 때문에, 생산라인에서는 "연속 증착법"을 진행시키면서도, "상부막이 하부막으로 확산되는 문제점"을 미리 피할 수 있다.At this time, since the above-described lower film and upper film are deposited based on the "temperature condition at room temperature" as described above, the "continuous film deposition method" Can be avoided in advance.
결국, 본 발명이 달성되는 경우, 생산라인에서는 종래의 "유리기판상에 파티클 등의 오염물질이 생성되는 문제점", "택트의 증가로 인해 제조 코스트가 대폭 증가하는 문제점" 등은 물론, "상부막이 하부막으로 확산되는 문제점" 또한 한꺼번에 해결되는 이점을 획득할 수 있다.As a result, when the present invention is achieved, there is a problem in that the production line has a problem such as "a problem that contaminants such as particles are generated on a glass plate", "a problem that a manufacturing cost is greatly increased due to an increase in tact" The problem of spreading to the lower film "can also be obtained at once.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960050390A KR100272249B1 (en) | 1996-10-30 | 1996-10-30 | Modifying method for double layer type gate pole |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960050390A KR100272249B1 (en) | 1996-10-30 | 1996-10-30 | Modifying method for double layer type gate pole |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980030909A KR19980030909A (en) | 1998-07-25 |
| KR100272249B1 true KR100272249B1 (en) | 2000-11-15 |
Family
ID=19479911
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960050390A KR100272249B1 (en) | 1996-10-30 | 1996-10-30 | Modifying method for double layer type gate pole |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100272249B1 (en) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100398868B1 (en) * | 1998-12-30 | 2004-03-19 | 주식회사 대우일렉트로닉스 | Method for receiving a ett information in the digital broadcasting receiver |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343683A (en) * | 1992-06-04 | 1993-12-24 | Fujitsu Ltd | Thin film transistor matrix and manufacturing method thereof |
-
1996
- 1996-10-30 KR KR1019960050390A patent/KR100272249B1/en not_active IP Right Cessation
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05343683A (en) * | 1992-06-04 | 1993-12-24 | Fujitsu Ltd | Thin film transistor matrix and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980030909A (en) | 1998-07-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1091947C (en) | Method for producing semiconductor device | |
| CN100511690C (en) | Source/drain electrodes, transistor substrates and manufacture methods, thereof, and display devices | |
| JP5247448B2 (en) | Conductive film forming method and thin film transistor manufacturing method | |
| US7632694B2 (en) | Manufacturing method for a TFT electrode for preventing metal layer diffusion | |
| WO2011056710A2 (en) | Thin film transistors having multiple doped silicon layers | |
| US6040206A (en) | Thin film transistor | |
| US7879716B2 (en) | Metal seed layer deposition | |
| US20090200678A1 (en) | Device comprising multi-layered thin film having excellent adhesive strength and method for fabricating the same | |
| KR101760839B1 (en) | Method for depositing a thin film electrode and thin film stack | |
| KR100272249B1 (en) | Modifying method for double layer type gate pole | |
| KR20130026007A (en) | Method of manufacturing flexible metal substrate, flexible electronic device and flexible metal substrate using a corrosion-resistant mother substrate | |
| US9136354B2 (en) | Methods for manufacturing passivation layer and thin film transistor array substrate | |
| KR100349625B1 (en) | Method for fabrication of epitaxial cobalt-disilicide layer at low temperatures | |
| JP3353832B2 (en) | Method and apparatus for manufacturing thin film transistor | |
| KR20130026008A (en) | Flexible metal substrate and flexible electronic device manufacturing method using a mother substrate having a protective layer and flexible metal substrate and flexible electronic device manufactured by the method | |
| CN100372129C (en) | Germanium, silicon Schotty diode and preparation method | |
| JPH04116829A (en) | Semiconductor device and manufacture thereof | |
| WO2022108793A1 (en) | Semiconductor electronic devices including sidewall barrier layers and methods of fabricating the same | |
| US20080095975A1 (en) | Polycrystalline silicon thin film and method for forming the same | |
| JPH03159247A (en) | Manufacture of matrix of thin film transistor | |
| JPS63240067A (en) | Formation of gate insulating film of mis type semiconductor device | |
| JPH0344968A (en) | Semiconductor device and manufacture thereof | |
| JPH04130776A (en) | Thin film transistor | |
| CN106057910A (en) | Film transistor, array substrate and manufacturing method thereof | |
| JPH09102470A (en) | Manufacture of semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20080729 Year of fee payment: 9 |
|
| LAPS | Lapse due to unpaid annual fee |