KR100271134B1 - Circuit for compensating energy with feedback function - Google Patents

Circuit for compensating energy with feedback function Download PDF

Info

Publication number
KR100271134B1
KR100271134B1 KR1019980009400A KR19980009400A KR100271134B1 KR 100271134 B1 KR100271134 B1 KR 100271134B1 KR 1019980009400 A KR1019980009400 A KR 1019980009400A KR 19980009400 A KR19980009400 A KR 19980009400A KR 100271134 B1 KR100271134 B1 KR 100271134B1
Authority
KR
South Korea
Prior art keywords
sustain
voltage
panel
load
display panel
Prior art date
Application number
KR1019980009400A
Other languages
Korean (ko)
Other versions
KR19990075293A (en
Inventor
문성학
Original Assignee
구자홍
엘지전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구자홍, 엘지전자주식회사 filed Critical 구자홍
Priority to KR1019980009400A priority Critical patent/KR100271134B1/en
Publication of KR19990075293A publication Critical patent/KR19990075293A/en
Application granted granted Critical
Publication of KR100271134B1 publication Critical patent/KR100271134B1/en

Links

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/28—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels
    • G09G3/288—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using luminous gas-discharge panels, e.g. plasma panels using AC panels
    • G09G3/296—Driving circuits for producing the waveforms applied to the driving electrodes
    • G09G3/2965—Driving circuits for producing the waveforms applied to the driving electrodes using inductors for energy recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G09G2330/023—Power management, e.g. power saving using energy recovery or conservation

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of Gas Discharge Display Tubes (AREA)

Abstract

PURPOSE: A circuit for compensating energy with a feedback function is provided to be capable of minimizing consumption power and enhancing efficiency by supplying external sustain voltage from a resonant point of an LC resonant waveform in accordance with the load variance of the PDP. CONSTITUTION: A sustain drivers(20,22) are symmetrically connected to both ends of the PDP to supply a sustain voltage to the PDP. A current detector(24) is commonly connected to the sustain drivers(20,22). An I/V converter(26) is connected to the current detector(24) and is also connected to an amplifier(28), which is connected to an A/D converter(30). The A/D converter(30) is connected to a timing controller(32). A panel capacitor(Cp) represents an electrostatic capacitance formed between a Y electrode and a Z electrode.

Description

피드백 기능을 가지는 에너지 보상회로(Circuit For Compensating Energy With Feedback Function)Circuit For Compensating Energy With Feedback Function

본 발명은 플라즈마 디스플레이 패널(Plasma Display panels : 이하 "PDP"에 관한 것으로, 특히 교류(AC) 방식의 PDP에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to plasma display panels (hereinafter referred to as "PDPs"), and more particularly, to an PDP of an AC system.

PDP는 가스방전을 이용한 화상 표시장치로서 최근의 개발노력으로 대화면에서 영상 품질이 향상되고 있다. PDP는 그 구동방식에 따라 크게 대향방전을 하게 되는 직류(DC) 방식과 면방전을 하게 되는 교류(AC) 방식으로 대별된다. 교류방식의 PDP는 직류방식에 비하여 저소비전력과 라이프 타임의 큰 장점이 있기 때문에 주목을 받고 있는 구동방식이다. 교류 구동방식의 PDP는 유전체를 사이에 두고 교류전압을 인가시켜 그 반주기마다 방전을 행하게 하는 것으로 도 1과 같이, X전극(2)에 교차 되도록 Y전극과 Z전극(4, 6)이 나란하게 배열되어짐과 아울러, X, Y, Z 전극(2, 4, 6)의 교차부에 매트릭스 형태로 배열되어진 M×N개의 화소들로 이루어진 표시패널(10)과, 기수라인과 우수라인의 X전극(2)에 각각 접속되어 X전극(2)을 구동시키기 위한 어드레스 드라이버(Address Driver), (12, 14)와, Y전극(4)에 접속되어 Y전극(4)을 구동시키기 위한 스캔/서스테인 드라이버(Scan ＆ Sustain Driver), (16)와, Z전극(6)에 접속되어 Z전극(6)을 구동시키기 위한 서스테인 드라이버(18)를 구비한다. 화상 데이터를 표시하기 위해서는 한 개의 프레임을 구성하는 각 서브프레임에서 리셋, 어드레스 및 서스테인 기간이 연속되어 행해진다. 여기서, 공통 전극인 Z전극(6)과 주사전극인 Y전극(4)은 서스테인 기간동안 벽전하를 유지하기 위한 면방전을 하게 된다. 이를 위하여, 서스테인 드라이버(16, 18)는 X, Y 전극을 활성화시키기 위한 고전위의 서스테인 전압을 인가하게 된다. 리셋과 어드레스 기간은 이전 서브 프레임에서 표시된 화상 데이터를 소거 및 중화시키기 위하여 X전극(2)과 Y전극(4) 또는 X전극(2)과 Z전극(6) 사이에 대향방전을 하게 되고 어드레스 기간 중에는 화상 데이터가 어드레스 드라이버(12, 14)를 경유하여 X전극(2)에 공급되어 화상 데이터가 표시된다. 이와 같이, 화상 데이터를 표시하기 위한 일련의 리셋, 어드레스, 서스테인 구간 중에 서스테인 기간동안 거의 대부분의 에너지가 소비된다. PDP가 차세대 화상표시장치로서 입지를 확고히 하기 위해서는 소비전력과 제조단가의 저감 그리고 고화질화의 과제를 안고 있다. 소비전력을 최소화하기 위한 방안으로 무효전력의 회수를 위한 개발이 행해지고 있다.PDP is an image display device using gas discharge, and the image quality is improved in a large screen with recent development efforts. PDP is roughly classified into a direct current (DC) method and a direct current (AC) method that perform surface discharge. AC type PDP is attracting attention because it has big advantages of low power consumption and life time compared to DC type. In the AC drive type PDP, an AC voltage is applied between dielectrics to discharge every half cycle. As shown in FIG. 1, the Y and Z electrodes 4 and 6 are arranged side by side so as to cross the X electrode 2. A display panel 10 made up of M × N pixels arranged in a matrix at the intersections of the X, Y, and Z electrodes 2, 4, and 6, and an X electrode of odd and even lines Address drivers, 12 and 14, respectively connected to (2) to drive the X electrode 2, and scan / sustain to connect to the Y electrode 4 to drive the Y electrode 4; A driver " Scan & Sustain Driver ", 16, and a sustain driver 18 connected to the Z electrode 6 for driving the Z electrode 6 are provided. In order to display image data, reset, address, and sustain periods are successively performed in each subframe constituting one frame. Here, the Z electrode 6 serving as the common electrode and the Y electrode serving as the scanning electrode perform surface discharge for maintaining wall charge during the sustain period. To this end, the sustain drivers 16 and 18 apply a high potential sustain voltage for activating the X and Y electrodes. The reset and address periods face opposite discharges between the X electrode 2 and the Y electrode 4 or the X electrode 2 and the Z electrode 6 in order to erase and neutralize the image data displayed in the previous subframe. Image data is supplied to the X electrode 2 via the address drivers 12 and 14 to display the image data. In this manner, most of the energy is consumed during the sustain period during the series of reset, address, and sustain periods for displaying the image data. In order to solidify its position as the next-generation image display device, PDP has the challenges of lowering power consumption, manufacturing cost, and increasing image quality. In order to minimize the power consumption, development for the recovery of reactive power has been carried out.

실제로, 미국특허4,866,349는 소비전력의 저감을 위해 표시 패널(10)에 인가되는 LC 직렬 공진파형을 이용하여 서스테인 전압의 소비전력을 최소화 하기 위한 방안을 제시하였다. 이 에너지 보상회로는 도 1에 도시된 서스테인 드라이버들(16, 18)에 적용된다. 에너지 보상회로가 적용된 서스테인 드라이버(16, 18)를 표시 패널을 중심으로 각각 A측과 B측으로 상세히 나타내면 도 2와 같다. 도 2에서, A측 서스테인 드라이버(16)는 패널에 병렬로 접속되어진 제3, 제4 스위치(S3, S4) 및 인덕터(L)와, 인덕터(L)에 병렬로 접속되어진 제1 및 제2 다이오드(D1, D2)와, 제1 및 제2 다이오드(D1, D2)에 각각 접속되어진 제1 및 제2 스위치(S1, S2)와, 제1 및 제2 스위치(S1, S2)에 공통으로 접속되어진 캐피시터(C)를 구비한다. 패널 캐피시터(Cp)는 도 1에 도시된 표시 패널(10)에서 Y전극(4)과 Z전극(6) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다. 패널 캐피시터(Cp)를 중심으로 A측 서스테인 드라이버(16)와 대향되게 접속된 B측 서스테인 드라이버(18)는 A측 서스테인 드라이버(16)와 동일한 구성을 갖게 된다.In fact, US Patent 4,866, 349 proposes a method for minimizing the power consumption of the sustain voltage by using the LC series resonant waveform applied to the display panel 10 to reduce the power consumption. This energy compensation circuit is applied to the sustain drivers 16 and 18 shown in FIG. The sustain drivers 16 and 18 to which the energy compensation circuit is applied are shown in detail as A and B sides of the display panel, respectively, as shown in FIG. 2. In Fig. 2, the A side sustain driver 16 includes third and fourth switches S3 and S4 and inductor L connected in parallel to the panel, and first and second connected in parallel to the inductor L. In FIG. In common with the diodes D1 and D2, the first and second switches S1 and S2 connected to the first and second diodes D1 and D2, respectively, and the first and second switches S1 and S2. The capacitor C connected is provided. The panel capacitor Cp equivalently represents the capacitance formed between the Y electrode 4 and the Z electrode 6 in the display panel 10 illustrated in FIG. 1. The B side sustain driver 18, which is connected to the A side sustain driver 16 with respect to the panel capacitor Cp, has the same configuration as the A side sustain driver 16. As shown in FIG.

도 2 및 도 3을 참조하여 종래의 에너지 보상회로의 동작을 스위칭 상태에 따라 설명하기로 한다.2 and 3, the operation of the conventional energy compensation circuit will be described according to the switching state.

A측 서스테인 드라이버(16)에서 제3 스위치(S3)가 닫히고 B측 서스테인 드라이버(18)에서 제4 스위치(S′4)가 닫히게 되면 서스테인 전압(Vs)은 제3 스위치(S3)를 경유하여 패널 캐피시터(Cp)에 서스테인 전압(Vs)이 충전된다. B측 서스테인 드라이버(18)에서 제3 스위치(S′3)가 닫히고 A측 서스테인 드라이버(16)에서 제4 스위치(S4)가 닫히게 되면 패널 캐피시터(Cp)에 충전된 서스테인 전압(Vs)이 제4 스위치(S4)를 경유하여 기저 전위(GND) 쪽으로 방전된다. 이들 A측과 B측 서스테인 드라이버(16, 18)의 동작은 연속해서 진행된다. 이 때, 패널 캐피시터(Cp)의 충방전시 전력손실이 발생되는데 이를 인덕터(L)와 캐피시터(C)에서 저장하고 패널 캐피시터(Cp)를 충전할 때 에너지 저장용 캐피시터(C)에 충전된 전압을 패널 캐피시터(Cp)에 공급함으로써 낮은 전압으로도 서스테인 전압(Vs)을 공급하게 된다. 방전시(즉, B측 서스테인 드라이버에서 패널 캐피시터(Cp)를 충전할 때) 제4 스위치(S4)를 닫기 전에 제2 스위치(S2)를 닫게 되면 신호패스는 도면에서 일점쇄선으로 나타낸 신호패스(B측 서스테인 드라이버→패널 캐피시터Cp→인덕터L→제2 스위치S2→캐피시터C)를 따라 캐피시터(C)는 전압(Vs)이 충전된다. 그리고 제2 스위치(S2)를 열고 제4 스위치(S4)를 닫으면 B측 서스테인 드라이버(18)의 충전이 완료된다. A측 서스테인 드라이버(16)에서 패널 캐피시터(Cp)를 충전하는 경우, 제3 스위치(S3)를 닫기 전에 제1 스위치(S1)를 닫으면 점선으로 나타낸 신호패스(캐피시터C→제1 스위치S1→인덕터L→패널 캐피시터Cp→B측 서스테인 드라이버)를 따라 캐피시터(C)에 저장된 전압(Vs)이 패널 캐피시터(Cp)에 충전된다. 이와 같이, 외부 서스테인 전압(Vs)을 이용하여 패널 캐피시터(Cp)를 충전하기 전에 에너지 저장용 캐피시터(C)에서 패널 캐피시터(Cp)에 전압을 공급함으로써 낮은 전압으로 패널에 서스테인 전압을 공급할 수 있게 된다.When the third switch S3 is closed in the A side sustain driver 16 and the fourth switch S′4 is closed in the B side sustain driver 18, the sustain voltage Vs is passed through the third switch S3. The sustain voltage Vs is charged to the panel capacitor Cp. When the third switch S′3 is closed in the B side sustain driver 18 and the fourth switch S4 in the A side sustain driver 16 is closed, the sustain voltage Vs charged in the panel capacitor Cp is reset. 4 is discharged toward the ground potential GND via the switch S4. The operation of these A side and B side sustain drivers 16 and 18 proceeds continuously. At this time, a power loss occurs during charging and discharging of the panel capacitor Cp, which is stored in the inductor L and the capacitor C and the voltage charged in the energy storage capacitor C when the panel capacitor Cp is charged. Is supplied to the panel capacitor Cp to supply the sustain voltage Vs even at a low voltage. If the second switch S2 is closed before closing the fourth switch S4 at the time of discharging (that is, when the B-side sustain driver charges the panel capacitor Cp), the signal path is indicated by a dashed line in the figure. The capacitor C is charged with the voltage Vs along the B side sustain driver? Panel capacitor Cp? Inductor L? Second switch S2? When the second switch S2 is opened and the fourth switch S4 is closed, the charging of the B side sustain driver 18 is completed. In the case where the A side sustain driver 16 charges the panel capacitor Cp, if the first switch S1 is closed before closing the third switch S3, the signal path indicated by the dotted line (capacitor C → first switch S1 → inductor) is closed. The voltage Vs stored in the capacitor C is charged to the panel capacitor Cp along with L? Panel capacitor Cp? B side sustain driver. In this way, before the panel capacitor Cp is charged using the external sustain voltage Vs, the energy storage capacitor C supplies the voltage to the panel capacitor Cp so that the sustain voltage can be supplied to the panel at a low voltage. do.

여기서, 표시 패널(10)은 온/오프 수에 따라 혹은 표시되는 화상 데이터의 휘도 등에 따라 부하가 달라지게 된다. 패널의 부하가 달라지게 되면 시간축 상에서 서스테인 전압(Vs)의 라이징 타임(tr)이 달라지게 되거 인덕터(L)와 패널 캐피시터(Cp)로 이루어진 LC 질력 공진회로의 공진 주파수에서 공진점이 달라지게 된다. 이에 따라, 종래의 에너지 보상회로는 패널 캐피시터(Cp)의 부하(Load) 변동에 따라 정전용량값(C)이 달라지게 되는 것을 무시하여 서스테인 전압(Vs)에서 에너지 회수율이 떨어지는 문제점이 있다. 도 4의 특성도를 참조하면, 제3 스위치(S3)가 닫힌 경우 정상상태에서 패널 캐피시터(Cp)에 공급되는 서스테인 전압(Vs)의 라이징 타임(tr)은 LC 공진파형(WR)의 최고정점(공진점), (PR)일 때 동기되어 에너지 효율이 최고가 된다. 그러나, 표시 패널(10)의 부하가 변동되어 패널 캐피시터(Cp)의 정전용량값이 달라지게 되면 LC 공진파형의 공진점(PR)과 서스테인 전압(Vs)의 공급 시점이 어긋나게 된다. 이 때, 외부에서 공급되는 서스테인 전압(Vs)은 정상상태보다 큰 전압레벨로 표시 패널(10)에 공급되어야 하기 때문에 소비전력이 급증하게 된다. 실제로, 도 5에서 패널의 정전용량값이 증가하게 되면 이 때의 서스테인 전압(Vs)의 라이징 타임(tr1)은 정상상태의 라이징 타임(tr2)보다 길어지게 된다. 반면에, 패널의 정전용량값(Cp)이 감소하게 되면 이 때의 서스테인 전압(Vs)의 라이징 타임(tr3)은 정상상태의 라이징 타임(tr2)보다 짧아지게 된다. 즉, 종래의 에너지 보상회로는 패널 캐피시터(Cp)의 용량 변화에 따라 도 6의 특성도에서 알 수 있는 바와 같이 타이밍 에러를 발생하여 에너지 효율이 현저히 떨어지는 문제점이 나타난다. 도 6의 (A)에서, 패널 캐피시터(Cp)가 증가될 때 LC 공진파형(WR)보다 지연된 시간(t1△)만큼 타이밍 에러를 발생하게 된다. 도 6의 (B)에서, 패널 캐피시터(Cp)가 감소될 때 LC 공진파형(WLC)보다 앞선 시간(t2△)만큼 타이밍 에러를 발생하게 된다. 이 타이밍 에러는 에너지 회수율을 떨어뜨리기 때문에 패널의 부하변동에 따른 정전용량값에 따라 최적의 동기 타이밍을 제공할 수 있는 방안이 요구되고 있다.Here, the load of the display panel 10 varies depending on the number of ON / OFF or the luminance of image data to be displayed. When the load of the panel is changed, the rising time tr of the sustain voltage Vs is changed on the time axis, or the resonance point is changed at the resonance frequency of the LC mass resonance circuit composed of the inductor L and the panel capacitor Cp. Accordingly, the conventional energy compensation circuit has a problem in that the energy recovery rate is lowered at the sustain voltage Vs, ignoring the change in the capacitance value C according to the load variation of the panel capacitor Cp. Referring to the characteristic diagram of FIG. 4, when the third switch S3 is closed, the rising time tr of the sustain voltage Vs supplied to the panel capacitor Cp in the normal state is the highest of the LC resonance waveform W R. It is synchronized with peaks (resonance points) and (P R ) to achieve the highest energy efficiency. However, when the load of the display panel 10 is changed so that the capacitance value of the panel capacitor Cp is changed, the supply point of the resonance point PR and the sustain voltage Vs of the LC resonance waveform are shifted. At this time, since the sustain voltage Vs supplied from the outside must be supplied to the display panel 10 at a voltage level larger than the normal state, power consumption increases rapidly. In fact, when the capacitance value of the panel increases in FIG. 5, the rising time tr1 of the sustain voltage Vs at this time becomes longer than the rising time tr2 of the steady state. On the other hand, when the capacitance value Cp of the panel decreases, the rising time tr3 of the sustain voltage Vs at this time becomes shorter than the rising time tr2 of the steady state. That is, the conventional energy compensating circuit generates a timing error as shown in the characteristic diagram of FIG. 6 according to the change in the capacitance of the panel capacitor Cp, resulting in a significant drop in energy efficiency. In FIG. 6A, when the panel capacitor Cp is increased, a timing error is generated by a time t1Δ delayed from the LC resonance waveform W R. In FIG. 6B, when the panel capacitor Cp is decreased, a timing error is generated by a time t2Δ ahead of the LC resonance waveform W LC . Since the timing error lowers the energy recovery rate, there is a demand for a method that can provide an optimal synchronous timing according to the capacitance value of the panel load variation.

따라서, 본 발명의 목적은 소비전력을 최소화 하도록 한 피드백 기능을 가지는 에너지 보상회로를 제공하는데 있다.Accordingly, an object of the present invention is to provide an energy compensation circuit having a feedback function to minimize power consumption.

본 발명의 다른 목적은 패널의 부하 변동에 따라 LC 공진파형의 공진점에서 외부의 서스테인 공급전압이 공급되도록 함으로써 효율을 향상시키도록한 피드백 기능을 가지는 에너지 보상회로를 제공하는데 있다.Another object of the present invention is to provide an energy compensation circuit having a feedback function for improving efficiency by supplying an external sustain supply voltage at a resonance point of an LC resonance waveform according to a load change of a panel.

제1도는 교류방식의 플라즈마 디스플레이 패널(PDP)를 개략적으로 나타내는 도면.1 is a view schematically showing an AC plasma display panel (PDP).

제2도는 종래의 에너지 보상회로를 나타내는 회로도.2 is a circuit diagram showing a conventional energy compensation circuit.

제3도는 제2도에 도시된 에너지 보상회로의 출력 파형도.3 is an output waveform diagram of the energy compensation circuit shown in FIG.

제4도는 정상상태에서 제2도에 도시된 에너지 보상회로의 출력 파형도.4 is an output waveform diagram of the energy compensation circuit shown in FIG. 2 in a steady state.

제5도는 제2도에 도시된 에너지 보상회로에서 표시패널의 정전용량값 변동에 따른 외부 서스테인 전압의 라이징 타임에서 시간추이를 나타내는 파형도.FIG. 5 is a waveform diagram showing a time course in rising time of an external sustain voltage according to a change in capacitance value of a display panel in the energy compensation circuit shown in FIG.

제6도는 제2도에 도시된 에너지 보상회로에서 표시패널의 정전용량값 변동에 따른 외부 서스테인 전압의 라이징 타임에서 시간추이를 나타내는 파형도.FIG. 6 is a waveform diagram illustrating a time course in rising time of an external sustain voltage according to a change in capacitance value of a display panel in the energy compensation circuit shown in FIG.

제7도는 본 발명의 실시예에 따른 에너지 보상회로를 나타내는 회로도.7 is a circuit diagram showing an energy compensation circuit according to an embodiment of the present invention.

제8도는 제7도에 도시된 에너지 보상회로에서 출력 파형을 나타내는 파형도.8 is a waveform diagram showing an output waveform in the energy compensation circuit shown in FIG.

제9도는 제7도에 도시된 에너지 보상회로에서 공진파형 공급시점의 타이밍 제어방법을 나타내는 파형도.FIG. 9 is a waveform diagram showing a timing control method of a resonance waveform supply point in the energy compensation circuit shown in FIG.

*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

2 : X 전극 4 : Y 전극2: X electrode 4: Y electrode

6 : Z 전극 10 : 표시 패널6: Z electrode 10: display panel

12, 14 : 어드레스 드라이버 16, 18, 20, 22 : 서스테인 드라이버12, 14: address driver 16, 18, 20, 22: sustain driver

18. 서스테인 드라이버 24 : 전류 검출부18. Sustain driver 24: current detector

26 : 전류/전압 변환기 28 : 증폭기26 current / voltage converter 28 amplifier

30 : 아날로그/디지털 변환기 32 : 타이밍 제어부30: analog / digital converter 32: timing controller

상기 목적을 달성하기 위하여, 본 발명의 피드백 기능을 가지는 에너지 보상회로는 서스테인 전극들과 어드레스 전극의 교차부에 형성된 화소셀들이 매트릭스 형태로 배열되어진 표시 패널과, 서스테인 전극들의 방전시 에너지를 저장하기 위한 충전소자와, 충전소자와 함께 공진회로를 구성하여 서스테인 전극들에 공진파형을 공급하기 위한 공진파형 발생수단고, 충전소자에 접속되어 서스테인 전극들이 공진파형에 의해 충전되는 충전패스를 절환하기 위한 제1 절환소자오, 서스테인 전극들에 접속된 기저전압원과, 기저전압원에 접속되어 서스테인 전극들에 충전된 전압이 방전되는 방전패스를 절환하기 위한 제2 절환소자와, 서스테인 전극들의 충전전압이 소정 레벨을 유지하도록 소정 레벨의 외부 서스테인 전압을 공급하는 외부 전압 공급원과, 패널의 부하량을 검출하기 위한 부하 검출수단과 패널의 부하량에 따라 절환소자들의 구동 타이밍을 제어하여 공진파형의 공진점을 외부 서스테인 전압의 공급시점에 동기시키기 위한 서스테인 구동수단을 구비한다.In order to achieve the above object, the energy compensation circuit having the feedback function of the present invention provides a display panel in which pixel cells formed at intersections of the sustain electrodes and the address electrodes are arranged in a matrix form, and stores energy during discharge of the sustain electrodes. A resonant waveform generating means for supplying a resonant waveform to the sustain electrodes by forming a resonant circuit together with the recharging element, and for switching a charging path in which the sustain electrodes are charged by the resonant waveform. The first switching element, the base voltage source connected to the sustain electrodes, the second switching element for switching the discharge path connected to the base voltage source and the voltage charged in the sustain electrodes is discharged, and the charging voltage of the sustain electrodes is predetermined External voltage source that supplies an external sustain voltage of a predetermined level to maintain the level , Depending on the load of the load detecting means and the panel, for detecting the loading of a panel to control the drive timing of the switching element includes a sustain driving unit for synchronizing the resonant point of the resonant wave in the supply time point of an external sustain voltage.

상기 목적 외에 본 발명의 다른 목적 및 잇점들은 첨부한 도면을 참조한 실시 예에 대한 설명을 통하여 명백하게 드러나게 될 것이다.Other objects and advantages of the present invention in addition to the above object will be apparent from the description of the embodiments with reference to the accompanying drawings.

이하, 본 발명의 실시 예들을 첨부한 도 7 내지 도 9를 참조하여 상세히 설명하기로 한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to FIGS. 7 to 9.

도 7은 본 발명의 실시 예에 따른 피드백 기능을 가지는 에너지 보상회로를 나타낸다. 도 8은 도 7에 도시된 에너지 보상회로에서 패널 캐피시터와 인덕터의 출력 파형을 나타내는 파형도를 도시한 것이다.7 illustrates an energy compensation circuit having a feedback function according to an embodiment of the present invention. FIG. 8 is a waveform diagram illustrating output waveforms of a panel capacitor and an inductor in the energy compensation circuit shown in FIG. 7.

도 7의 구성에서, 본 발명의 피드백 기능을 가지는 에너지 보상회로는 패널을 중심으로 양단에 대칭적으로 접속되어 서스테인 전압을 패널에 공급하기 위한 A측 및 B측 서스테인 드라이버(20, 22)와, A측 및 B측 서스테인 드라이버(20, 22)에 공통으로 접속된 전류 검출부(24)와, 전류 검출부(24)에 접속된 전류/전압 변환부(이하, "I/V 변환부"라함), (26)와, I/V 변환부(26)에 접속된 증폭기(28)와, 증폭기(28)에 접속된 아날로그/디지털 변환기(이하, A/D "변환기"라함), (30)와, A/D 변환기(30)에 접속되어진 타이밍 제어부(32)를 구비한다. 패널 캐피시터(Cp)는 도 1에 도시된 표시 패널(10)에서 서스테인 전극 즉, Y전극(4)과 Z전극(6) 사이에 형성되는 정전용량을 등가적으로 나타낸 것이다.In the configuration of Fig. 7, the energy compensation circuit having the feedback function of the present invention includes the A-side and B-side sustain drivers 20 and 22 for supplying a sustain voltage to the panel symmetrically at both ends with respect to the panel; A current detector 24 commonly connected to the A side and B side sustain drivers 20 and 22, and a current / voltage converter connected to the current detector 24 (hereinafter referred to as " I / V converter "), (26), an amplifier 28 connected to the I / V converter 26, an analog / digital converter (hereinafter referred to as an A / D "converter") connected to the amplifier 28, 30, The timing control part 32 connected to the A / D converter 30 is provided. The panel capacitor Cp equivalently represents the capacitance formed between the sustain electrode, that is, the Y electrode 4 and the Z electrode 6 in the display panel 10 shown in FIG. 1.

A측 서스테인 드라이버(20)는 표시 패널에 병렬로 접속되어진 제3, 제4 스위치(S3, S4) 및 제1 인덕터(L1), 제1 인덕터(L1)에 병렬로 접속되어진 제1 및 제2 다이오드(D1, D2)와, 제1 및 제2 다이오드(D1, D2)에 각각 접속되어진 제1, 제2 스위치(S1, S2)와 제1, 제2 스위치(S1, S2)에 공통으로 접속되어진 A측 에너지 저장용 캐피시터(C1)를 구비한다. B측 서스테인 드라이버(22)는 A측 서스테인 드라이버(20)에 대칭되는 구성으로서 표시 패널에 병렬로 접속되어진 제5, 제6 스위치(S5, S6) 및 제2 인덕터(L2)와 제2 인덕터(L2)에 병렬로 접속되어진 제3 및 제4 다이오드(D4, D4)와 제3 및 제4 다이오드(D4, D4)에 각각 접속되어진 제7 및 제8 스위치(S7, S8)와 제7, 제8 스위치(S7, S8)에 공통으로 접속되어진 B측 에너지 저장용 캐피시터(C2)를 구비한다.The A side sustain driver 20 is connected to the third and fourth switches S3 and S4 and the first inductor L1 and the first inductor L1 connected in parallel to the display panel in parallel. Common connection to the first and second switches S1 and S2 and the first and second switches S1 and S2 connected to the diodes D1 and D2 and the first and second diodes D1 and D2, respectively. A side energy storage capacitor C1 is provided. The B side sustain driver 22 is configured to be symmetrical to the A side sustain driver 20, and includes fifth and sixth switches S5 and S6, a second inductor L2, and a second inductor connected in parallel to the display panel. The seventh and eighth switches S7 and S8 and the seventh and eighth connected to the third and fourth diodes D4 and D4 and the third and fourth diodes D4 and D4 connected in parallel to L2, respectively. Eight side switch S7, S8 is provided with the B side energy storage capacitor C2 connected in common.

전류 검출부(24)는 제4 및 제6 스위치(S4, S6)에 접속됨과 아울러 기저 전압원(GND)에 접속되는 저항(R)으로 이루어진다. 이 전류 검출부(24)는 패널의 온/오프(On/Off)상태에 따른 부하의 변화 또는 화상 데이터의 휘도 변화 등에 따른 부하의 변화를 전류형태의 신호로 검출하게 된다. I/V 변환부(26)는 전류 검출부(24)로부터 공급된 전류형태의 신호를 전압신호로 변환하게 된다. 증폭기(28)는 자신의 이득값만큼 I/V 변환부(26)로부터의 신호를 증폭하여 A/D 변환기(30)에 공급한다. A/D 변환기(30)는 증폭기(28)로부터의 아날로그 형태의 신호를 디지털 형태의 신호로 변환하여 타이밍 제어부(32)에 공급한다. 타이밍 제어부(32)는 LC 공진파형의 공진점(PR)에 외부 서스테인 전압(Vs)의 공급시점(즉, 외부 서스테인 전압의 라이징 타임의 시작점)이 항상 일치되도록 A/D 변환기(30)로부터의 정보에 따라 제1, 제2, 제7 및 제8 스위치들(S1, S2, S7, S8)을 제어하게 된다.The current detector 24 is composed of a resistor R connected to the fourth and sixth switches S4 and S6 and connected to the ground voltage source GND. The current detector 24 detects a load change due to a change in load caused by an on / off state of the panel or a change in luminance of image data as a signal in the form of a current. The I / V converter 26 converts a signal in the form of current supplied from the current detector 24 into a voltage signal. The amplifier 28 amplifies the signal from the I / V converter 26 by its gain value and supplies it to the A / D converter 30. The A / D converter 30 converts an analog signal from the amplifier 28 into a digital signal and supplies it to the timing controller 32. The timing controller 32 is provided from the A / D converter 30 so that the supply point of the external sustain voltage Vs (i.e., the start point of the rise time of the external sustain voltage) always matches the resonance point P R of the LC resonance waveform. The first, second, seventh and eighth switches S1, S2, S7, and S8 are controlled according to the information.

피드백 기능을 가지는 에너지 보상회로의 동작을 스위칭 상태에 따라 단계적으로 설명하기로 한다. 초기상태에서, 패널 캐피시터(Cp)에 충전된 전압은 제로("0") 레벨로 가정한다. 그리고 제1, 제3, 제5 및 제7 스위치(S1, S3, S5, S7)는 열려 있고, 제2, 제4, 제6 및 제8 스위치(S2, S4, S6, S8)는 닫혀 있다고 가정한다. 충전시(A측 서스테인 드라이버에서 패널을 충전하는 경우), 전류 검출부(24)는 제4 및 제6 스위치(S4, S6)를 경유하여 패널 캐피시터(Cp)의 부하량을 전류값으로 검출하게 된다. 이 전류값은 I/V 변환부(26), 증폭기(28) 및 A/D 변환기(30)를 경유하여 디지털 형태의 전압신호로 변환된다. 이 전압신호는 부하량 정보로서 타이밍 제어부(32)에 공급된다. 타이밍 제어부(32)는 이 부하량 정보에 따라 LC 직렬 공진파형의 공진점(PR)이 외부 서스테인 공급전압(Vs)의 공급시점에 동기되도록 제1, 제2, 제4 및 제8 스위치(S1, S2, S4, S8)에 동작 제어신호를 인가한다. 그러면 제1 스위치(S1)는 닫히고 제2, 제4 및 제8 스위치(S2, S4, S8)는 열리게 된다. 이에 따라, A측 에너지 저장용 캐피시터(C1)에 충전된 전압(Vs)이 제1 스위치(S1)와 제1 다이오드(D1)을 경유하고 제1 인덕터(L1)와 패널 캐피시터(Cp)로 구성된 LC 직렬 공진회로를 경유하여 패널 캐피시터(Cp)에 공급된다. LC 직렬 공진회로의 공진점(PR)에서 타이밍 제어부(32)의 제어에 의해 제3 스위치(S3)는 닫히게 되어, 도 8 파형도와 같이 외부에서 공급되는 서스테인 전압(Vs)이 LC 직렬 공진파형의 공진점(PR)에서 패널 캐피시터(Cp)에 공급된다. 소정 서스테인 기간이 지나게 되면 타이밍 제어부(32)에 의해 제1및 제3 스위치(S1, S3)는 열리고, 제2 스위치(S2)는 닫히게 되어 A측 에너지 저장용 캐피시터(C1)에 저장용 전압(Vs)이 충전된다. 그리고 방전시(B측 서스테인 드라이버에서 패널을 충전하는 경우), 타이밍 제어부(32)의 제어에 의해 제2 스위치(S2)는 열리고 제4 스위치(S4)는 닫히면서 패널 캐피시터(Cp)에 충전된 전압이 저항(R)을 경유하여 기저전위(GND)로 방전됨과 동시에 부하량 정보가 검출된다.The operation of the energy compensation circuit having the feedback function will be described step by step according to the switching state. In the initial state, the voltage charged to the panel capacitor Cp is assumed to be at a zero ("0") level. The first, third, fifth, and seventh switches S1, S3, S5, and S7 are open, and the second, fourth, sixth, and eighth switches S2, S4, S6, and S8 are closed. Assume During charging (when the panel is charged by the A side sustain driver), the current detector 24 detects the load of the panel capacitor Cp as a current value via the fourth and sixth switches S4 and S6. This current value is converted into a digital voltage signal via the I / V converter 26, the amplifier 28, and the A / D converter 30. This voltage signal is supplied to the timing controller 32 as load information. The timing controller 32 controls the first, second, fourth and eighth switches S1, S1, such that the resonance point P R of the LC series resonant waveform is synchronized with the supply time of the external sustain supply voltage Vs according to the load information. The operation control signal is applied to S2, S4 and S8. Then, the first switch S1 is closed and the second, fourth and eighth switches S2, S4, and S8 are opened. Accordingly, the voltage Vs charged in the A-side energy storage capacitor C1 is configured of the first inductor L1 and the panel capacitor Cp via the first switch S1 and the first diode D1. It is supplied to the panel capacitor Cp via the LC series resonant circuit. The third switch S3 is closed by the control of the timing controller 32 at the resonance point P R of the LC series resonant circuit, so that the sustain voltage Vs supplied from the outside of the LC series resonant waveform It is supplied to the panel capacitor Cp at the resonance point PR. When the predetermined sustain period elapses, the first and third switches S1 and S3 are opened by the timing controller 32, and the second switch S2 is closed so that the storage voltage (A) is stored in the energy storage capacitor C1 at the A side. Vs) is charged. At the time of discharging (in the case of charging the panel by the B side sustain driver), the second switch S2 is opened and the fourth switch S4 is closed by the control of the timing controller 32, and the panel capacitor Cp is charged. As the voltage is discharged to the ground potential GND via the resistor R, load information is detected.

여기서, 외부 서스테인 전압(Vs)의 공급시점이 종래와 동일하게 되도록 타이밍 제어부(32)는 종래와 동일한 시점에서 제3 스위치(S3)를 제어하고 외부 서스테인 전압(Vs)의 공급시점에 LC 직렬 공진파형의 공진점(PR)이 동기되도록 검출된 패널 캐피시터(Cp)의 부하량 정보에 따라 적응적으로 제1 스위치(S1)와 제2 스위치(S2)의 동작 타이밍을 제어하게 된다.Here, the timing controller 32 controls the third switch S3 at the same time as the conventional time so that the supply time of the external sustain voltage Vs is the same as before, and LC series resonance is performed at the time of supply of the external sustain voltage Vs. The operation timing of the first switch S1 and the second switch S2 is adaptively controlled according to the load information of the panel capacitor Cp detected so that the resonance point P R of the waveform is synchronized.

이를 도 8을 결부하여 상세히 설명하면, 도 8에서 인덕터(L)와 패널의 서스테인 전극간에 형성되는 캐피시터(C)로 형성된 LC 직렬 공진회로에서 공진 주파수 f는 아래의 수식 1과 같다.This will be described in detail with reference to FIG. 8. In the LC series resonant circuit formed of the capacitor C formed between the inductor L and the sustain electrode of the panel in FIG. 8, the resonance frequency f is expressed by Equation 1 below.

[수학식 1][Equation 1]

수학식 1에서 공진파형의 라이징 타임 tr은이다. 여기서, 라이징 타임 tr은 패널 캐피시터(Cp)의 정전용량값에 따라 달라짐을 알 수 있다. 이 패널 캐피시터(Cp)는 패널의 온/오프(On/Off) 상태에 따라 또는 화상 데이터의 휘도 변화 등에 따른 패널의 부하량에 따라 달라지게 된다. 패널 캐피시터(Cp)의 부하량이 변동되면 도 5와 도 6에서와 같이 공진파형의 라이징 타임이 달라지기 때문에 외부 서스테인 전압(Vs)은 변동된 라이징 타임의 변동폭에 비례하여 큰 레벨로 패널에 공급되어야 한다. 이는 과도한 소비전력의 낭비를 의미하게 된다. 본 발명에서는 패널의 부하량을 검출하여 이 부하량 정보에 따라 패널 쪽으로 공급되는 공진파형의 공급시점을 적응적으로 달리함으로써 고정된 시간에 공급되는 외부 서스테인 전압(Vs)의 공급시점을 공진파형의 공진점(PR)에 동기시키게 된다. 따라서, 외부 서스테인 전압(Vs)은 최소의 전압레벨로 패널에 공급될 수 있게 된다.In Equation 1, the rising time tr of the resonance waveform is to be. Here, it can be seen that the rising time tr varies depending on the capacitance value of the panel capacitor Cp. The panel capacitor Cp is changed depending on the panel load amount according to the on / off state of the panel or a change in the luminance of the image data. When the load of the panel capacitor Cp varies, the rising time of the resonant waveform is changed as shown in FIGS. 5 and 6, so that the external sustain voltage Vs must be supplied to the panel at a large level in proportion to the fluctuation range of the changed rising time. do. This means excessive waste of power. In the present invention, by detecting the load of the panel and adaptively varying the supply time of the resonance waveform supplied to the panel according to the load information, the supply time of the external sustain voltage Vs supplied at a fixed time is determined by the resonance point of the resonance waveform ( P R ). Therefore, the external sustain voltage Vs can be supplied to the panel at the minimum voltage level.

패널의 부하량은 패널의 매 서스테인 전압(Vs) 충/방전시에 전류 검출부(24)에 의해 검출된다. 전류 검출부(24)에서 검출된 패널의 부하량(정전용량)은 검출된 전류레벨 량에 비례한다. 이 전류레벨이 클 때(즉, 패널의 정전용량값이 클 때), 외부 서스테인 전압(Vs)의 라이징 타임이 정상상태보다 지연되기 때문에 지연시간만큼 LC 공진파형을 도 9의 (A)에서 실선으로 나타낸 바와 같이 지연시키게 된다. 이 때, 타이밍 제어부(32)는 패널의 충방전에 따라 제1 스위치(S1) 또는 제2 스위치(S2)를 제어함으로써 LC 공진파형이 패널 쪽으로 공급되는 공급시점을 지연시키게 된다. 패널에서 검출된 전류레벨이 정상상태보다 작을 때(즉, 패널의 정전용량값이 작을 때), 외부 서스테인 전압(Vs)의 라이징 타임이 정상상태보다 빨라지기 때문에 이 시간만큼 LC 공진파형의 공급시점을 도 9의 (B)에서 실전으로 나타낸 바와 같이 빨라지게 한다. 이 때, 타이밍 제어부(14)는 패널의 충방전에 따라 제1 스위치(S1) 또는 제2 스위치(S2)를 제어함으로써 LC 공진파형이 패널 쪽으로 공급되는 공급시점을 빨라지게 한다. 결과적으로, 본 발명에 따른 피드백 기능을 가지는 에너지 보상회로는 패널의 부하량에 따라 패널 쪽으로 공급되는 LC 공진파형의 공급시점을 달리함으로써 LC 공진파형의 공진점(PR)에 외부 서스테인 전압(Vs)의 공급시점이 동기되도록 한다.The load of the panel is detected by the current detector 24 at the time of charging / discharging each sustain voltage Vs of the panel. The load (capacitance) of the panel detected by the current detector 24 is proportional to the detected current level. When this current level is large (i.e., when the capacitance value of the panel is large), since the rising time of the external sustain voltage (Vs) is delayed from the normal state, the LC resonance waveform is shown in FIG. 9A by the delay time. As shown by the delay. At this time, the timing controller 32 delays the supply time at which the LC resonant waveform is supplied to the panel by controlling the first switch S1 or the second switch S2 according to the charging and discharging of the panel. When the current level detected on the panel is smaller than the normal state (i.e. when the capacitance value of the panel is small), the rise time of the external sustain voltage (Vs) becomes faster than the normal state. It becomes faster as shown in practice in Figure 9 (B). At this time, the timing controller 14 controls the first switch S1 or the second switch S2 in accordance with the charging and discharging of the panel to speed up the supply time at which the LC resonance waveform is supplied toward the panel. As a result, in the energy compensation circuit having the feedback function according to the present invention, the external sustain voltage Vs is applied to the resonance point P R of the LC resonance waveform by varying the supply time point of the LC resonance waveform supplied to the panel according to the load of the panel. Ensure the point of supply is synchronized.

상술한 바와 같이, 본 발명의 피드백 기능을 가지는 에너지 보상회로는 LC 공진파형의 공전점과 외부의 서스테인 전압의 공급시점을 일치시킴으로써 에너지 회수율이 증대되어 소비전력을 최소화할 수 있게 된다. 나아가, 본 발명의 피드백 기능을 가지는 에너지 보상회로는 패널의 부하 변동에 따라 이 변동폭을 검출하여 LC 공진파형의 공진점에서 외부의 서스테인 공급전압의 공급시점을 동기시킴으로써 효율이 증대된다.As described above, in the energy compensation circuit having the feedback function of the present invention, the energy recovery rate is increased by minimizing the resonance time of the LC resonance waveform and the supply time of the external sustain voltage, thereby minimizing power consumption. Further, the energy compensation circuit having the feedback function of the present invention increases efficiency by detecting the fluctuation range according to the load variation of the panel and synchronizing the supply timing of the external sustain supply voltage at the resonance point of the LC resonance waveform.

이상 설명한 내용을 통해 당업자라면 본 발명의 기술사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허 청구의 범위에 의해 정하여 져야만 할 것이다.Those skilled in the art will appreciate that various changes and modifications can be made without departing from the technical spirit of the present invention. Therefore, the technical scope of the present invention should not be limited to the contents described in the detailed description of the specification but should be defined by the claims.

Claims (3)

시스테인 전극들과 어드레스 전극의 교차부에 형성된 화소셀들이 매트릭스 형태로 배열되어진 표시 패널과, 상기 서스테인 전극들의 방전시 에너지를 저장하기 위한 충전소자와, 상기 충전소자와 함께 공진회로를 구성하여 상기 서스테인 전극들에 공진파형을 공급하기 위한 공급파형 발생수단과, 상기 충전소자에 접속되어 상기 서스테인 전극들이 상기 공진파형에 의해 충전되는 충전패스를 절환하기 위한 제1 절환소자와, 상기 서스테인 전극들에 접속된 기저전압원과, 상기 기저전압원에 접속되어 상기 서스테인 전극들에 충전된 전압이 방전되는 방전패스를 절환하기 위한 제2 절환소자와, 상기서스테인 전극들의 충전전압이 소정 레벨을 유지하도록 상기 소정 레벌의 외부 서스테인 전압을 공급하는 외부 전압 공급원과, 상기 표시 패널의 부하량을 검출하기 위한 부하 검출수단과, 상기 표시 패널의 부하량에 따라 상기 절환소자들의 구동 타이밍을 제어하여 상기 공진파형의 공진점을 상기 외부 서스테인 전압의 공급시점에 동기시키기 위한 서스테인 구동수단을 구비하는 것을 특징으로 하는 피드백 기능을 가지는 에너지 보상회로.The sustain panel includes a display panel in which pixel cells formed at intersections of cysteine electrodes and an address electrode are arranged in a matrix form, a charging device for storing energy during discharge of the sustain electrodes, and a resonance circuit together with the charging device. A supply waveform generating means for supplying a resonance waveform to the electrodes, a first switching element connected to the charging element for switching a charging path in which the sustain electrodes are charged by the resonance waveform, and connected to the sustain electrodes A base voltage source connected to the base voltage source, a second switching element connected to the base voltage source for switching a discharge path for discharging a voltage charged in the sustain electrodes, and a charge voltage of the sustain electrodes to maintain a predetermined level. An external voltage source for supplying an external sustain voltage and a load of the display panel Load detection means for detecting a voltage and sustain driving means for controlling the driving timing of the switching elements according to the load of the display panel to synchronize the resonance point of the resonance waveform with the supply time of the external sustain voltage. An energy compensation circuit having a feedback function. 제1항에 있어서, 상기 부하 검출수단은 상기 서스테인 전극들에 접속되어 상기 서스테인 전극들에서 전류를 검출함으로써 상기 표시 패널의 부하량을 검출하는 전류 검출기와, 상기 전류를 전압신호로 변환하는 전류/전압 변환기와, 상기 전압신호를 자신의 이득값 만큼 증폭시키는 증폭기와, 상기 증폭기로부터 공급되는 아날로그 형태의 신호를 디지털 형태의 신호로 변환하여 상기 서스테인 구동수단에 공금하는 아날로그/디지털 변환기를 구비하는 것을 특징으로 하는 피드백 기능을 가지는 에너지 보상회로.The display apparatus of claim 1, wherein the load detecting means comprises: a current detector connected to the sustain electrodes and detecting a load amount of the display panel by detecting a current at the sustain electrodes; and a current / voltage converting the current into a voltage signal. A converter, an amplifier for amplifying the voltage signal by a gain value thereof, and an analog / digital converter for converting an analog signal supplied from the amplifier into a digital signal and supplying it to the sustain driving means. An energy compensation circuit having a feedback function. 제1항에 있어서, 상기 부하 검출수단은 상기 표시 패널의 부하량을 상기 표시 패널의 매 충/방전시에 검출하는 것을 특징으로 하는 피드백 기능을 가지는 에너지 보상회로.The energy compensation circuit according to claim 1, wherein the load detecting means detects the load of the display panel at the time of charging / discharging the display panel.
KR1019980009400A 1998-03-19 1998-03-19 Circuit for compensating energy with feedback function KR100271134B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980009400A KR100271134B1 (en) 1998-03-19 1998-03-19 Circuit for compensating energy with feedback function

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980009400A KR100271134B1 (en) 1998-03-19 1998-03-19 Circuit for compensating energy with feedback function

Publications (2)

Publication Number Publication Date
KR19990075293A KR19990075293A (en) 1999-10-15
KR100271134B1 true KR100271134B1 (en) 2000-11-01

Family

ID=19535054

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980009400A KR100271134B1 (en) 1998-03-19 1998-03-19 Circuit for compensating energy with feedback function

Country Status (1)

Country Link
KR (1) KR100271134B1 (en)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010077724A (en) * 2000-02-08 2001-08-20 김순택 Method for driving plasma display panel
KR100448190B1 (en) 2002-01-21 2004-09-10 삼성전자주식회사 plasma display panel apparatus

Also Published As

Publication number Publication date
KR19990075293A (en) 1999-10-15

Similar Documents

Publication Publication Date Title
US6175192B1 (en) Multi-step type energy recovering apparatus and method
KR100222203B1 (en) Energy sustaining circuit for ac plasma display panel
US20070205964A1 (en) Plasma display panel display device
JP4100338B2 (en) Driving method of plasma display panel
EP1152387A1 (en) Display and method for driving the same
WO2004055771A1 (en) Plasma display panel drive method
US20020030642A1 (en) Energy recovery circuit for plasma display panel
US20030001513A1 (en) Plasma display apparatus
JP2004133475A (en) Drive device of plasma display panel and driving method thereof
US6897834B2 (en) Matrix display driver with energy recovery
US6366063B1 (en) Circuit and method for driving capacitive load
KR100636943B1 (en) Plasma display panel drive method
JP4100337B2 (en) Driving method of plasma display panel
KR100271134B1 (en) Circuit for compensating energy with feedback function
JP3279704B2 (en) Driving method of flat panel display device
KR20050037639A (en) Energy recovering apparatus
EP1788546B1 (en) Apparatus and method for driving plasma display
KR20000009131A (en) Electric power restitution apparatus of plasma display device
US7009582B2 (en) Method and apparatus for driving plasma display panel utilizing asymmetry sustaining
JP2004045704A (en) Method and device for driving plasma display device
KR100548240B1 (en) Energy Recovering Circuit Of Multistep-Type
KR100222201B1 (en) Energy compensation circuit for load variation of ac pdp panel
KR100373533B1 (en) Apparatus and Method of Controlling A Energy Recovery Circuit Of Plasma Display Panel
US7046217B2 (en) Energy recovery apparatus for plasma display panel
JP2002108273A (en) Method and device for driving plasma display

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070629

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee