KR100270703B1 - 랜 패킷용 버스 프로토콜 및 핸드쉐이킹을 위한 이더넷 패킷송수신 방법 및 장치 - Google Patents

랜 패킷용 버스 프로토콜 및 핸드쉐이킹을 위한 이더넷 패킷송수신 방법 및 장치 Download PDF

Info

Publication number
KR100270703B1
KR100270703B1 KR1019980032815A KR19980032815A KR100270703B1 KR 100270703 B1 KR100270703 B1 KR 100270703B1 KR 1019980032815 A KR1019980032815 A KR 1019980032815A KR 19980032815 A KR19980032815 A KR 19980032815A KR 100270703 B1 KR100270703 B1 KR 100270703B1
Authority
KR
South Korea
Prior art keywords
mac layer
packet
receiving
transmission
transmitting
Prior art date
Application number
KR1019980032815A
Other languages
English (en)
Other versions
KR20000013762A (ko
Inventor
김영일
조준행
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019980032815A priority Critical patent/KR100270703B1/ko
Publication of KR20000013762A publication Critical patent/KR20000013762A/ko
Application granted granted Critical
Publication of KR100270703B1 publication Critical patent/KR100270703B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L47/00—Traffic control in data switching networks
    • H04L47/10—Flow control; Congestion control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/30—Definitions, standards or architectural aspects of layered protocol stacks
    • H04L69/32—Architecture of open systems interconnection [OSI] 7-layer type protocol stacks, e.g. the interfaces between the data link level and the physical level

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Computer Security & Cryptography (AREA)
  • Small-Scale Networks (AREA)
  • Communication Control (AREA)
  • Data Exchanges In Wide-Area Networks (AREA)

Abstract

랜 패킷을 취급하는 버스 프로토콜 및 핸드쉐이킹을 위한, 이더넷 패킷 송수신 방법 및 장치에 대하여 개시한다. 본 이더넷 패킷 송수신 방법은, 다수의 MAC 계층(MAC Layer)들의 수신용 선입선출(Receive FIFO) 메모리와 송신용 선입선출(Transmit FIFO) 메모리의 상태를 취합하여 송수신 동작이 가능한 MAC 계층을 폴링 블록(Polling Block)에게 보고하는 단계, 제어 블록이 MAC 계층에서 패킷을 수신하기 위한 동작을 수행하고 제어 신호들을 만드는 단계, 수신 전송부(Receive Transfer)가 MAC 계층들로부터 패킷을 수신하는 단계, MAC 계층에게 패킷을 전송하기(transmit) 위한 작업을 수행하고 제어 신호들을 만들어 내는 단계, 및 MAC 계층에게 패킷을 전송하는 단계를 더 포함하여 이루어진다.

Description

랜 패킷용 버스 프로토콜 및 핸드쉐이킹을 위한 이더넷 패킷 송수신 방법 및 장치
본 발명은, 랜 패킷용 버스 프로토콜 및 핸드쉐이킹(Hand-Shaking)을 위한 이더넷 패킷 송수신 방법 및 장치에 관한 것이다. 특히 본 발명은 이더넷 패킷(Ethernet Packet)을 패킷 스위칭하기 위해, 데이터 링크 계층(MAC 계층, Layer 2) 사이에서 이루어지는 패킷 전송을 위한 프로토콜을 정의한 버스 방식의 인터페이스에 관한 것이다. 즉, 본 발명은 이더넷 패킷을 송수신 하기 위한 일종의 패킷 버스를 하드웨어적으로 구현한 회로에 관한 것으로서, 통신분야에서 유용하게 사용되고 있으며, MAC 계층 블록과 패킷 스위칭을 담당하는 스위칭 블록간을 인터페이스 하기 위하여 사용된다.
기존 LSI Logic사에서 개발한 MAC 계층 장치(MAC layer device)는 칩 패키지(chip package)의 핀(pin)수를 줄이기 위하여, 이더넷 패킷을 전송하기 위한 패킷 버스(Packet bus) 인터페이스로서 송수신이 동시에 이루어지지 않으면서 순차적으로 수행되는 하나의 양방향성 버스를 이용한다.
그러나 이 MAC 계층 장치는 송수신이 동시에 이루어지지 못하므로 이더넷 패킷 전송의 한 모드인 반이중 모드(Half duplex mode)처럼 패킷 수신시 송신은 수신 완료 시까지 대기하여야 하므로 실제 버스 대역폭(bus bandwidth)의 1/2 정도로 효율이 감소된다.
또한 송수신이 한 개의 버스를 공통으로 사용하게 되므로 이를 순차적으로 동작시키기 위한 일련의 중재 로직(arbitration logic)이 필요하게 되고, 이에 따른 부가회로가 필요하게 되어 회로의 신뢰성이 감소하게 된다.
이밖에 MAC 계층 장치에서 사용되는 선입선출 상태(FIFO status)를 폴링(polling)하는 방식이 포트수의 증가에 따른 MAC 계층 칩의 핀수 증가를 피하기 위해 시리얼(serial)하게 각 포트의 선입선출 상태를 순차적으로 알려주었다. 그래서 이에 따른 선입선출 상태 폴링에 대한 시간이 증가하게 된다.
따라서 본 발명은, 상기한 문제점들을 해결하기 위하여 창안된 것으로, 랜 패킷용 버스 프로토콜 및 핸드쉐이킹을 위한 장치 및 방법을 제공하는 것을 목적으로 한다. 본 발명의 좀 더 구체적인 목적은:
첫째, MAC 계층과 소프트웨어 엔진의 원칩(One chip) 환경 하에서의 새로운 인터페이스 제공한다.
둘째, 송수신시의 대역폭을 모두 사용토록 한다.
셋째, 송수신 동작이 연동되지 않고 독립적으로 사용할 수 있는 송수신 별도의 패킷 전송 버스 인터페이스를 구현한다.
넷째, 송수신시의 동작을 별도로 구성하여 회로의 크기를 감소시켜 회로의 신뢰성을 높인다.
다섯째, 고속의 패킷 전송을 구현한다.
본 발명의 다른 목적과 장점은 하기된 발명의 상세한 설명을 읽고 첨부된 도면을 참조하면 보다 명백해질 것이다.
도 1 은 본 발명에 따른 이더넷 패킷 송수신 장치 구성도.
＜ 도면의 주요부분에 대한 부호의 설명 ＞
10 : 수신 버스(RX BUS)
20 : 송신 버스(TX BUS)
30 : 수신 제어부(Receive Control)
40 : 수신 전송부(Receive Transfer)
50 : 폴링 블록(Polling Block)
60 : 송신 제어부(Transmit Control)
70 : 송신 전송부(Transmit Transfer)
상기한 목적을 달성하기 위한 본 발명에 따른 이더넷 패킷 송수신 방법의 바람직한 실시예는, 다수의 MAC 계층(MAC Layer)들의 수신용 선입선출(Receive FIFO) 메모리와 송신용 선입선출(Transmit FIFO) 메모리의 상태를 취합하여 송수신 동작이 가능한 MAC 계층을 폴링 블록(Polling Block)에게 보고하는 단계, 제어 블록이 상기 MAC 계층에서 패킷을 수신하기 위한 동작을 수행하고 제어신호들을 만드는 단계, 수신 전송부(Receive Transfer)가 상기 MAC 계층들로부터 패킷을 수신하는 단계, 상기 MAC 계층에게 패킷을 전송하기(transmit) 위한 작업을 수행하고 제어 신호들을 만들어 내는 단계, 및 상기 MAC 계층에게 패킷을 전송하는 단계를 포함하여 이루어진다.
상기한 목적을 달성하기 위한 본 발명에 따른 이더넷 패킷 송수신 장치의 바람직한 실시예는, 다수의 MAC 계층들로부터 수신용 선입선출 메모리와 송신용 선입선출 메모리상태를 취합하고, 이중 디제이블된 MAC 계층을 필터링하는 폴링 블록, MAC 계층에게서 패킷을 수신하기 위한 수신작업을 제어하는 수신 제어부, MAC 계층들로부터 패킷을 수신하는 수신 전송부, MAC 계층에게 패킷을 전송하기 위한 전송작업을 제어하는 송신 제어부, 및 MAC 계층들에게로 패킷을 전송하는 송신 전송부를 포함하여 이루어진다.
본 발명에 따른 이더넷 패킷 송수신 장치의 다른 바람직한 실시예는, 다수개의 MAC 계층, 각 MAC 계층으로부터 전송받은 선입선출 메모리 상태 정보를 취합하기 위한 폴링 블록, 상기 MAC 계층과 상기 폴링 블록간에 패킷을 송수신 해주는 제1 스위치 엔진, 상기 폴링 블록에 의해 취합된 수신용 선입선출 메모리 상태를 전송받아 다음 수신 작업을 수행할 MAC 계층을 결정한 후 결정된 MAC 계층 ID를 전송하는 수신 서비스 스케쥴러, 상기 폴링 블록에 의해 취합된 송신용 선입선출 메모리 상태를 전송받는 송신 서비스 스케쥴러, 상기 전송된 MAC 계층 ID에 따라 수신작업을 시작하여 상기 ID의 MAC 계층이 버스 소유권을 가질 수 있도록 MAC 계층 ID를 디코딩하여 비트 벡터 형식으로 리드 인에이블 신호를 만들고 패킷을 전송하기 위한 수신 버스, SOP, EOP, byte-valid, MAC 오류를 포함하는 상기 수신 버스의 정보 및 MAC 계층 ID가 전달되는 제2 스위치 엔진, 상기 송신 서비스 스케쥴러에서 다음 전송 작업을 수행할 MAC 계층을 결정한 후 결정된 MAC 계층 ID를 전송하고, 상기 전송된 MAC 계층 ID에 따라 전송 작업을 시작하여 상기 ID의 MAC 계층이 버스 소유권을 가질 수 있도록 MAC 계층 ID를 디코딩하여 비트 벡터 형식으로 라이트 인에이블 신호를 만든 후 패킷을 라이트하기 위한 송신 버스, 및 상기 제2 스위치 엔진으로부터 입수한 정보를 기준으로 패킷을 수신하는 MAC 계층에서 계산된 FCS 정보 및 SOP, EOP, byte-valid를 포함하는 상기 송신 버스의 전송신호를 상기 송신 버스에 전달하기 위한 송신 전송부를 포함하여 이루어진다.
상기 폴링 블록은 MAC 계층간의 송신용 및 수신용 선입선출 메모리의 상태(status)를 취합하여 수신 및 송신 동작이 가능한 MAC 계층들을 보고하는 기능을 가지고 있으며, 상기 수신 제어부는 수신 동작을 전반적으로 조절하며, 상기 수신 전송부에서는 MAC 계층 수신 버스와 인터페이스를 이루어 실제적인 수신 전송이 이루어지게 한다. 또한 상기 송신 제어부는 전송 동작을 전반적으로 제어하며, 마지막으로 상기 송신 전송부는 MAC 계층 송신 버스와 인터페이스를 이루어 실제적인 송신 전송이 이루어지도록 한다.
본 발명은 프레임(frame) 단위의 이더넷 패킷을 송수신 하기 위한 하드웨어 프로토콜로서, IEEE 802.3 프레임 포맷으로 연동되는 인터페이스나 MAC 장치 ASIC의 패킷 버스 인터페이스 프로토콜, 이더넷 스위치 장치 ASIC의 패킷 버스 인터페이스 프로토콜 그리고 송수신이 분리된 고속 패킷 버스 등에 응용된다.
이하, 도면을 참조하여 본 발명의 구체적 동작을 보다 상세히 설명한다.
도 1은 본 발명에 따른 이더넷 패킷 송수신 장치 구성도를 나타낸다. 본 발명의 장치에 있어서, 상기 폴링 블록(Polling block)은 N개의 MAC 계층의 송신용 선입선출 메모리가 버퍼 효용(buffer avail)을 나타내는 신호인 경우 MAC 계층의 ID에 따라 (N-1) 비트 벡터(bit vector) 신호를 발생시키는 수단과, N개의 MAC 계층의 수신용 선입선출 메모리가 패킷 효용(Packet avail)을 나타내는 신호인 경우 MAC 계층의 ID에 따라 (N-1) 비트 벡터 신호를 발생시키는 수단으로 이루어진다.
또한, 상기 수신 제어부는 수신작업의 상태를 만드는 상태 머신(state machine) 수단 및 MAC 계층 ID를 디코딩하여 N개 MAC 계층에 대해 (N-1) 비트의 리드 인에이블(Read Enable) 신호를 만드는 수단으로 이루어진다.
또한, 상기 송신 제어부는 전송 작업의 시작에서 종료까지의 상태를 만드는 상태 머신 수단과, MAC 계층 ID를 디코딩하여 N개 MAC 계층에 대해 (N-1) 비트의 라이트 인에이블(Write Enable) 신호를 만드는 수단으로 이루어진다.
본 발명에 의한 패킷 송수신 방법은 다음과 같다.
상기 폴링 블록은 다음과 같은 단계를 수행한다. 수신용 선입선출 메모리인 경우, 스위치 엔진으로 보낼 효율적인(available) 패킷이 특정 임계 용량(threshold bytes) 이상인지를 확인하여 각 MAC 계층으로부터 폴링 블록으로 신호를 전송하는 단계와, 송신용 선입선출 메모리인 경우, 스위치 엔진에서 보내온 패킷을 받을 만한 여유공간이 있는지 확인하여 각 MAC 계층으로부터 폴링 블록으로 신호를 전송하는 단계와, 상기 각 MAC 계층으로부터 전송받은 선입선출 메모리 상태 정보를 폴링 블록 내에서 취합하는 단계와, 상기 취합된 수신용 선입선출 메모리 상태는 수신 서비스 스케쥴러에게 보고하고, 상기 취합된 송신용 선입선출 메모리 상태를 전송 서비스 스케쥴러에게 보고하는 단계로 이루어지며, 아울러 상기 수신 제어부는 다음과 같은 단계를 수행한다.
상기 수신 서비스 스케쥴러에서 다음 수신 작업을 수행할 MAC 계층을 결정한 후 결정된 MAC 계층 ID를 전송하는 단계와, 상기 전송된 MAC 계층 ID에 따라 수신작업을 시작하여 상기 ID의 MAC 계층이 버스 소유권을 가질 수 있도록 MAC 계층 ID를 디코딩하여 비트 벡터 형식으로 리드 인에이블 신호를 만들고 수신 버스에 패킷을 전송하는 단계와, 하나의 MAC 계층이 전송할 수 있는 단위를 16 워드로 고정하여 전송되고 있는 워드의 수를 계수하여 16이 될 때까지 리드 인에이블 신호를 셋(set)으로 유지시켜주고, EOP(end of 패킷)인 경우나 혹은 16번째 워드를 전송한 후는 전송을 종료시키기 위해 리드 인에이블을 리셋(reset)시키는 단계로 이루어진다.
또한, 상기 수신 전송부는 다음과 같은 단계를 수행한다.
수신 버스에서 32 비트 버스로 전송된 패킷을 래치하여 다음 블록인 스위치 엔진에게 전달하는 단계와, SOP, EOP, byte-valid, MAC 오류 등과 같은 수신 버스(Rx bus)의 정보 및 MAC 계층 ID를 다음 블록인 스위치 엔진블록으로 전달하는 단계로 이루어진다.
또한, 상기 송신 서비스 스케쥴러는 다음과 같은 단계를 수행한다.
상기 송신 서비스 스케쥴러에서 다음 전송 작업을 수행할 MAC 계층을 결정한 후 결정된 MAC 계층 ID를 전송하는 단계, 상기 전송된 MAC 계층 ID에 따라 전송 작업을 시작하여 상기 ID의 MAC 계층이 버스 소유권을 가질 수 있도록 MAC 계층 ID를 디코딩하여 비트 벡터 형식으로 라이트 인에이블 신호를 만들고 송신 버스에 패킷을 라이트하는 단계, 하나의 MAC 계층이 전송할 수 있는 단위를 16 워드(Words)로 고정하여 전송되고 있는 워드의 수를 계수하여 16이 될 때까지 라이트 인에이블 신호를 셋으로 유지시켜주고, EOP(end of Packet)인 경우나 혹은 16번째 워드를 전송한 후는 전송을 종료시키기 위해 라이트 인에이블을 리셋시키는 단계로 이루어진다.
마지막으로 상기 송신 전송부는 다음과 같은 단계를 수행한다.
스위치 엔진에서 패킷을 전송함에 따라 이를 래치하여 송신 버스의 32 비트 버스 상으로 전송하는 단계, SOP, EOP, byte-valid 등과 같은 전송신호를 송신 버스 상에 전해주는 단계, 패킷을 수신하는 MAC 계층이 FCS를 계산하여 첨가여부를 스위치 엔진이 알려주는 정보를 토대로 신호를 만들어 송신 버스에 전달하는 단계로 이루어진다.
본 발명은 다양하게 변형될 수 있고 여러 가지 형태를 취할 수 있으며 상기 발명의 상세한 설명에서는 그에 따른 특별한 실시예에 대해서만 기술하였다. 하지만 본 발명은 상기 발명의 상세한 설명에서 언급된 특별한 형태로 한정되는 것이 아닌 것으로 이해되어야 하며, 오히려 첨부된 청구범위에 의해 정의되는 본 발명의 정신과 범위 내에 있는 모든 변형물과 균등물 및 대체물을 포함하는 것으로 이해되어야 한다.
이와 같은 본 발명의 효과로는 밴드 폭(bandwidth)이 기존 1.056 Gbps에서 2.112 Gbps로 개선되며, 제어회로를 간단한 로직으로 변경 가능하여 칩 사이즈를 줄일 수 있다. 또한 실제 패킷전송에 필요한 대역폭보다 넓은 대역폭을 확보할 수 있으므로 버스트 패킷 전송(burst packet transfer)이 가능하다.
그리고 본 발명은, 이더넷 패킷(프레임 단위)을 송수신하기 위한 하드웨어 프로토콜을 가지고 있으므로, IEEE 802.3 프레임 포맷으로 연동되는 인터페이스, MAC 장치 ASIC의 패킷 버스 인터페이스 프로토콜, 이더넷 스위치 장치 ASIC의 패킷 버스 인터페이스 프로토콜 및 송수신이 분리된 고속 패킷 버스 등에 사용 가능하다.

Claims (11)

  1. 다수의 MAC 계층(MAC Layer)들의 수신용 선입선출(Receive FIFO) 메모리와 송신용 선입선출(Transmit FIFO) 메모리의 상태를 취합하여 송수신 동작이 가능한 MAC 계층을 폴링 블록(Polling Block)에게 보고하는 단계;
    제어 블록이 상기 MAC 계층에서 패킷을 수신하기 위한 동작을 수행하고 제어 신호들을 만드는 단계;
    수신 전송부(Receive Transfer)가 상기 MAC 계층들로부터 패킷을 수신하는 단계;
    상기 MAC 계층에게 패킷을 전송하기(transmit) 위한 작업을 수행하고 제어 신호들을 만들어 내는 단계; 및
    상기 MAC 계층에게 패킷을 전송하는 단계를 포함하는, 이더넷 패킷 송수신 방법.
  2. 제 1 항에 있어서, 상기 MAC 계층을 폴링 블록에게 보고하는 단계는,
    수신용 선입선출 메모리인 경우, 스위치 엔진으로 보낼 패킷(available packet)이 특정 임계 용량(threshold bytes) 이상인지 여부에 대한 정보를 각 MAC 계층으로부터 받는 단계;
    송신용 선입선출 메모리인 경우, 스위치 엔진에서 보내온 패킷을 받을 만한 여유공간이 있는지 여부에 대한 정보를 각 MAC 계층으로부터 받는 단계;
    상기 각 MAC 계층으로부터 전송받은 선입선출 메모리 상태 정보를 취합하는 단계;
    상기 취합된 수신용 선입선출 메모리 상태를 수신 서비스 스케쥴러(receive service scheduler)에게 보고하고, 상기 취합된 송신용 선입선출 메모리 상태를 송신 서비스 스케쥴러에게 보고하는 단계를 구비하는, 이더넷 패킷 송수신 방법.
  3. 제 2 항에 있어서, 상기 제어블록이 상기 MAC 계층에서 패킷을 수신하기 위한 동작을 수행하고 제어 신호들을 만드는 단계는,
    상기 수신 서비스 스케쥴러에서 다음 수신 작업을 수행할 MAC 계층을 결정한 후 결정된 MAC 계층 ID를 전송하는 단계;
    상기 전송된 MAC 계층 ID에 따라 수신작업을 시작하여 상기 ID의 MAC 계층이 버스 소유권(bus ownership)을 가질 수 있도록 MAC 계층 ID를 디코딩하여 비트 벡터(bit vector) 형식으로 리드 인에이블 신호를 만들고 송신 버스에 패킷을 전송하는 단계; 및
    하나의 MAC 계층이 전송할 수 있는 단위를 16 워드(words)로 고정하여 전송되고 있는 워드 수를 계수하여 16이 될 때까지 리드 인에이블 신호를 셋으로 유지시켜주고, EOP(End Of Packet)인 경우나 혹은 16번째 워드를 전송한 후는 전송을 종료시키기 위해 리드 인에이블을 리셋시키는 단계를 구비하는, 이더넷 패킷 송수신 방법.
  4. 제 1 항에 있어서, 상기 수신 전송부(Receive Transfer)가 상기 MAC 계층들로부터 패킷을 수신하는 단계는,
    수신 버스에서 32bit 버스로 전송된 패킷을 래치(latch)하여 다음 블록인 스위치 엔진으로 전달하는 단계; 및
    SOP, EOP, byte-valid, MAC 오류를 포함하는 수신 버스의 정보 및 MAC 계층 ID를 다음 블록인 스위치 엔진 블록으로 전달하는 단계를 구비하는, 이더넷 패킷 송수신 방법.
  5. 제 2 항에 있어서, 상기 MAC 계층에게 패킷을 전송하기(transmit) 위한 작업을 수행하고 제어 신호들을 만들어 내는 단계는,
    상기 송신 서비스 스케쥴러에서 다음 전송 작업을 수행할 MAC 계층을 결정한 후 결정된 MAC 계층 ID를 전송하는 단계;
    상기 전송된 MAC 계층 ID에 따라 전송 작업을 시작하여 상기 ID의 MAC 계층이 버스 소유권을 가질 수 있도록 MAC 계층 ID를 디코딩하여 비트 벡터 형식으로 라이트 인에이블 신호를 만들고 송신 버스에 패킷을 라이트하는 단계; 및
    하나의 MAC 계층이 전송할 수 있는 단위를 16 워드로 고정하여 전송되고 있는 워드 수를 계수하여 16이 될 때까지 라이트 인에이블 신호를 셋으로 유지시켜주고, EOP(end of 패킷)인 경우나 혹은 16번째 워드를 전송한 후는 전송을 종료시키기 위해 라이트 인에이블을 리셋시키는 단계를 구비하는, 이더넷 패킷 송수신 방법.
  6. 제 1 항에 있어서, 상기 MAC 계층에게 패킷을 전송하는 단계는,
    스위치 엔진에서 패킷을 전송함에 따라 이를 래치하여 송신 버스의 32 비트 버스 상으로 전송하는 단계;
    SOP, EOP, byte-valid를 포함하는 전송신호를 송신 버스 상에 전해주는 단계; 및
    패킷을 수신하는 MAC 계층이 FCS를 계산하여 첨가여부를 스위치 엔진이 알려주는 정보를 토대로 신호를 만들어 송신 버스에 전달하는 단계를 구비하는, 이더넷 패킷 송수신 방법.
  7. 다수의 MAC 계층들로부터 수신용 선입선출 메모리와 송신용 선입선출 메모리상태를 취합하고, 이중 디제이블된 MAC 계층을 필터링하는 폴링 블록;
    MAC 계층에게서 패킷을 수신하기 위한 수신작업을 제어하는 수신 제어부;
    MAC 계층들로부터 패킷을 수신하는 수신 전송부;
    MAC 계층에게 패킷을 전송하기 위한 전송작업을 제어하는 송신 제어부; 및
    MAC 계층들에게로 패킷을 전송하는 송신 전송부를 포함하는, 이더넷 패킷 송수신 장치.
  8. 제 7 항에 있어서, 상기 폴링 블록은 N개의 MAC 계층의 송신용 선입선출 메모리가 버퍼 효용을 나타내는 신호인 경우 MAC 계층의 ID에 따라 (N-1) 비트 벡터 신호를 발생시키는 수단과, N개의 MAC 계층의 수신용 선입선출 메모리가 패킷 avail을 나타내는 신호인 경우 MAC 계층의 ID에 따라 (N-1) 비트 벡터 신호를 발생시키는 수단을 구비하는, 이더넷 패킷 송수신 장치.
  9. 제 7 항에 있어서, 상기 수신 제어부는,
    수신작업의 시작에서 종료까지의 상태를 만드는 상태 머신(state machine) 수단; 및
    MAC 계층 ID를 디코딩하여 N개 MAC 계층에 대해 (N-1) 비트의 리드 인에이블 신호를 만드는 수단을 구비하는, 이더넷 패킷 송수신 장치.
  10. 제 7 항에 있어서, 상기 송신 제어부는,
    전송 작업의 시작에서 종료까지의 상태를 만드는 상태 머신 수단; 및
    MAC 계층 ID를 디코딩하여 N개 MAC 계층에 대해 (N-1) 비트의 라이트 인에이블 신호를 만드는 수단을 구비하는, 이더넷 패킷 송수신 장치.
  11. 다수개의 MAC 계층;
    각 MAC 계층으로부터 전송받은 선입선출 메모리 상태 정보를 취합하기 위한 폴링 블록;
    상기 MAC 계층과 상기 폴링 블록간에 패킷을 송수신 해주는 제1 스위치 엔진;
    상기 폴링 블록에 의해 취합된 수신용 선입선출 메모리 상태를 전송받아 다음 수신 작업을 수행할 MAC 계층을 결정한 후 결정된 MAC 계층 ID를 전송하는 수신 서비스 스케쥴러;
    상기 폴링 블록에 의해 취합된 송신용 선입선출 메모리 상태를 전송받는 송신 서비스 스케쥴러;
    상기 전송된 MAC 계층 ID에 따라 수신작업을 시작하여 상기 ID의 MAC 계층이 버스 소유권을 가질 수 있도록 MAC 계층 ID를 디코딩하여 비트 벡터 형식으로 리드 인에이블 신호를 만들고 패킷을 전송하기 위한 수신 버스;
    SOP, EOP, byte-valid, MAC 오류를 포함하는 상기 수신 버스의 정보 및 MAC 계층 ID가 전달되는 제2 스위치 엔진;
    상기 송신 서비스 스케쥴러에서 다음 전송 작업을 수행할 MAC 계층을 결정한 후 결정된 MAC 계층 ID를 전송하고, 상기 전송된 MAC 계층 ID에 따라 전송 작업을 시작하여 상기 ID의 MAC 계층이 버스 소유권을 가질 수 있도록 MAC 계층 ID를 디코딩하여 비트 벡터 형식으로 라이트 인에이블 신호를 만든 후 패킷을 라이트하기 위한 송신 버스; 및
    상기 제2 스위치 엔진으로부터 입수한 정보를 기준으로 패킷을 수신하는 MAC 계층에서 계산된 FCS 정보 및 SOP, EOP, byte-valid를 포함하는 상기 송신 버스의 전송신호를 상기 송신 버스에 전달하기 위한 송신 전송부를 포함하는, 이더넷 패킷 송수신 장치.
KR1019980032815A 1998-08-13 1998-08-13 랜 패킷용 버스 프로토콜 및 핸드쉐이킹을 위한 이더넷 패킷송수신 방법 및 장치 KR100270703B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980032815A KR100270703B1 (ko) 1998-08-13 1998-08-13 랜 패킷용 버스 프로토콜 및 핸드쉐이킹을 위한 이더넷 패킷송수신 방법 및 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980032815A KR100270703B1 (ko) 1998-08-13 1998-08-13 랜 패킷용 버스 프로토콜 및 핸드쉐이킹을 위한 이더넷 패킷송수신 방법 및 장치

Publications (2)

Publication Number Publication Date
KR20000013762A KR20000013762A (ko) 2000-03-06
KR100270703B1 true KR100270703B1 (ko) 2000-11-01

Family

ID=19547102

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980032815A KR100270703B1 (ko) 1998-08-13 1998-08-13 랜 패킷용 버스 프로토콜 및 핸드쉐이킹을 위한 이더넷 패킷송수신 방법 및 장치

Country Status (1)

Country Link
KR (1) KR100270703B1 (ko)

Also Published As

Publication number Publication date
KR20000013762A (ko) 2000-03-06

Similar Documents

Publication Publication Date Title
US5519693A (en) High speed transmission line interface
EP1454440B1 (en) Method and apparatus for providing optimized high speed link utilization
US5857075A (en) Method and integrated circuit for high-bandwidth network server interfacing to a local area network
US20070047443A1 (en) Channelized flow control
US7072294B2 (en) Method and apparatus for controlling network data congestion
US6295281B1 (en) Symmetric flow control for ethernet full duplex buffered repeater
CN106257434B (zh) 一种基于增强型外设互连协议总线的数据传输方法及装置
US6169729B1 (en) 200 Mbps PHY/MAC apparatus and method
US20100188980A1 (en) Explicit Flow Control in a Gigabit/10 Gigabit Ethernet System
JPH09149083A (ja) ファイバー・チャネル・スイッチ装置
WO2006044726A2 (en) System packet interface packet exchange for queue concatenation and logical identification
EP2579513B1 (en) Node device, integrated circuit and control method in ring transmission system
US6229817B1 (en) System and method for programming late collision slot time
US20240202158A1 (en) SYSTEM COMMUNICATION TECHNIQUE OVER PCIe (PERIPHERAL COMPONENT INTERCONNECT EXPRESS) LINK
EP1374074A1 (en) Method and apparatus for improving time constraints and extending limited length cables in a multiple-speed bus
CA2325857C (en) Method of validation and host buffer allocation for unmapped fibre channel frames
JP2986798B2 (ja) データ伝送制御方法およびデータ通信装置
US20030193894A1 (en) Method and apparatus for early zero-credit determination in an infiniband system
US20050013317A1 (en) Method and system for an integrated dual port gigabit Ethernet controller chip
KR100270703B1 (ko) 랜 패킷용 버스 프로토콜 및 핸드쉐이킹을 위한 이더넷 패킷송수신 방법 및 장치
US5761465A (en) System for coupling asynchronous data path to field check circuit of synchronous data path when the asynchronous data path communicating data in synchronous format
EP1158735A1 (en) TDMA bus interface, system for communicating data, and method
RU2700560C1 (ru) Устройство коммуникационного интерфейса gigaspacewire
Greaves et al. The Cambridge backbone network an overview and preliminary performance
US20060004936A1 (en) Bridge for enabling communication between a FIFO interface and a PL3 bus for a network processor and an I/O card

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120730

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20130730

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20140730

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150730

Year of fee payment: 16

LAPS Lapse due to unpaid annual fee