KR100270695B1 - Apparatus and method of data process and digital video disc driver therefor - Google Patents

Apparatus and method of data process and digital video disc driver therefor Download PDF

Info

Publication number
KR100270695B1
KR100270695B1 KR1019970038838A KR19970038838A KR100270695B1 KR 100270695 B1 KR100270695 B1 KR 100270695B1 KR 1019970038838 A KR1019970038838 A KR 1019970038838A KR 19970038838 A KR19970038838 A KR 19970038838A KR 100270695 B1 KR100270695 B1 KR 100270695B1
Authority
KR
South Korea
Prior art keywords
data
memory
digital video
demodulated
error
Prior art date
Application number
KR1019970038838A
Other languages
Korean (ko)
Other versions
KR19990016318A (en
Inventor
정종식
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970038838A priority Critical patent/KR100270695B1/en
Publication of KR19990016318A publication Critical patent/KR19990016318A/en
Application granted granted Critical
Publication of KR100270695B1 publication Critical patent/KR100270695B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B19/00—Driving, starting, stopping record carriers not specifically of filamentary or web form, or of supports therefor; Control thereof; Control of operating function ; Driving both disc and head
    • G11B19/20—Driving; Starting; Stopping; Control thereof
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10009—Improvement or modification of read or write signals
    • G11B20/10268—Improvement or modification of read or write signals bit detection or demodulation methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/10527—Audio or video recording; Data buffering arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/18—Error detection or correction; Testing, e.g. of drop-outs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B20/00—Signal processing not specific to the method of recording or reproducing; Circuits therefor
    • G11B20/10—Digital recording or reproducing
    • G11B20/12—Formatting, e.g. arrangement of data block or words on the record carriers
    • G11B20/1217—Formatting, e.g. arrangement of data block or words on the record carriers on discs
    • G11B2020/1218—Formatting, e.g. arrangement of data block or words on the record carriers on discs wherein the formatting concerns a specific area of the disc
    • G11B2020/1232—Formatting, e.g. arrangement of data block or words on the record carriers on discs wherein the formatting concerns a specific area of the disc sector, i.e. the minimal addressable physical data unit
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/20—Disc-shaped record carriers
    • G11B2220/25—Disc-shaped record carriers characterised in that the disc is based on a specific recording technology
    • G11B2220/2537—Optical discs
    • G11B2220/2562—DVDs [digital versatile discs]; Digital video discs; MMCDs; HDCDs
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
    • G11B2220/00—Record carriers by type
    • G11B2220/60—Solid state media
    • G11B2220/65—Solid state media wherein solid state memory is used for storing indexing information or metadata
    • G11B2220/652—Solid state media wherein solid state memory is used for storing indexing information or metadata said memory being attached to the recording medium
    • G11B2220/657—Memory in disc [MID]

Landscapes

  • Engineering & Computer Science (AREA)
  • Signal Processing (AREA)
  • Multimedia (AREA)
  • Signal Processing For Digital Recording And Reproducing (AREA)
  • Television Signal Processing For Recording (AREA)

Abstract

PURPOSE: An apparatus for processing data and a digital video disc driver thereof are provided to demodulate the data and to store the data in a memory, and to correct data errors to store the data in the memory again, if the data become a predetermined size, then to descramble the data. Therefore, data processing time and a memory capacity are reduced. CONSTITUTION: A digital video disc driver demodulates data read from a DVD(Digital Video Disc), and stores the demodulated data in a memory(314). If the stored data become a predetermined size, the digital video disc driver reads the data, and corrects errors of the data. The digital video disc driver stores the error-corrected data in the memory(314) again. The digital video disc driver responds to a data transmitting command to read the data, then descrambles the data to output the data.

Description

데이타 처리장치 및 방법 그리고 그에 따른 디지탈 비디오 디스크 구동장치{APPARATUS AND METHOD OF DATA PROCESS AND DIGITAL VIDEO DISC DRIVER THEREFOR}Data processing apparatus and method and digital video disk driving device according to the same. {APPARATUS AND METHOD OF DATA PROCESS AND DIGITAL VIDEO DISC DRIVER THEREFOR}

본 발명은 디지탈 비디오 디스크 구동장치(Digital Video Disc Driver)에 관한 것으로, 특히 디지탈 비디오 디스크 구동장치의 데이타 처리장치 및 방법 그리고 그에 따른 디지탈 비디오 디스크 구동장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a digital video disc driver, and more particularly, to a data processing apparatus and method of a digital video disc drive and a digital video disc drive accordingly.

상기 디지탈 비디오 디스크는 디지탈 동화상 디스크 매체의 하나로서, MPEG(Moving Picture Experts Group)-2의 디지탈 영상을 2시간 이상 기록가능한 차세대 고화질·고음질의 보급형 멀티미디어 기억장치이다.The digital video disc is one of digital moving picture disc media, and is a next-generation high-definition and high-definition multimedia storage device capable of recording a digital picture of MPEG-2 (Moving Picture Experts Group) -2 for two hours or more.

상기와 같은 디지탈 비디오 디스크에 기록된 각종 정보를 독출하여 재생하는 디지탈 비디오 디스크 구동장치의 블럭구성도를 도시한 도 1을 참조하여 종래의 디지탈 비디오 디스크 구동장치의 개략적인 동작을 설명한다.A schematic operation of the conventional digital video disc driving apparatus will be described with reference to FIG. 1, which shows a block diagram of the digital video disc driving apparatus for reading out and reproducing various types of information recorded on the digital video disc as described above.

디스크(100) 재생명령에 따른 마이컴(118)의 제어에 따라 스핀들 모터(106)는 디스크(100)를 회전시킨다. 광픽업은 마이컴(118)의 제어에 따라 트래킹 및 포커싱 제어를 수행하며, 헤드(102)는 디스크(100)에 기록된 정보를 독출하여 아날로그 고주파 신호로서 출력한다. 상기 아날로그 고주파 신호는 펄스 형태로 파형정형되어 재생데이타 EFM으로서 디지탈 위상동기루프(Phase Locked Loop)(108)와 시스템 디코더(114)에 입력한다. 상기 디지탈 위상동기루프(108)는 상기 재생데이타 EFM에 동기된 시스템 클럭 PLCK을 생성하여 디스크 구동제어부(110) 및 시스템 디코더(114)에 입력한다. 상기 디스크 구동제어부(110)는 시스템 디코더(114)에서 검출한 동기신호에 따라 스핀들 모터(106)의 구동신호의 주파수 및 위상을 조절하여 디스크(100)를 정선속도(Constant Linear Velocity)로 회전하도록 제어함은 물론, 기타 디스크 관련 동작을 제어한다.The spindle motor 106 rotates the disc 100 under the control of the microcomputer 118 according to the disc 100 regeneration command. The optical pickup performs tracking and focusing control according to the control of the microcomputer 118, and the head 102 reads out the information recorded on the disk 100 and outputs it as an analog high frequency signal. The analog high frequency signal is waveform-shaped in a pulse form and input to the digital phase locked loop 108 and the system decoder 114 as the reproduction data EFM. The digital phase locked loop 108 generates a system clock PLCK synchronized with the reproduction data EFM and inputs it to the disc drive controller 110 and the system decoder 114. The disk drive controller 110 adjusts the frequency and phase of the drive signal of the spindle motor 106 according to the synchronization signal detected by the system decoder 114 to rotate the disk 100 at a constant linear velocity. The control box, of course, controls other disk-related operations.

시스템 디코더(114)는 상기 재생데이타 EFM을 에러정정 및 디인터리브, 디스크램블 등을 수행함과 동시에 매 데이타 처리시마다 데이타를 메모리(116)에 저장한다. 또한 상기 시스템 디코더(114)는 상기 재생데이타 EFM으로부터 동기를 검출한다. 상기 시스템 디코더(114)는 마이컴(118)으로부터 제공되는 데이타 전송명령에 응답하여 처리가 완료된 데이타를 디멀티플렉서(120)에 제공한다. 상기 디멀티플렉서(120)는 데이타 파서(Parser)로서, 상기 데이타를 오디오 데이타와 비디오 데이타로 분리하여 각각 AC3/MPEG 오디오 디코더(122)와 MPEG-2 비디오 디코더(124)에 제공한다.The system decoder 114 performs error correction, deinterleave, descramble, and the like, on the reproduction data EFM, and stores data in the memory 116 at every data processing. The system decoder 114 also detects synchronization from the playback data EFM. The system decoder 114 provides the processed data to the demultiplexer 120 in response to a data transfer command provided from the microcomputer 118. The demultiplexer 120 is a data parser, which divides the data into audio data and video data and provides them to the AC3 / MPEG audio decoder 122 and the MPEG-2 video decoder 124, respectively.

상기 마이컴(118)은 디지탈 비디오 디스크 구동장치를 전반적으로 제어하며, 특히, 상기 오디오 디코더(122)와 비디오 디코더(124)로부터의 데이타 전송요구에 응답하여 상기 시스템 디코더(114)에 데이타 전송명령을 제공한다. 상기 오디오 디코더(122)는 상기 오디오 데이타를 디코딩하여 디지탈 아날로그 변환부(126)에 제공하고, 상기 디지탈 아날로그 변환부(126)는 상기 디코딩된 오디오 데이타를 아날로그 음성신호로 변환하여 스피커(128)를 통하여 출력한다. 그리고, 비디오 디코더(124)는 상기 비디오 데이타를 디코딩하여 NTSC( National Television System Committee) 엔코더(130)에 제공하고, 상기 NTSC 엔코더(130)는 상기 디코딩된 비디오 데이타를 영상신호로 변환하여 모니터(132)를 통하여 출력한다. 상기와 같은 디지탈 비디오 디스크 구동장치의 구성은 대한민국 특허청에 출원된 특허출원 제96-22968호에 개시된 바 있다.The microcomputer 118 generally controls the digital video disk drive, and in particular, sends a data transfer command to the system decoder 114 in response to a data transfer request from the audio decoder 122 and the video decoder 124. to provide. The audio decoder 122 decodes the audio data and provides the decoded audio data to the digital analog converter 126. The digital analog converter 126 converts the decoded audio data into an analog voice signal to convert the speaker 128. Output through The video decoder 124 decodes the video data and provides the NTSC encoder 130 to the NTSC encoder 130. The NTSC encoder 130 converts the decoded video data into an image signal and monitors the video signal. Output through). The configuration of the digital video disc drive device as described above has been disclosed in Korean Patent Application No. 96-22968 filed with the Korean Intellectual Property Office.

여기서, 상기 시스템 디코더(114)와 메모리(116)를 이하 데이타 처리장치라 하며, 상기 데이타 처리장치의 상세구성도를 도시한 도 2를 참조하여, 종래의 데이타 처리장치의 구성과 동작을 상세히 설명한다.Here, the system decoder 114 and the memory 116 will hereinafter be referred to as a data processing apparatus, and the configuration and operation of a conventional data processing apparatus will be described in detail with reference to FIG. 2, which shows a detailed configuration diagram of the data processing apparatus. .

재생데이타 EFM과 시스템 클럭 PLCK는 32비트 시프트 레지스터(200)에 입력된다. 상기 시프트 레지스터(200)는 상기 재생데이타 EFM을 32비트 병렬출력하며, 상기 병렬출력은 동기검출부(202)에 입력된다. 상기 동기검출부(202)는 상기 시프트 레지스터(200)의 출력이 미리 정해진 동기패턴과 일치하는 지를 검색하여 동기를 검출하고, 그에 따른 동기 검출신호를 데이타 에러 정정부(210)와 메모리 제어부(212) 및 외부의 디스크 구동 제어부(110)에 제공한다. 그리고, 상기 시프트 레지스터(220)의 출력은 16비트단위로 복조부(204)에 입력된다. 상기 복조부(204)는 상기 16비트의 재생데이타 EFM을 8비트 데이타로 복조하여 출력한다. 이는 디스크(100)에 기록된 데이타가 8비트-16비트 변조되어 있기 때문이다.The reproduction data EFM and the system clock PLCK are input to the 32-bit shift register 200. The shift register 200 outputs the 32-bit parallel to the reproduction data EFM, and the parallel output is input to the synchronous detection unit 202. The synchronization detector 202 detects synchronization by searching whether the output of the shift register 200 matches a predetermined synchronization pattern, and outputs the synchronization detection signal according to the data error correction unit 210 and the memory controller 212. And an external disk drive controller 110. The output of the shift register 220 is input to the demodulator 204 in units of 16 bits. The demodulator 204 demodulates the 16-bit reproduction data EFM into 8-bit data and outputs the demodulated data. This is because data recorded on the disk 100 is 8-bit to 16-bit modulated.

여기서, 상기 디스크(100)에 기록된 데이타에 대해 설명한다. 상기 데이타는 원래의 데이타를 우선 스크램블하고, 상기 스크램블된 데이타에 에러정정을 위한 패리티를 부가되어 182×208[BYTES]로 구성된다. 상기 182×208[Bytes]에서 에러정정을 위한 패리티를 제외한 주 데이타는 172×192[Bytes]이다. 상기 데이타는 16섹터로 구성되며, 각 섹터는 섹터를 식별하기 위한 식별정보(이하 ID라 함)가 포함되며, 또한 상기 ID에 대한 에러정정을 위한 에러정정 비트들도 포함된다. 그리고, 상기 주 데이타에는 주 데이타를 오디오 디코더(122) 및 비디오 디코더(124)로 전송하기 전에 해당 주 데이타에 에러가 있는지를 검출하기 위한 비트들이 포함된다. 그리고, 상기와 같이 구성된 데이타는 디스크(100)에 기록되기 전에 인터리브 및 8비트-16비트 변조된다.Here, the data recorded on the disc 100 will be described. The data is composed of 182 x 208 [BYTES] by first scrambled original data, and adding parity for error correction to the scrambled data. In 182 × 208 [Bytes], the main data excluding parity for error correction is 172 × 192 [Bytes]. The data consists of 16 sectors, each sector including identification information (hereinafter referred to as ID) for identifying a sector, and also error correction bits for error correction for the ID. The main data includes bits for detecting whether there is an error in the main data before transmitting the main data to the audio decoder 122 and the video decoder 124. The data constructed as described above is interleaved and 8-bit to 16-bit modulated before being recorded on the disk 100.

상기 복조부(204)로부터의 복조된 데이타는 섹터 ID 검출 및 섹터 ID 에러정정부(208)로 입력된다. 상기 섹터 ID 검출 및 섹터 ID 에러정정부(208)는 복조된 데이타로부터 섹터 ID를 검출하고, 상기 섹터 ID에 대한 에러정정을 위한 에러정정 비트들로서 상기 섹터 ID에 대한 에러정정을 수행한다. 상기 검출된 섹터 ID는 메모리 제어부(212)에 제공되어 상기 메모리 제어부(212)가 복조된 데이타를 섹터순서에 따라 메모리(116)에 저장할 수 있도록 한다. 여기서, 상기 복조된 데이타는 메모리 제어부(212)의 제어에 따라 메모리(116)에 저장되는 데, 디인터리브부(206)는 상기 메모리(116)의 어드레스를 조절하여 인터리브된 데이타가 디인터리브되어 메모리(116)에 저장될 수 있도록 한다.The demodulated data from the demodulator 204 is input to sector ID detection and sector ID error correction 208. The sector ID detection and sector ID error correction unit 208 detects the sector ID from the demodulated data and performs error correction on the sector ID as error correction bits for error correction on the sector ID. The detected sector ID is provided to the memory controller 212 so that the memory controller 212 can store the demodulated data in the memory 116 in the sector order. Here, the demodulated data is stored in the memory 116 under the control of the memory controller 212. The deinterleave unit 206 adjusts the address of the memory 116 to deinterleave the data to deinterleave the memory. To be stored at 116.

상기 메모리(116)에 16섹터의 데이타가 모두 저장되면, 메모리 제어부(212)는 상기 데이타를 데이타 에러정정부(210)에 제공한다. 상기 데이타 에러정정부(210)는 상기 16 섹터의 데이타를 가로 방향 및 세로 방향으로 에러정정하고, 에러정정이 완료된 데이타는 다시 메모리 제어부(212)를 통하여 메모리(116)에 저장된다. 여기서, 에러정정 완료시 주 데이타만이 남으므로 상기 메모리(116)에 저장되는 데이타는 주 데이타이다.When all 16 sectors of data are stored in the memory 116, the memory controller 212 provides the data to the data error correction unit 210. The data error correction unit 210 corrects the data of the 16 sectors in the horizontal and vertical directions, and the data of which error correction is completed is stored in the memory 116 through the memory control unit 212. Here, since only main data remains when error correction is completed, data stored in the memory 116 is main data.

상기 메모리 제어부(212)는 에러정정이 완료된 주 데이타를 메모리(116)에서 리드하여 디스크램블러(214)에 제공한다. 상기 디스크램블러(214)는 상기 에러정정이 완료된 주 데이타를 디스크램블하여 다시 메모리 제어부(212)를 통하여 메모리(116)에 저장한다. 이와같은 상태에서 마이컴(118)에서 데이타 전송명령을 제공하면, 상기 메모리 제어부(212)는 상기 디스크램블이 완료된 데이타를 리드하여 인터페이스(218), ATAPI(220)를 통하여 오디오 디코더(122) 또는 비디오 디코더(124)에 제공한다. 여기서, 에러 검출부(216)는 상기 오디오 디코더(122) 또는 비디오 디코더(124)로 출력되는 데이타에 에러가 있는지를 검출하여 그 결과를 오디오 디코더(122) 또는 비디오 디코더(124)에 제공한다.The memory controller 212 reads main data from which error correction is completed in the memory 116 and provides the descrambler 214. The descrambler 214 descrambles the main data on which the error correction is completed and stores the descrambler 214 in the memory 116 through the memory controller 212. In this state, when the microcomputer 118 provides a data transfer command, the memory controller 212 reads the descrambled data and transmits the decoded data to the audio decoder 122 or the video through the interface 218 or the ATAPI 220. To the decoder 124. Here, the error detector 216 detects whether there is an error in the data output to the audio decoder 122 or the video decoder 124 and provides the result to the audio decoder 122 or the video decoder 124.

상기 데이타 처리장치에서 데이타를 처리하여 출력하기 위해서 데이타는 4과정동안 메모리(214) 영역을 차지한다. 즉, 데이타는 복조되어 입력되는 동안, 에러 정정된 후, 디스크램블된 후, 오디오 디코더(122) 또는 비디오 디코더(124)로 출력되는 동안 메모리(214) 영역을 차지한다. 이에따라 데이타가 끊임없이 오디오 디코더(122) 또는 비디오 디코더(124)로 출력되기 위해서는 메모리(214)는 적어도 4개의 데이타 저장영역을 구비하여야 한다. 상기 메모리(214)의 메모리맵을 도시한 도 3을 참조하면, 메모리(214)는 제1 내지 제4데이타 저장영역을 구비하며 상기 데이타 저장영역은 적어도 16섹터의 데이타를 저장 가능하여야 한다.The data occupies the memory 214 area for four processes in order to process and output the data in the data processing apparatus. That is, the data occupies the memory 214 area while being demodulated and input, error corrected, descrambled, and then output to the audio decoder 122 or the video decoder 124. Accordingly, in order for data to be continuously output to the audio decoder 122 or the video decoder 124, the memory 214 must have at least four data storage areas. Referring to FIG. 3, which shows a memory map of the memory 214, the memory 214 includes first to fourth data storage areas, and the data storage area should be capable of storing at least 16 sectors of data.

상기 메모리(214)를 제어하는 메모리 제어부(212)의 처리과정을 도시한 도 4를 참조하여, 데이타 처리장치에 입력된 재생데이타 EFM가 처리되어 출력되기까지를 설명한다.A process of the memory controller 212 controlling the memory 214 will be described with reference to FIG. 4 until the reproduction data EFM input to the data processing apparatus is processed and output.

구간 1에서 메모리 제어부(212)는 16섹터 데이타로 구성되는 제1복조데이타를 메모리(116)의 제1데이타 저장영역에 순차적으로 저장한다. 상기 제1복조데이타의 저장이 완료되면 메모리 제어부(212)는 구간 2를 수행한다.In interval 1, the memory controller 212 sequentially stores first demodulated data including 16 sectors of data in a first data storage area of the memory 116. When the storage of the first demodulated data is completed, the memory controller 212 performs interval 2.

상기 구간 2에서 메모리 제어부(212)는 상기 제1복조데이타를 메모리(116)에 리드하여 데이타 에러 정정부(210)에 제공한다. 상기 데이타 에러정정부(210)는 상기 데이타를 에러정정하며, 메모리 제어부(212)는 상기 에러정정된 데이타(이하 제1에러정정된 데이타라함)를 다시 메모리(116)의 제1데이타 저장영역에 저장한다. 그리고 메모리 제어부(212)는 제2복조데이타를 메모리(116)의 제2데이타 저장영역에 저장한다. 상기 제2복조 데이타의 저장 및 제1에러정정된 데이타의 저장이 종료되면 메모리 제어부(212)는 구간 3을 수행한다.In the second section, the memory controller 212 reads the first demodulated data into the memory 116 and provides the data error correction unit 210. The data error correction unit 210 corrects the data, and the memory controller 212 returns the error corrected data (hereinafter, referred to as first error corrected data) to the first data storage area of the memory 116. Save it. The memory controller 212 stores the second demodulated data in the second data storage area of the memory 116. When the storing of the second demodulated data and the storing of the first error corrected data are ended, the memory controller 212 performs interval 3.

상기 구간 3에서 메모리 제어부(212)는 제1데이타 저장영역에 저장된 제1에러 정정된 데이타를 디스크램블러(214)에 제공한다. 상기 디스크램블러(214)는 상기 제1에러정정된 데이타를 디스크램블하며, 메모리 제어부(212)는 상기 디스크램블된 데이타(이하 제1디스크램블된 데이타라함)를 다시 메모리(116)의 제1데이타 저장영역에 저장한다. 그리고 상기 메모리 제어부(212)는 제2데이타 저장영역에 저장된 제2복조데이타를 리드하여 데이타 에러정정부(210)에 제공한다. 상기 데이타 에러정정부(210)는 상기 제2복조데이타를 제공받아 에러정정하며, 상기 메모리 제어부(212)는 상기 에러정정된 데이타(이하 제2에러정정된 데이타라함)를 상기 메모리(116)의 제2데이타 저장영역에 저장한다. 그리고 상기 메모리 제어부(212)는 제3복조데이타를 메모리(116)의 제3데이타 저장영역에 저장한다. 상기 메모리 제어부(212)는 제1디스크램블된 데이타의 저장 및 제2에러정정된 데이타의 저장, 제3복조데이타의 저장이 완료되면 구간 4를 수행한다.In the section 3, the memory controller 212 provides the descrambler 214 with the first error corrected data stored in the first data storage area. The descrambler 214 descrambles the first error-corrected data, and the memory controller 212 regenerates the descrambled data (hereinafter referred to as first descrambled data) to the first data of the memory 116. Save to storage area. The memory controller 212 reads the second demodulated data stored in the second data storage area and provides the data to the data error correction unit 210. The data error correcting unit 210 receives the second demodulated data and corrects the error, and the memory controller 212 stores the error corrected data (hereinafter referred to as second error corrected data) of the memory 116. Store in the second data storage area. The memory controller 212 stores the third demodulated data in the third data storage area of the memory 116. The memory controller 212 performs interval 4 when the storage of the first descrambled data, the storage of the second error corrected data, and the storage of the third demodulated data are completed.

상기 구간 4에서 메모리 제어부(212)는 마이컴(118)에서 제공하는 데이타 전송명령에 응답하여 제1데이타 저장영역에 저장된 제1디스크램블된 데이타를 리드하여 출력한다. 그리고, 제2데이타 저장영역에 저장된 제2에러정정된 데이타를 디스크램블러에 제공한다. 상기 디스크램블러는 상기 제2에러정정된 데이타를 디스크램블하며, 메모리 제어부(212)는 상기 디스크램블된 데이타를 다시 제2데이타 저장영역에 저장한다. 그리고 메모리 제어부(212)는 제3데이타 저장영역에 저장된 제3복조데이타를 데이타 에러정정부(210)에 제공한다. 데이타 에러정정부(210)는 상기 제3복조데이타를 에러정정하며, 메모리 제어부(212)는 상기 에러정정된 데이타를 제3데이타 저장영역에 다시 저장한다. 또한 메모리 제어부(212)는 제4복조데이타를 메모리(116)의 제4데이타 저장영역에 저장한다.In the interval 4, the memory controller 212 reads and outputs first descrambled data stored in the first data storage area in response to a data transfer command provided by the microcomputer 118. Then, the second error corrected data stored in the second data storage area is provided to the descrambler. The descrambler descrambles the second error corrected data, and the memory controller 212 stores the descrambled data in a second data storage area. The memory controller 212 provides the data demodulation unit 210 with the third demodulated data stored in the third data storage area. The data error correction unit 210 corrects the third demodulated data, and the memory controller 212 stores the error corrected data in the third data storage area again. The memory controller 212 also stores the fourth demodulated data in the fourth data storage area of the memory 116.

상기와 같이 메모리 제어부(212)는 복조데이타가 4구간동안 한 데이타 영역을 차지하면서 처리되어 출력될 수 있도록 하며, 후속되는 복조데이타는 메모리의 제1데이타 저장영역에서부터 제4데이타 저장영역으로 돌아가면서 차지하도록 한다.As described above, the memory controller 212 allows demodulated data to be processed and output while occupying one data area for four sections, and subsequent demodulated data returns from the first data storage area of the memory to the fourth data storage area. To occupy.

상기와 같은 종래 데이타 처리장치는 한 복조데이타 처리되어 출력되기 위해서는 적어도 메모리에서 4구간동안 리드/저장되어야 하므로 최초로 입력된 데이타가 처리되어 출력되기까지 시간이 많이 걸렸다. 더욱이 디지탈 비디오 디스크 구동장치를 고속 동작하도록 구현하기 위하여 데이타 처리장치를 고속으로 구현할 필요가 있는 데, 이런 경우에는 고속의 메모리 억세스 시간을 가지는 메모리를 사용하여야 하였다. 상기와 같은 고속의 메모리 억세스 시간을 가지는 메모리는 고가인 곤란한 점이 있다. 또한 종래에는 상기와 같이 4개의 데이타 저장영역을 구비하는 큰 용량의 메모리를 사용하여야 하는 곤란한 점이 있었다.In the conventional data processing apparatus as described above, in order to process and output one demodulated data, at least four periods must be read / stored in the memory, so that it takes a long time for the first input data to be processed and output. Furthermore, in order to implement a digital video disc drive device to operate at high speed, a data processing device needs to be implemented at a high speed. In this case, a memory having a high memory access time has to be used. The memory having such a high speed memory access time is expensive and difficult. In addition, there has been a problem in that a large capacity memory having four data storage areas as described above has to be used.

상술한 바와 같이 종래에는 디지탈 비디오 디스크 구동장치의 데이타 처리장치에서 데이타가 처리되기 위해서는 데이타가 메모리에서 다수번 리드/저장됨에 따라 최초 데이타가 처리되어 출력되는 시간이 오래 걸리는 곤란한 점이 있었다. 또한 디지탈 비디오 디스크 구동장치가 고속화되기 위해서는 상기 메모리 억세스 시간이 짧은 고가의 메모리를 사용하여야 하는 곤란한 점이 있으며, 데이타가 다수의 메모리에 리드/저장됨에 따라 데이타를 끊임없이 출력하기 위해서는 큰 용량의 메모리를 사용하여야 하는 곤란한 점이 있었다.As described above, in order to process data in a data processing apparatus of a digital video disc driving apparatus, it is difficult to take a long time to process and output the first data as the data is read / stored many times in the memory. In addition, in order to speed up a digital video disc drive device, it is difficult to use expensive memory having a short memory access time. A large capacity memory is used to continuously output data as data is read / stored in a plurality of memories. There was a difficulty to do.

따라서 본 발명의 목적은 최초 데이타의 처리시간을 줄이고, 메모리 억세스를 감소시키며, 메모리의 용량을 감소시킬 수 있는 디지탈 비디오 디스크 구동장치의 데이타 처리장치 및 방법 그리고 그에 따른 디지탈 비디오 디스크 구동장치를 제공함에 있다.Accordingly, an object of the present invention is to provide a data processing apparatus and method of a digital video disk driving apparatus capable of reducing the processing time of initial data, reducing memory access, and reducing the memory capacity, and a digital video disk driving apparatus accordingly. have.

도 1은 통상의 디지탈 비디오 디스크 구동장치의 블럭구성도,1 is a block diagram of a conventional digital video disc drive device;

도 2는 도 1의 데이타 처리장치의 상세구성도,2 is a detailed configuration diagram of the data processing apparatus of FIG. 1;

도 3은 도 2의 메모리의 메모리 맵을 도시한 도면,3 is a memory map of the memory of FIG. 2;

도 4는 도 2의 메모리 제어부의 처리과정을 도시한 도면,4 is a diagram illustrating a process of a memory controller of FIG. 2;

도 5는 본 발명의 바람직한 실시예에 따른 데이타 처리장치의 상세구성도,5 is a detailed configuration diagram of a data processing apparatus according to an embodiment of the present invention;

도 6은 도 5의 메모리의 메모리 맵을 도시한 도면,6 illustrates a memory map of the memory of FIG. 5;

도 7은 도 5의 메모리 제어부의 처리과정을 도시한 도면.7 is a diagram illustrating a process of a memory controller of FIG. 5.

상술한 목적을 달성하기 위한 본 발명은 디지탈 비디오 디스크로부터 리드한 데이타를 복조하여 메모리에 저장하고, 상기 메모리에 저장된 데이타 미리 정해둔 크기가 되면 그 데이타를 리드하여 에러정정한 후에 다시 메모리에 저장하고, 이후 데이타 전송명령에 응답하여 상기 에러정정된 데이타를 리드하여 디스크램블한 후 출력하는 것을 특징으로 한다.In order to achieve the above object, the present invention demodulates data read from a digital video disk and stores the data in a memory, and when the data stored in the memory reaches a predetermined size, reads the data, corrects the error, and stores the data again in the memory. After that, the error-corrected data is read, descrambled and output in response to a data transfer command.

이하 본 발명의 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다. 하기 설명 및 첨부도면에서 많은 특정 상세들이 본 발명의 보다 전반적인 이해를 제공하기 위해 나타나 있다. 이들 특정 상세들 없이 본 발명이 실시될 수 있다는 것은 이 기술분야에서 통상의 지식을 가진자에게 자명할 것이다. 그리고 본 발명의 요지를 불필요하게 흐릴 수 있는 공지 기능 및 구성에 대한 상세한 설명은 생략한다.Hereinafter, exemplary embodiments of the present invention will be described in detail with reference to the accompanying drawings. In the following description and the annexed drawings, numerous specific details are set forth in order to provide a more thorough understanding of the present invention. It will be apparent to those skilled in the art that the present invention may be practiced without these specific details. And a detailed description of known functions and configurations that may unnecessarily obscure the subject matter of the present invention will be omitted.

본 발명의 바람직한 실시예에 따른 디지탈 비디오 디스크 구동장치는 도 1에 도시한 종래의 디지탈 비디오 디스크 구동장치와 데이타 처리장치와 비디오 디코더 및 오디오 디코더만을 제외하고는 모두 유사하다. 특히, 상기 비디오 디코더 및 오디오 디코더는 디멀티플렉서를 통하여 데이타 처리장치가 제공하는 데이타를 버퍼링하는 버퍼를 더 구비한다.The digital video disc drive device according to the preferred embodiment of the present invention is similar except for the conventional digital video disc drive device and the data processing device, the video decoder and the audio decoder shown in FIG. In particular, the video decoder and the audio decoder further include a buffer for buffering data provided by the data processing apparatus through the demultiplexer.

이제, 본 발명의 바람직한 실시예에 따른 데이타 처리장치의 블럭구성도를 도시한 도 5를 참조하여 본 발명의 바람직한 실시예에 따른 데이타 처리과정을 상세히 설명한다.Now, a data processing procedure according to a preferred embodiment of the present invention will be described in detail with reference to FIG. 5, which shows a block diagram of a data processing apparatus according to a preferred embodiment of the present invention.

재생데이타 EFM과 시스템 클럭 PLCK는 32비트 시프트 레지스터(300)에 입력된다. 상기 시프트 레지스터(300)는 상기 재생데이타 EFM을 시스템 클럭 PLCK에 따라 시프트하면서 32비트로서 병렬 출력하며, 상기 병렬출력되는 재생데이타 EFM는 동기검출부(302)에 입력된다. 상기 동기검출부(302)는 상기 재생데이타 EFM이 미리 정해진 동기 패턴과 일치하는 지를 검색하여 동기를 검출하고, 그에 따른 동기 검출신호를 데이타 에러정정부(310)에 제공한다. 그리고, 상기 시프트 레지스터(300)의 출력은 16비트단위로 복조부(304)에 입력된다. 상기 복조부(304)는 상기 16비트의 재생데이타 EFM을 8비트 데이타로 복조하여 출력한다. 상기 복조된 데이타는 섹터 ID 검출 및 섹터 ID 에러정정부(308)로 입력된다. 상기 섹터 ID 검출 및 섹터 ID 에러정정부(308)는 복조된 데이타로부터 섹터 ID를 검출하고, 상기 섹터 ID에 대한 에러정정을 위한 에러정정 비트들로서 상기 섹터 ID에 대한 에러정정을 수행한다. 상기 검출된 섹터ID는 메모리 제어부(312)에 제공되어 상기 메모리 제어부(312)가 복조된 데이타를 섹터순서에 따라 메모리(314)에 저장할 수 있도록 한다.The reproduction data EFM and the system clock PLCK are input to the 32-bit shift register 300. The shift register 300 outputs the output data EFM in parallel as 32 bits while shifting the reproduction data EFM in accordance with the system clock PLCK. The output data EFM output in parallel is input to the synchronous detection unit 302. The synchronization detecting unit 302 detects synchronization by searching whether the reproduction data EFM matches a predetermined synchronization pattern, and provides a synchronization detection signal according to the data error correction unit 310. The output of the shift register 300 is input to the demodulator 304 in units of 16 bits. The demodulator 304 demodulates the 16-bit reproduction data EFM into 8-bit data and outputs the demodulated data. The demodulated data is input to sector ID detection and sector ID error correction 308. The sector ID detection and sector ID error correction unit 308 detects the sector ID from demodulated data and performs error correction on the sector ID as error correction bits for error correction on the sector ID. The detected sector ID is provided to the memory controller 312 so that the memory controller 312 can store the demodulated data in the memory 314 in the sector order.

여기서, 상기 복조된 데이타는 메모리 제어부(312)의 제어에 따라 메모리(314)에 저장되는 데, 디인터리브부(306)는 상기 메모리(314)의 어드레스를 조절하여 인터리브된 데이타가 디인터리브되어 메모리(314)에 저장될 수 있도록 한다.Here, the demodulated data is stored in the memory 314 under the control of the memory controller 312. The deinterleaver 306 adjusts the address of the memory 314 to deinterleave the data so that the memory is deinterleaved. To be stored at 314.

상기 메모리(314)에 16섹터의 데이타가 모두 저장되면, 메모리 제어부(312)는 상기 데이타를 데이타 에러정정부(310)에 제공한다. 상기 데이타 에러정정부(310)는 상기 16섹터의 데이타를 가로 방향 및 세로 방향으로 에러정정하고, 에러정정이 완료된 데이타는 다시 메모리 제어부(312)를 통하여 메모리(314)에 저장된다. 여기서, 에러정정 완료시 주 데이타만이 남으므로 상기 메모리(314)에 저장되는 데이타는 주 데이타이다.When all 16 sectors of data are stored in the memory 314, the memory controller 312 provides the data to the data error correcting 310. The data error correction unit 310 corrects the 16 sectors of data in a horizontal direction and a vertical direction, and the data of which error correction is completed are stored in the memory 314 through the memory control unit 312 again. Here, since only main data remains when error correction is completed, the data stored in the memory 314 is main data.

상기 메모리 제어부(312)는 디지탈 비디오 디스크 구동장치의 마이컴(도시하지 않았음)으로부터 데이타 전송명령이 입력되는 경우에 메모리(314)에 저장되어 있는 에러정정된 데이타를 리드하여 디스크램블러(316)에 제공한다. 상기 디스크램블러(316)는 상기 데이타를 디스크램블하여 인터페이스(320), ATAPI(322)를 통하여 오디오 디코더(도시하지 않았음), 비디오 디코더(도시하지 않았음)로 전송한다. 여기서, 상기 오디오 디코더, 비디오 디코더는 상기 데이타들을 버퍼링한 버퍼를 구비한다. 그리고 에러 검출부(218)는 상기 오디오 디코더(122) 또는 비디오 디코더(124)로 출력되는 데이타에 에러가 있는지를 검출하여 그 결과를 오디오 디코더(122) 또는 비디오 디코더(214)에 제공한다.The memory controller 312 reads error-corrected data stored in the memory 314 to a descrambler 316 when a data transfer command is input from a microcomputer (not shown) of the digital video disc drive device. to provide. The descrambler 316 descrambles the data and transmits the data to an audio decoder (not shown) and a video decoder (not shown) through the interface 320 and the ATAPI 322. The audio decoder and the video decoder may include a buffer buffering the data. The error detector 218 detects whether there is an error in the data output to the audio decoder 122 or the video decoder 124 and provides the result to the audio decoder 122 or the video decoder 214.

상기와 같이 데이타 처리장치에서 데이타를 처리하여 출력하기 위해서 데이타는 2과정동안 메모리(314) 영역을 차지한다. 즉, 데이타는 복조되어 입력되는 동안, 에러정정된 후부터 데이타 전송명령전까지 메모리(214) 영역을 차지한다. 따라서 메모리(314)는 데이타를 끊임없이 오디오 디코더 또는 비디오 디코더로 출력하기 위하여 2개의 데이타 저장영역을 구비한다. 상기 메모리(314)의 메모리맵을 도시한 도 6을 참조하면, 메모리(214)는 제1 내지 제2데이타 저장영역을 구비하며 상기 데이타 저장영역은 적어도 16섹터의 데이타를 저장할 수 있다.As described above, the data occupies the memory 314 area for two processes in order to process and output the data in the data processing apparatus. That is, while data is demodulated and inputted, it occupies the memory 214 area from error correction to before the data transfer command. Thus, memory 314 has two data storage areas for continuously outputting data to an audio decoder or video decoder. Referring to FIG. 6, which shows a memory map of the memory 314, the memory 214 may include first to second data storage areas, and the data storage area may store at least 16 sectors of data.

상기 메모리(314)를 제어하는 메모리 제어부(312)의 처리과정을 도시한 도 4를 참조하여, 데이타 처리장치에 입력된 재생데이타 EFM이 처리되어 출력되기까지를 설명한다.A process of the memory control unit 312 controlling the memory 314 will be described with reference to FIG. 4 until the reproduction data EFM input to the data processing apparatus is processed and output.

구간 1에서 메모리 제어부(312)는 16섹터 데이타로 구성되는 제1복조데이타를 메모리(314)의 제1데이타 저장영역에 순차적으로 저장한다. 상기 제1복조데이타의 저장이 완료되면 메모리 제어부(312)는 구간 2를 수행한다.In interval 1, the memory controller 312 sequentially stores first demodulated data including 16 sectors of data in a first data storage area of the memory 314. When the storage of the first demodulated data is completed, the memory controller 312 performs interval 2.

상기 구간 2에서 메모리 제어부(312)는 상기 제1복조데이타를 메모리(314)에 리드하여 데이타 에러정정부(310)에 제공한다. 상기 데이타 에러정정부(310)는 상기 데이타를 에러정정하며, 메모리 제어부(312)는 상기 에러정정된 데이타(이하 제1에러정정된 데이타라함)를 다시 메모리(314)의 제1데이타 저장영역에 저장한다. 상기 저장후부터 메모리 제어부(312)는 마이컴이 제공하는 데이타 전송명령에 따라 제1에러정정된 데이타를 디스크램블러(316)에 제공할 수 있다. 상기 디스크램블러(316)는 상기 제1에러정정된 데이타를 제공받아 디스크램블하여 그대로 인터페이스(320),ATAPI(322)를 통하여 비디오 디코더 또는 오디오 디코더로 전송한다. 그리고 메모리 제어부(312)는 제2복조데이타를 메모리(314)의 제2데이타 저장영역에 저장한다.In the interval 2, the memory controller 312 reads the first demodulated data into the memory 314 and provides the data error correction unit 310. The data error correction unit 310 corrects the data, and the memory controller 312 stores the error corrected data (hereinafter, referred to as first error corrected data) to the first data storage area of the memory 314. Save it. After the storage, the memory controller 312 may provide the descrambler 316 with the first error corrected data according to a data transfer command provided by the microcomputer. The descrambler 316 receives the first error corrected data and descrambles it and transmits the descrambler 316 to the video decoder or the audio decoder through the interface 320 and the ATAPI 322. The memory controller 312 stores the second demodulated data in the second data storage area of the memory 314.

상기와 같이 본 발명의 바람직한 실시예에 따른 데이타 처리장치는 두번째 구간부터 마이컴의 데이타 전송명령에 따라 데이타를 디스크램블하여 외부로 출력할 수 있다. 즉, 적어도 디스크램블한 데이타를 다시 저장하고, 저장한 디스크램블한 데이타를 다시 리드하여 출력하는 과정을 생략할 수 있으므로 초기데이타의 출력시간을 줄일 수 있다. 그리고, 2구간동안 데이타가 메모리를 차지하므로 메모리는 2개의 데이타 저장영역만을 구비하여도 된다. 따라서 메모리의 용량을 대폭적으로 감소시킬 수 있다. 또한 메모리를 억세스하는 횟수를 감소시켰으므로, 메모리 억세스에 의한 데이타 처리시간의 지연을 보상할 수 있으므로, 디지탈 비디오 디스크 구동장치의 고속화시 고속의 억세스 시간을 가지는 고가의 메모리를 사용하지 않아도 된다.As described above, the data processing apparatus according to the preferred embodiment of the present invention may descramble the data according to the data transfer command of the microcomputer from the second section and output the data to the outside. That is, at least the process of re-saving the descrambled data and reloading and outputting the descrambled data can be omitted, thereby reducing the output time of the initial data. Since the data occupies the memory for two sections, the memory may have only two data storage areas. Therefore, the memory capacity can be significantly reduced. In addition, since the number of times of memory accesses is reduced, it is possible to compensate for the delay of data processing time due to memory accesses, so that an expensive memory having a high speed access time is not required when the digital video disc drive device is speeded up.

상술한 바와 같이 본 발명은 고속의 디지탈 비디오 디스크 구동장치에 적합하도록 데이타 처리속도를 개선하며, 메모리 용량을 감소시키는 이점이 있다.As described above, the present invention has an advantage of improving data processing speed and reducing memory capacity to be suitable for a high speed digital video disc driving apparatus.

Claims (5)

디지탈 비디오 디스크 구동장치의 데이타 처리장치에 있어서,In the data processing apparatus of the digital video disc drive device, 디지탈 비디오 디스크로부터 독출한 데이타를 병렬로 변환하여 출력하는 시프트 레지스터와,A shift register for converting and outputting data read out from a digital video disc in parallel, 상기 시프트 레지스터의 출력이 미리 정해진 패턴과 동일한지를 검색하여 동기를 검출하는 동기검출부와,A synchronization detector for detecting synchronization by searching whether the output of the shift register is equal to a predetermined pattern; 상기 시프트 레지스터의 출력을 정해진 단위로 입력받아 복조하는 복조부와,A demodulator for receiving and demodulating the output of the shift register in a predetermined unit; 상기 복조된 데이타를 입력받아 섹터식별정보를 검출하며, 상기 섹터식별정보의 에러를 정정하는 섹터 식별정보 검출 및 섹터 식별정보 에러정정부와,A sector identification information detection and sector identification error correction unit for detecting sector identification information by receiving the demodulated data and correcting an error of the sector identification information; 미리 정해진 크기의 데이타를 입력받아 에러를 정정하는 데이타 에러정정부와,A data error corrector for correcting errors by receiving data of a predetermined size; 메모리와,With memory, 상기 섹터식별정보에 따라 복조된 데이타를 섹터순서에 따라 상기 메모리에 저장하고, 상기 저장된 데이타가 미리 정해진 크기에 대응하게 되면 상기 데이타를 리드하여 상기 데이타 에러정정부에 제공하고, 상기 데이타 에러정정부에서 에러정정하여 출력하는 데이타를 다시 상기 메모리에 저장하고, 데이타 전송명령에 따라 상기 에러정정된 데이타를 리드하여 출력하는 메모리 제어부와,The data demodulated according to the sector identification information is stored in the memory according to the sector order. When the stored data corresponds to a predetermined size, the data is read and provided to the data error correction unit. A memory controller which stores the data corrected and outputted in the memory again in the memory, and reads and outputs the error corrected data according to a data transfer command; 상기 복조된 데이타를 상기 메모리에 저장할 때에 어드레스를 조절하여 복조된 데이타를 디인터리브되어 상기 메모리에 저장될 수 있도록 하는 디인터리브부와,A deinterleave unit which adjusts an address when storing the demodulated data in the memory so that the demodulated data can be deinterleaved and stored in the memory; 상기 메모리 제어부에서 출력하는 에러정정된 데이타를 제공받아 디스크램블하는 디스크램블러와,A descrambler configured to receive and descramble error corrected data output from the memory controller; 상기 디스크램블러의 출력을 인터페이스하는 인터페이스를 구비하는 것을 특징으로 하는 데이타 처리장치.And an interface for interfacing the output of the descrambler. 제1항에 있어서, 상기 메모리는;The memory device of claim 1, wherein the memory comprises; 변조된 데이타를 저장하는 영역과 에러정정된 데이타를 저장하는 영역을 구비하는 것을 특징으로 하는 데이타 처리장치.And an area for storing modulated data and an area for storing error corrected data. 디지탈 비디오 디스크 구동장치의 데이타 처리방법에 있어서,In the data processing method of the digital video disc drive device, 디지탈 비디오 디스크로부터 리드한 데이타를 복조하여 메모리에 저장하는 제1데이타 저장과정과,A first data storage process of demodulating the data read from the digital video disc and storing it in a memory; 상기 메모리에 저장된 데이타 미리 정해둔 크기가 되면 그 데이타를 리드하여 에러정정하는 에러정정 과정과,An error correction process of reading the data and correcting the error when the data stored in the memory reaches a predetermined size; 상기 에러정정된 데이타를 다시 메모리에 저장하는 제2데이타 저장과정과,A second data storing step of storing the error corrected data in a memory again; 데이타 전송명령에 응답하여 상기 에러정정된 데이타를 리드하여 디스크램블하여 출력하는 디스크램블 과정으로 이루어짐을 특징으로 하는 데이타 처리방법.And a descrambling process of reading, descrambling, and outputting the error-corrected data in response to a data transfer command. 디지탈 비디오 디스크 구동장치에 있어서,In a digital video disc drive device, 디지탈 비디오 디스크와,Digital video discs, 상기 디지탈 비디오 디스크를 회전시키는 스핀들모터와,A spindle motor for rotating the digital video disc; 상기 스핀들 모터를 제어하는 디스크 구동제어부와,A disk drive controller for controlling the spindle motor; 상기 디지탈 비디오 디스크로부터 기록되어 있는 데이타를 독출하여 파형정형하여 출력하는 광픽업과,An optical pickup for reading out the data recorded from the digital video disc and performing waveform shaping and output; 상기 파형정형된 데이타를 제공받아 복조한 후에 미리 정해진 크기가 될 때까지 저장하고, 미리 정해진 크기가 되면 상기 복조된 데이타를 리드하여 에러정정을 수행한 후에 다시 저장하고, 데이타 전송명령에 따라 에러정정된 데이타를 리드하여 디인터리브한 후에 출력하는 데이타 처리장치와,The demodulated data is received and demodulated and stored until a predetermined size is obtained, and when the predetermined size is obtained, the demodulated data is read, error correction is performed, and stored again, and error correction is performed according to a data transmission command. A data processing apparatus for reading and deinterleaving the outputted data and outputting the data; 상기 데이타 처리장치로부터의 데이타를 오디오 데이타와 비디오 데이타로 분리하여 출력하는 디멀티플렉서와,A demultiplexer for separating and outputting data from the data processing apparatus into audio data and video data; 상기 오디오 데이타를 복조하는 오디오 디코더와,An audio decoder for demodulating the audio data; 상기 복조된 오디오 데이타를 아날로그 음성신호로 변환하는 디지탈/아날로그 변환부와,A digital / analog converter for converting the demodulated audio data into an analog voice signal; 상기 음성신호를 출력하는 스피커와,A speaker for outputting the audio signal; 상기 비디오 데이타를 복조하는 비디오 디코더와,A video decoder for demodulating the video data; 상기 복조된 비디오 데이타를 영상신호로 변환하는 엔코더와,An encoder for converting the demodulated video data into a video signal; 상기 영상신호를 출력하는 모니터와,A monitor for outputting the video signal; 상기 오디오 디코더와 비디오 디코더로부터의 데이타 전송요구에 따라 상기 데이타 처리부에 데이타 전송명령을 제공하며, 상기 각 부를 전반적으로 제어하는 마이컴을 구비하는 것을 특징으로 하는 디지탈 비디오 디스크 구동장치.And a microcomputer for providing a data transfer command to the data processing unit in accordance with data transfer requests from the audio decoder and video decoder, and controlling the respective units as a whole. 제4항에 있어서,The method of claim 4, wherein 상기 비디오 디코더가 상기 비디오 데이타를 버퍼링하는 버퍼를 더 구비하고,The video decoder further comprises a buffer for buffering the video data, 상기 오디오 디코더가 상기 오디오 데이타를 버퍼링하는 버퍼를 더 구비함을 특징으로 하는 디지탈 비디오 디스크 구동장치.And the audio decoder further comprises a buffer for buffering the audio data.
KR1019970038838A 1997-08-14 1997-08-14 Apparatus and method of data process and digital video disc driver therefor KR100270695B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970038838A KR100270695B1 (en) 1997-08-14 1997-08-14 Apparatus and method of data process and digital video disc driver therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970038838A KR100270695B1 (en) 1997-08-14 1997-08-14 Apparatus and method of data process and digital video disc driver therefor

Publications (2)

Publication Number Publication Date
KR19990016318A KR19990016318A (en) 1999-03-05
KR100270695B1 true KR100270695B1 (en) 2000-12-01

Family

ID=19517491

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970038838A KR100270695B1 (en) 1997-08-14 1997-08-14 Apparatus and method of data process and digital video disc driver therefor

Country Status (1)

Country Link
KR (1) KR100270695B1 (en)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08138321A (en) * 1994-11-11 1996-05-31 Pioneer Electron Corp Disc player

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08138321A (en) * 1994-11-11 1996-05-31 Pioneer Electron Corp Disc player

Also Published As

Publication number Publication date
KR19990016318A (en) 1999-03-05

Similar Documents

Publication Publication Date Title
KR100195015B1 (en) Memory Controls and Methods
US6512883B2 (en) Control apparatus and method for reproducing data from a digital video disk at high speed
US6158039A (en) System decoder having error correcting memories for high-speed data processing and transmission and method for controlling same
JP3814966B2 (en) RECORDING MEDIUM, DATA TRANSMISSION DEVICE, DATA RECEPTION DEVICE, AND OPTICAL DISK DEVICE
US6269220B1 (en) System decoder and method using a single memory for a digital video disc playback device
US6282367B1 (en) System decoder for high-speed data transmission and method for controlling track buffering
US6959141B1 (en) Data reproduction apparatus and reproduction method
KR100214309B1 (en) Method and apparatus for increasing descrambling credite in a digital video disc reproduction player
US6233394B1 (en) Device for playing back multiple kinds of optical disc selectively
US6275456B1 (en) Method of processing data of defect sector in a DVD-RAM system and the DVD-RAM system.
US6859614B1 (en) Apparatus and method for controlling priority order of access to memory
KR100270695B1 (en) Apparatus and method of data process and digital video disc driver therefor
US6072755A (en) Optical disk player having multidomain memory for storing demodulated, error-corrected and descrambled data
KR100208665B1 (en) Method for decoding digital vhs and the decoder therefor
JP3564910B2 (en) Data reproducing apparatus and data reproducing method
KR100194044B1 (en) Interface device and method for memory access
KR100217747B1 (en) Transmission data interface device and method of a memory
KR100238667B1 (en) System decoder in a digital video disc player
KR100200096B1 (en) Interface for transmission data of memory
KR100255215B1 (en) Data processing method of digital video disc drive
KR100235062B1 (en) System decorder in a digital video disc reproducing apparatus
KR0176648B1 (en) Apparatus for reproducing data from several kinds of disk in a digital video disk player
KR0182970B1 (en) Memory remain control device
KR0183298B1 (en) Apparatus and method for controlling a memory
EP0928000A2 (en) Buffer bandwidth-saving apparatus and method

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20080731

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee