KR100269278B1 - 강유전체박막을이용한커패시터제조방법 - Google Patents
강유전체박막을이용한커패시터제조방법 Download PDFInfo
- Publication number
- KR100269278B1 KR100269278B1 KR1019920018859A KR920018859A KR100269278B1 KR 100269278 B1 KR100269278 B1 KR 100269278B1 KR 1019920018859 A KR1019920018859 A KR 1019920018859A KR 920018859 A KR920018859 A KR 920018859A KR 100269278 B1 KR100269278 B1 KR 100269278B1
- Authority
- KR
- South Korea
- Prior art keywords
- thin film
- pzt
- layer
- ferroelectric thin
- tin
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 29
- 238000000034 method Methods 0.000 title claims abstract description 25
- 239000003990 capacitor Substances 0.000 title claims abstract description 21
- 238000004519 manufacturing process Methods 0.000 title claims description 13
- 239000000758 substrate Substances 0.000 claims abstract description 32
- 238000009792 diffusion process Methods 0.000 claims abstract description 12
- 230000004888 barrier function Effects 0.000 claims abstract description 10
- 238000000151 deposition Methods 0.000 claims abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 5
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims description 14
- 238000010438 heat treatment Methods 0.000 claims description 10
- 239000004065 semiconductor Substances 0.000 claims description 9
- 239000010408 film Substances 0.000 claims description 7
- 239000012535 impurity Substances 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 7
- 239000007772 electrode material Substances 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 150000002500 ions Chemical class 0.000 claims description 5
- 238000005229 chemical vapour deposition Methods 0.000 claims description 3
- 239000013078 crystal Substances 0.000 claims description 3
- 229910002367 SrTiO Inorganic materials 0.000 claims description 2
- 238000003980 solgel method Methods 0.000 claims description 2
- 239000012299 nitrogen atmosphere Substances 0.000 claims 1
- 229910052451 lead zirconate titanate Inorganic materials 0.000 abstract description 36
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 14
- 229910052710 silicon Inorganic materials 0.000 abstract description 14
- 239000010703 silicon Substances 0.000 abstract description 14
- 238000005468 ion implantation Methods 0.000 abstract description 5
- 238000000137 annealing Methods 0.000 abstract description 3
- 238000004151 rapid thermal annealing Methods 0.000 abstract description 3
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 abstract description 2
- 238000001755 magnetron sputter deposition Methods 0.000 abstract description 2
- 238000005546 reactive sputtering Methods 0.000 abstract description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 abstract 3
- 229920005591 polysilicon Polymers 0.000 abstract 2
- 230000008569 process Effects 0.000 description 7
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 6
- 238000010406 interfacial reaction Methods 0.000 description 6
- 238000002425 crystallisation Methods 0.000 description 4
- 230000008025 crystallization Effects 0.000 description 4
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 4
- 229910052786 argon Inorganic materials 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 229910001873 dinitrogen Inorganic materials 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000001552 radio frequency sputter deposition Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
본 발명은 고유전상수를 갖는 강유전체 박막을 이용한 커패시터의 형성시 계면반응 및 일부물질의 손실을 개선하기 위한 강유전체 박막을 이용한 커패시터 제조방법에 관한 것으로, 특히 단결정 반도체기판에 불순물 이온을 주입하는 공정, 상기 불순물이 주입된 반도체기판 위에 확산장벽층을 형성하는 공정, 상기 확산장벽층 위에 강유전체물질을 증착하여 박막을 형성하는 공정, 상기 반도체기판을 급속열처리하여 상기 비정질의 강유전체 박막을 결정화시키는 공정, 및 상기 강유전체 박막 위에 전극물질을 증착하여 상부전극을 형성하는 공정을 포함하는 것을 특징으로 하는 강유전체 박막을 이용한 커패시터 제조방법을 제공한다.
본 발명에 따르면, 종래의 방법에서 강유전체재료의 결정화시 문제시되는 일부 성분의 휘발 및 계면반응을 억제할 수 있으므로 더 좋은 전기적 특성을 갖는 강유전체 박막 커패시터를 제조할 수 있다.
Description
제1도 내지 제4도는 종래의 강유전체 박막을 이용한 커패시터 제조방법을 설명하기 위한 도면.
제2도 내지 제9도는 본 발명에 따른 강유전체 박막을 이용한 커패시터 제조방법을 설명하기 위한 도면.
본 발명은 반도체장치의 제조방법에 관한 것으로, 특히 고유전상수를 갖는 강유전체 박막을 이용한 커패시터의 형성시 계면반응 및 일부물질의 손실을 개선하기 위한 강유전체 박막을 이용한 커패시터 제조방법에 관한 것이다.
기억소자가 초고집적화가 됨에 따라 커패시터 용량이 문제화가 되는데 이를 해결하고자 고유전상수를 갖는 강유전체 재료의 적용이 검토되고 있다. ULSI(Ultra Large Scale Intergration)급 디램(DRAM)용 유전체재료로서 널리 사용되고 있는 Pb(Zr, Ti)O3(Lead-Zirconate-Titanate, 이하 PZT라 칭함)박막은 고유전 상수값을 가지고 있을 뿐만 아니라, 그 조성에 따라 강유전특성이 달라지므로 응용범위가 광범위하며, 최근에는 DRAM 커패시터의 유전체재료로 각광을 받고 있다.
제1도 내지 제4도는 종래의 PZT박막을 이용한 커패시터 제조방법을 설명하기 위하여 도시한 도면들이다.
제1도를 참조하면, 단결정실리콘 기판(10)을 직접 커패시터의 하부전극으로 사용하기 위하여, 이온주입(Ion Implantation)방법을 이용하여 주입에너지를 30keV, 도우즈량을 5×105ions/㎠으로 하여 상기 단결정실리콘 기판(10)에, 예컨대 인(P)이온을 주입한다. 이어서, 상기 이온 주입에 따른 실리콘기판의 표면손상을 제거하기 위하여 900℃의 로(furnace)에서 약 30분 동안 열처리(annealing)를 실시한다.
제2도를 참조하면, 이온주입된 상기 실리콘기판(10)에 RF 스퍼터링(Sputtering)방법을 사용하여 PZT막(20)을 500Å~2,000Å정도의 두께로 증착시킨다. 이때, 증착된 상기 PZT막은 비정질(amorphous)상태이며, 상기 스퍼터링은 아르곤(Ar)가스 분위기에서 행해지고, 로의 압력은 3.0×10-3torr, 기판의 온도는 약 300℃정도로 하여 진행된다.
제3도를 참조하면, 실리콘기판상에 증착된 상기 PZT막은 비정질상태이므로 페로브스카이트(Perovskite) 구조의 결정질로 만들기 위하여 750℃의 온도에서 약 2시간 동안 로 열처리(furnace annealing)를 실시한다. 이때, 상기 열처리 동안 증기압이 비교적 낮은 Pb는 표면에서 휘발되어 PZT박막(30)내에 Pb손실이 발생하고, 상기 PZT(30)와 실리콘기판(10) 사이에 상호 확산에 의한 계면반응이 발생하여 중간층(35)이 형성된다.
제4도를 참조하면, 커패시터를 동작시키기 위하여 상기 PZT막(30)위에 예컨대 알루미늄(Al)과 같은 전극물질을 증착하여 커패시터의 상부 전극을 형성한다.
상술한 바와 같이 종래의 PZT박막을 이용한 커패시터 제조방법에 따르면, 불순물이 주입된 단결정실리콘 기판을 하부전극으로 사용하기 위하여 상기 실리콘기판위에 직접 PZT를 증착시킨 다음 결정화를 위하여 로 열처리공정을 실시할 경우, 오랜 시간이 필요하게 되므로 PZT의 표면에서 증기압이 낮은 Pb의 휘발에 의한 Pb손실이 일어나므로 비정질상태에서 페로브스카이트 구조로 상변태하는데 나쁜 영향을 줄 뿐만 아니라, PZT막을 구성하는 Pb, Zr, Ti 성분들이 실리콘쪽으로, 그리고 실리콘이 PZT쪽으로 상호 확산함에 따라 PZT와 실리콘기판 사이에 계면반응이 일어나서 중간층이 형성되어 막의 유전상수값이 떨어지는 문제가 발생한다.
본 발명의 목적은 커패시터의 유전체로서 양질의 PZT박막을 이용한 커패시터 제조방법을 제공함에 있다.
상기 목적을 달성하기 위하여 본 발명에 따른 커패시터 제조방법은,
단결정 반도체기판에 불순물 이온을 주입하는 공정;
상기 불순물이 주입된 반도체기판 위에 확산장벽층을 형성하는 공정;
상기 확산장벽층 위에 강유전체물질을 증착하여 박막을 형성하는 공정;
상기 반도체기판을 급속열처리하여 상기 비정질의 강유전체 박막을 결정화시키는 공정; 및
상기 강유전체 박막 위에 전극물질을 증착하여 상부전극을 형성하는 공정을 포함하는 것을 특징으로 한다.
이하, 첨부한 도면을 참조하여 본 발명에 대해 더욱 상세히 설명하기로 한다.
제5도 내지 제9도는 본 발명에 따른 커패시터 제조방법의 일실시예를 설명하기 위한 도면들이다.
제5도를 참조하면, 단결정 실리콘기판에 불순물을 주입하는 공정을 도시한 것으로, 이온주입방법으로 실리콘기판(10)에 예컨대 인(P)을 주입한 후, 상기 이온주입에 따른 기판의 표면손상을 제거하기 위하여 900℃의 로(furnace)에서 약 30분 동안 열처리를 실시한다.
제6도를 참조하면, 실리콘기판상에 확산장벽층을 형성하는 공정을 도시한 것으로, 불순물이 주입된 상기 실리콘기판(10) 상에 확산 장벽층 및 하부전극으로 사용하기 위하여 낮은 비저항과 열역학적 안정성 및 낮은 확산계수를 갖는 티타늄나이트라이드(TiN)(50)층을 상기 기판과 옴접촉(Ohmic Contact)을 갖도록 반응성 스퍼터링법을 사용하여 형성한다. 이때, 상기 스프터링은 질소가스 분위기에서 기판의 온도는 약 200℃, 질소가스의 분압은 약2.8×10-3torr로 하여 행해지며, 상기 티타늄나이트라이드(TiN)(50)층은 500Å~1,500Å 정도의 두께로 형성한다. 상기 티타늄나이트라이드(TiN)와 기판 사이에 산화막을 삽입시켜 형성할 수도 있다.
제7도를 참조하면, 티타늄나이트라이드(TiN) 상에 PZT층을 형성하는 공정을 도시한 것으로, RF 마그네트론 스퍼터링법을 사용하여 상기 티타늄나이트라이드(TiN)(50) 상에 500Å~2,000Å정도 두께의 PZT층(20)을 형성한다. 이때, 형성된 상기 PZT층(20)은 비정질상태이며, 상기 스퍼터링은 아르곤(Ar)가스 분위기에서 기판온도는 300℃, 상기 아르곤가스의 분압은 3.0×10-3torr에서 실시한다. 또한, 상기 스퍼터링방법 외에도 화상기상증착(Chemical Vapor Deposition; CVD)법 또는 졸-겔방법(sol-gel method)을 사용하여 PZT박막을 형성할 수도 있다.
제8도를 참조하면, 상기 비정질 PZT층이 결정질의 PZT층으로 변화된 상태를 도시한 것으로, 상기 비정질 PZT의 결정화와, Pb의 휘발에 따른 Pb 손실 및 티타늄나이트라이드(TiN)의 분해를 막기 위하여, 상기 기판을 50℃~800℃에서 10초~20초 동안 대기중에서 급속열처리(Rapid Thermal Annealing, RTA)함으로써 원하는 조성의 양질의 페로브스카이트(perovskite)구조의 PZT박막(30)을 형성할 수 있다.
이때, 상기 열처리과정에서 티타늄나이트라이드(TiN)층은 티타늄옥사이드(TiOx)로의 상변태천이가 일어나고, Pb휘발이 발생하므로 급속 열처리를 실시해야 한다.
제9도를 참조하면, 상부전극을 형성하기 위한 공정을 도시한 것으로, 상기 결정질의 PZT층(30) 위에 전극물질을 증착하여 상부전극(40)을 형성한다. 만일, 상기 전극물질이 다결정실리콘일 경우에는, 상기 다결정실리콘과 PZT박막 사이의 계면반응을 방지하기 위하여 상기 PZT박막 위에 티타늄나이트라이드(TiN)층을 형성한 다음에 상부전극을 형성하는 것이 바람직하다.
아래의 <표 1＞은 종래의 방법 및 본 발명의 방법에 따라 형성된 PZT박막의 유전상수값을 나타낸 것이다.
상기 <표 1＞에 나타난 바와 같이, 본 실시예에 의하면 확산장벽층으로 티타늄나이트라이드(TiN)를 사용하여 급속 열처리법으로 페로브스카이트 구조를 형성시켰을 경우에 Pb손실 및 계면반응을 억제시킬 수 있어서 실리콘기판 위에 직접 PZT를 증착시켜 로 열처리를 실시한 경우보다 유전상수값이 매우 높게 나타나며, 열처리 전에는 두 경우 모두 비정질상태이고 열처리의 영향을 받지 않은 상태이므로 유전상수값이 비슷하게 나타난다.
상술한 본 발명에 의한 커패시터 제조방법에 따르면, 티타늄나이트라이드(TiN)층을 삽입시켜 급속열처리법을 사용하여 결정화시킴으로써 강유전체재료의 결정화시 문제시되는 일부 성분의 휘발 및 계면반응을 억제할 수 있으므로 더 좋은 전기적 특성을 갖는 강유전체 박막 커패시터를 제조할 수 있다. 본 발명의 실시예에서 행한 상기 PZT박막 외에 다른 강유전재료인 BaTiO3, SrTiO3의 형성시에도 본 발명의 방법을 적용하여 실시함으로써 결정화 과정의 문제점을 해결할 수 있다.
본 발명의 상기 실시예에 한정되지 않으며 본 발명의 기술적 사상내에서 많은 변형이 가능함은 물론이다.
Claims (8)
- 하부전극으로 사용될 단결정 반도체기판에 불순물 이온을 주입하는 공정;상기 반도체기판 위에 확산장벽층을 형성하는 공정;상기 확산장벽층 위에 강유전체 박막을 형성하는 공정;상기 반도체기판을 급속 열처리법을 사용하여 열처리함으로써 상기 강유전체 박막을 결정화시키는 공정; 및상기 강유전체 박막 위에 전극물질을 증착하여 상부전극을 형성하는 공정을 포함하는 것을 특징으로 하는 강유전체 박막을 이용한 커패시터 제조방법.
- 제1항에 있어서, 상기 강유전체 박막은 PZT, BaTiO3, SrTiO3또는 PbTiO3중 어느 한 물질로 형성하는 것을 특징으로 하는 강유전체 박막을 이용한 커패시터 제조방법.
- 제1항에 있어서, 상기 강유전체 박막은 스퍼터링, 화학기상증착 또는 졸-겔방법 중의 어느 한 가지 방법으로 형성되는 것을 특징으로 하는 강유전체 박막을 이용한 커패시터 제조방법.
- 제1항에 있어서, 상기 확산장벽층은 티타늄나이트라이드(TiN)로 형성되는 것을 특징으로 하는 강유전체 박막을 이용한 커패시터 제조방법.
- 제4항에 있어서, 상기 티타늄나이트라이드(TiN)층은 질소분위기하의 스퍼터링법에 의해 형성되는 것을 특징으로 하는 강유전체 박막을 이용한 커패시터 제조방법.
- 제1항에 있어서, 상기 확산장벽층과 반도체기판 사이에 산화막을 삽입하는 것을 특징으로 하는 강유전체 박막을 이용한 커패시터 제조방법.
- 제1항에 있어서, 상기 불순물이 주입된 반도체기판과 티타늄나이트라이드층 사이에 오옴접촉(Ohmic contact)이 형성되도록 하는 것을 특징으로 하는 강유전체 박막을 이용한 커패시터 제조방법.
- 제1항에 있어서, 상기 상부전극을 형성하는 물질이 다결정실리콘일 경우, 상기 전극물질층의 하부에 티타늄나이트라이드(TiN)를 형성한 후 전극을 형성하는 것을 특징으로 하는 강유전체 박막을 이용한 커패시터 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920018859A KR100269278B1 (ko) | 1992-10-14 | 1992-10-14 | 강유전체박막을이용한커패시터제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019920018859A KR100269278B1 (ko) | 1992-10-14 | 1992-10-14 | 강유전체박막을이용한커패시터제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR940010315A KR940010315A (ko) | 1994-05-26 |
| KR100269278B1 true KR100269278B1 (ko) | 2000-10-16 |
Family
ID=19341131
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019920018859A KR100269278B1 (ko) | 1992-10-14 | 1992-10-14 | 강유전체박막을이용한커패시터제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100269278B1 (ko) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000025577A (ko) * | 1998-10-13 | 2000-05-06 | 윤종용 | 질소 분위기 열처리에 의한 pzt 캐패시터의 제조 방법 |
| KR101027970B1 (ko) | 2008-02-26 | 2011-04-13 | 전자부품연구원 | 강유전체를 이용한 가변 내부 정합회로를 구비한 증폭기 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100402240B1 (ko) * | 1996-06-28 | 2004-06-11 | 주식회사 하이닉스반도체 | 반도체장치의강유전체층형성방법 |
| KR100393197B1 (ko) * | 1996-10-31 | 2003-11-01 | 삼성전자주식회사 | 강유전체캐패시터및그제조방법 |
| KR100436059B1 (ko) * | 1997-12-30 | 2004-12-17 | 주식회사 하이닉스반도체 | 강유전체 캐패시터 형성 방법 |
| CN112928200B (zh) * | 2021-01-21 | 2023-04-07 | 齐鲁工业大学 | 一种锆钛酸铅压电薄膜及其制备方法与应用 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6072261A (ja) * | 1983-09-28 | 1985-04-24 | Fujitsu Ltd | 半導体装置 |
| JPH04287968A (ja) * | 1990-12-11 | 1992-10-13 | Seiko Epson Corp | 集積回路装置およびその製造方法 |
-
1992
- 1992-10-14 KR KR1019920018859A patent/KR100269278B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6072261A (ja) * | 1983-09-28 | 1985-04-24 | Fujitsu Ltd | 半導体装置 |
| JPH04287968A (ja) * | 1990-12-11 | 1992-10-13 | Seiko Epson Corp | 集積回路装置およびその製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20000025577A (ko) * | 1998-10-13 | 2000-05-06 | 윤종용 | 질소 분위기 열처리에 의한 pzt 캐패시터의 제조 방법 |
| KR101027970B1 (ko) | 2008-02-26 | 2011-04-13 | 전자부품연구원 | 강유전체를 이용한 가변 내부 정합회로를 구비한 증폭기 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR940010315A (ko) | 1994-05-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5973911A (en) | Ferroelectric thin-film capacitor | |
| Ezhilvalavan et al. | Progress in the developments of (Ba, Sr) TiO3 (BST) thin films for Gigabit era DRAMs | |
| US5817170A (en) | Low temperature seeding process for ferroelectric memory device | |
| DE69125323T2 (de) | Verfahren zum Herstellen isolierender Filme, Kapazitäten und Halbleiteranordnungen | |
| McKinley et al. | Tantalum pentoxide for advanced DRAM applications | |
| US6162744A (en) | Method of forming capacitors having high-K oxygen containing capacitor dielectric layers, method of processing high-K oxygen containing dielectric layers, method of forming a DRAM cell having having high-K oxygen containing capacitor dielectric layers | |
| KR100359756B1 (ko) | 박막캐퍼시터의제조방법 | |
| US7166885B2 (en) | Semiconductor devices | |
| US6372286B1 (en) | Barium strontium titanate integrated circuit capacitors and process for making the same | |
| US6924968B2 (en) | Haze-free BST films | |
| JP2877618B2 (ja) | 強誘電体膜の形成方法 | |
| EP0665981B1 (en) | Process for fabricating layered superlattice materials and electronic devices including same | |
| JP3628041B2 (ja) | 半導体装置の製造方法 | |
| JPH0555514A (ja) | 半導体装置およびその製造方法 | |
| KR100269278B1 (ko) | 강유전체박막을이용한커패시터제조방법 | |
| US6362503B1 (en) | Low temperature process for fabricating layered superlattice materials and making electronic devices including same | |
| JP2007184622A (ja) | 高キャパシタンス薄膜キャパシタの製造方法 | |
| KR19990082374A (ko) | 집적회로에 적용하기 위한 고유전율의 바륨-스트론튬-니오브 | |
| Kim et al. | Electrical properties of crystalline Ta2O5 with Ru electrode | |
| KR100464404B1 (ko) | 반도체 장치의 제조 방법 | |
| KR19990057678A (ko) | 유전체막의 형성방법 및 이를 이용한 캐패시터의 제조방법 | |
| KR100388203B1 (ko) | 반도체 소자의 캐패시터 제조방법 | |
| KR20010045568A (ko) | 후속 열처리에 의한 결함생성이 억제되는 커패시터 제조방법 | |
| KR100492901B1 (ko) | 반도체장치의고유전체캐패시터제조방법 | |
| KR100402240B1 (ko) | 반도체장치의강유전체층형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20110705 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |