KR100268608B1 - 반도체장치의제조방법및반도체장치 - Google Patents

반도체장치의제조방법및반도체장치 Download PDF

Info

Publication number
KR100268608B1
KR100268608B1 KR1019970026076A KR19970026076A KR100268608B1 KR 100268608 B1 KR100268608 B1 KR 100268608B1 KR 1019970026076 A KR1019970026076 A KR 1019970026076A KR 19970026076 A KR19970026076 A KR 19970026076A KR 100268608 B1 KR100268608 B1 KR 100268608B1
Authority
KR
South Korea
Prior art keywords
positioning
substrate
semiconductor device
circuit board
sealing resin
Prior art date
Application number
KR1019970026076A
Other languages
English (en)
Other versions
KR19980063339A (ko
Inventor
까즈토 쓰지
요시유끼 요네다
세이이찌 오리모
료지 노모토
마사노리 오노데라
히데하루 사꼬다
Original Assignee
아끼구사 나오유끼
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 아끼구사 나오유끼, 후지쯔 가부시끼가이샤 filed Critical 아끼구사 나오유끼
Publication of KR19980063339A publication Critical patent/KR19980063339A/ko
Application granted granted Critical
Publication of KR100268608B1 publication Critical patent/KR100268608B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/60—Attaching or detaching leads or other conductive members, to be used for carrying current to or from the device in operation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3485—Applying solder paste, slurry or powder
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C43/00—Compression moulding, i.e. applying external pressure to flow the moulding material; Apparatus therefor
    • B29C43/32—Component parts, details or accessories; Auxiliary operations
    • B29C43/58—Measuring, controlling or regulating
    • B29C2043/5825—Measuring, controlling or regulating dimensions or shape, e.g. size, thickness
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01068—Erbium [Er]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0113—Female die used for patterning or transferring, e.g. temporary substrate having recessed pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0338—Transferring metal or conductive material other than a circuit pattern, e.g. bump, solder, printed component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0369—Etching selective parts of a metal substrate through part of its thickness, e.g. using etch resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0376—Etching temporary metallic carrier substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

본 발명은 돌기전극을 갖는 반도체장치의 제조방법 및 반도체장치에 관한 것이고, 반도체장치가 장착된 피장착장치(예를 들면, IC소켓, 실장기판 등)에 대하여 높은 정확도로 위치결정을 하는 것을 과제로 한다.
본 발명은, 솔더범프(2)의 형성위치에 형성된 오목부(3)와 위치결정구멍(4)을 일괄적으로 형성하여 위치결정기판(6)을 제조하는 공정과, 오목부(3)에 솔더페이스트(9)를 장전하는 공정과, 회로기판(10)과 위치결정기판(6)을 일체화한 복합기판(14)을 형성하는 공정과, 캐비티(21)에 대해 위치결정기판(6)의 위치결정을 행하는 제2 위치결정부(22,23)를 갖는 금형(18)에, 상기 위치결정구멍(4)이 제2 위치결정부(22,23)과 계합하도록 복합기판(14)을 장착하고, 그 위에 캐비티(21)에 수지를 충전함으로써 실링수지(5)를 형성하는 공정과, 위치결정기판(6)을 제거하는 공정을 포함한다.

Description

반도체장치의 제조방법 및 반도체장치
본 발명은 반도체장치의 제조방법 및 반도체장치에 관한 것이며, 특히 돌기전극을 갖는 반도체장치의 제조방법 및 반도체장치에 관한 것이다.
예를 들면, 휴대용 전자기기 등에 있어서는 소형화·경량화·저가격화가 특히 강하게 요구되고 있어, 이 요구에 대응하여 이들 기기에 실장된 반도체장치에 있어서도 소형화가 도모되고 있다.
또한, 반도체장치의 소형화에 따라 외부접속단자의 배설피치도 좁은 피치화하는 경향이 있고, 이 때문에 미세피치화를 도모할 수 있는 외부접속단자구조로서 솔더범프(solder bump) 등의 돌기전극이 많이 이용되고 있다.
한편, 상기의 경우와 같이 미세피치화된 돌기전극을 갖는 반도체장치를 시험하거나 실제 장착할 때에는, 돌기전극과 시험용 소켓 혹은 돌기전극과 실장기판(mounting board)의 전극과의 위치결정을 높은 정확도로 행할 필요가 있다.
요즈음, 돌기전극을 갖는 반도체장치의 구조로서 볼그리드어레이(ball grid array,BGA)가 많이 이용되고 있다. 이 BGA구조의 반도체장치는, 세라믹 다층회로기판 혹은 유기계 다층회로기판의 표면측에 반도체소자를 탑재함과 함께, 기판배면측에 복수의 돌기전극으로 된 솔더범프를 형성한 구성으로 되어 있다.
또한, 반도체소자와 회로기판표면에 형성된 전극부는, 와이어접속 혹은 플립칩(flip-chip)접속 되어 있고, 다층회로기판에 형성된 내부전극에 의해 반도체소자는 솔더범프에 전기적으로 접속하는 구성으로 되어 있다. 더욱이, 회로기판의 표면측에는 실링수지(sealing resin)가 형성되어 있고, 이 실링수지는 반도체소자 및 와이어 등을 수지로 실링함으로써 반도체소자 등을 보호하는 기능을 제공한다.
한편, 상기 구성으로 된 BGA구조의 반도체를 제조하는데는, 먼저 회로기판의 표면측에 반도체소자를 탑재하고, 이 반도체소자와 회로기판에 형성된 전극부를 전기적으로 접속한다(예를 들면 와이어본딩을 행한다).
이어서, 회로기판에 탑재된 반도체소자를 덮기 위해 실링수지를 형성한다. 이 실링수지의 형성방법으로서는, 몰드법 혹은 포팅법(potting method)이 이용된다. 그리고, 이 실링수지의 형성공정이 종료한 후에, 회로기판의 배면측에 솔더범프를 형성하는 방법이 채용되고 있다.
더욱이, 상기와 같은 구조의 BGA구조의 반도체장치는 돌기전극의 미세피치화를 도모할 수 있기 때문에, 시험시 및 실장시에 있어서, 높은 정확도의 위치결정처리가 필요하게 된다. 즉, 반도체장치의 실험을 예를 들어 설명하면, BGA구조의 반도체장치는 IC소켓에 장착하여 시험을 행하는데, 종래에는, 반도체장치와 IC소켓의 위치결정은, 반도체장치에 설치되어 있는 회로기판의 엣지(edge)를 IC소켓의 내벽에 당접시키고, 이에 의해 위치결정을 행하는 구성으로 되었다.
또한,실장기판과 반도체장치를 위치결정하는 경우에는, 같은 회로기판의 엣지를 기준으로, 미리 실장기판에 설정되어 있는 기준위치와 상기 회로기판의 엣지를 영상인식하여, 이 엣지위치와 기준위치에 의거한 반도체장치와 실장기판의 위치결정을 행하는 구성으로 되어 있다.
그런데, 상기와 같은 반도체장치를 구성하는 회로기판을 위치결정의 기준으로 한 위치결정방법에서는, 솔더범프(돌기전극)가 회로기판의 미리 정해진 위치에 높은 정확도로 형성되어 있을 필요가 있다. 즉, 솔더범프의 회로기판에 대한 위치결정의 정확도가 낮으면, 아무리 회로기판을 정확도가 좋은 IC소켓 혹은 실장기판에 위치결정하여도, 솔더범프의 위치는 미리 결정된 위치로부터 벗어나 버린다.
따라서, 회로기판에 대한 솔더범프의 형성위치를 높은 정확도로 위치결정할 필요가 있는데, 종래에는 회로기판과 솔더범프의 상대적 위치의 정확도를 높게 하기 곤란 하였다. 그 이유의 하나로서는, 예를 들어 유기계재료로 된 회로기판을 이용하는 경우, 유기계재료는 일반적으로 열팽창률이 높고, 또한, 반도체장치의 제조공정에 있어서는 가열처리가 많이 실시되므로, 치수정확도가 환경에 영향을 받지 않으며 일정하게 유지함이 곤란한 것에 근거한다.
또 다른 이유로서는, 솔더범프의 형성시에 있어서의 오차가 생길 수 있다. 즉, 솔더범프의 기판에의 배설은 솔더(solder)를 용융한 상태로 행하기 때문에, 솔더의 습윤성(wettability)이나 용융한 솔더에 발생하는 표면장력 등의 불확정요소가 영향을 주어 그 형성의 정확도는 낮게 된다.
이 때문에, 솔더범프를 형성한 후에, 솔더범프의 형성위치에 기초한 위치결정의 기준으로 되는 곳을 설정함이 생각된다. 그런데, 종래에는, 솔더범프의 형성은 반도체소자, 와이어 및 실링수지 등이 회로기판에 배설된 후(즉, 최종공정에 가까운 시점)에 실시되었기 때문에, 솔더범프의 형성후에 기준위치를 설정하기는 곤란하였다.
본 발명은 상기의 점에 비추어서 된 것이고, 반도체장치가 장착된 피장착장치(예를 들면, IC소켓, 실장기판 등)에 대하여 높은 정확도의 위치결정을 행하는 것이 가능한 반도체장치 및 그 제조방법을 제공하는 것을 목적으로 한다.
도 1은 본 발명의 제1실시예의 반도체장치의 제조방법을 나타내며, 기판형성공정을 설명하기 위한 도면.
도 2는 본 발명의 제1실시예의 반도체장치의 제조방법을 나타내며, 장전공정을 설명하기 위한 도면.
도 3은 본 발명의 제1실시예의 반도체장치의 제조방법을 나타내며, 접합공정을 설명하기 위한 도면.
도 4는 본 발명의 제1실시예의 반도체장치의 제조방법을 나타내며, 소자탑재공정을 설명하기 위한 도면.
도 5는 본 발명의 제1실시예의 반도체장치의 제조방법을 나타내며, 실링수지 형성공정을 설명하기 위한 도면.
도 6은 본 발명의 제1실시예의 반도체장치의 제조방법을 나타내며, 위치결정기판의 제거공정을 설명하기 위한 도면.
도 7은 본 발명의 제1실시예의 반도체장치의 제조방법에 의해 제조된 반도체장치를 나타낸 도면.
도 8은 본 발명의 제2실시예의 반도체장치의 제조방법을 나타내며, 장전공정을 설명하기 위한 도면.
도 9는 본 발명의 제2실시예의 반도체장치의 제조방법을 나타내며, 실링수지 형성공정을 설명하기 위한 도면.
도 10은 본 발명의 제2실시예의 반도체장치의 제조방법에 의해 제조된 반도체장치를 나타낸 도면.
도 11은 본 발명의 제3실시예의 반도체장치의 제조방법을 나타내며, 기판형성공정을 설명하기 위한 도면.
도 12는 본 발명의 제3실시예의 반도체장치의 제조방법에 의해 형성된 솔더범프를 확대하여 나타낸 단면도.
〈도면의 주요 부분에 대한 부호의 설명〉
1,1A:반도체장치2,2A:솔더범프
3:오목부4:위치결정구멍
5:실링수지6,6A:위치결정기판
7,30:마스크8:스퀴지
9:솔더페이스트10:회로기판
13:범프측전극14:복합기판
15:반도체소자18:금형
19:상형20:하형
21:캐비티22:위치결정핀
23:위치결정凹부24:기준면
31:이종금속막
상기의 과제는, 하기의 수단을 강구함으로써 해결할 수 있다.
청구항 1기재의 발명에서는,
회로기판의 표면측에 반도체소자를 탑재함과 동시에 배면측에 복수의 돌기전극이 형성되고, 또 상기 반도체소자를 실링하는 실링수지가 형성된 반도체장치의 제조방법에 있어서,
기판재료에 대하여, 상기 돌기전극의 형성위치에 형성된 오목부와, 상기 돌기전극에 대해 상기 실링수지의 위치결정을 행할 때에 사용하는 제1 위치결정부를 일괄적으로 형성함으로써, 위치결정기판을 제조하는 위치결정기판 형성공정과;
상기 위치결정기판에 형성된 오목부에 상기 돌기전극으로 되는 전극재료를 장전하는 장전공정과;
상기 장전공정의 종료후, 상기 위치결정기판에 대해 상기 회로기판을 장착함과 동시에, 상기 전극재료를 상기 회로기판에 접합시킴으로써 상기 회로기판과 상기 위치결정기판을 일체화한 복합기판을 형성하는 접합공정과;
상기 실링수지를 형성하기 위한 캐비티(cavity)와, 상기 캐비티에 대해 상기 위치결정기판의 위치결정을 행하는 제2 위치결정부를 갖는 금형에, 상기 제1 위치결정부와 제2 위치결정부를 계합함으로써 상기 캐비티에 대해 상기 위치결정기판을 위치결정한 상태로 상기 복합기판을 장착하고, 그 위에 상기 캐비티에 수지를 충전함으로써 실링수지를 형성하는 실링수지 형성공정과;
상기 실링수지 형성공정의 종료후에, 상기 위치결정기판을 제거하는 위치결정기판 제거공정을 구비한 것을 특징으로 하는 것이다.
또한, 청구항 2기재의 발명에서는,
상기 청구항 1 기재의 반도체장치의 제조방법에 있어서,
상기 위치결정기판 형성공정의 종료후에 또한, 상기 장전공정의 실시전에, 상기 돌기전극과 다른 재료로 된 단층 또는 복수층의 이종금속막을 상기 오목부에 형성하는 이종금속막 형성공정을 행하는 것을 특징으로 하는 것이다.
또한, 청구항 3기재의 발명에서는,
청구항 1 또는 청구항 2에 기재한 반도체장치의 제조방법에 있어서,
상기 장전공정은,
상기 돌기전극으로 되는 전극재료로써 솔더페이스트(solder paste)를 이용함과 동시에, 상기 솔더페이스트를 스퀴지(squeegee)를 이용하여 상기 위치결정기판에 형성된 오목부에 장전하고,
또 상기 스퀴지를 이용하여 상기 위치결정기판에 형성된 오목부에 상기 솔더페이스트를 장전할 때, 상기 위치결정기판의 상부에 상기 오목부의 형성위치에 대응한 위치에 개구를 갖는 스페이서부재를 배설하고, 상기 스페이서부재를 통하여 상기 솔더페이스트를 상기 오목부에 장전하는 것을 특징으로 하는 것이다.
또한, 청구항 4기재의 발명에서는,
청구항 1 내지 청구항 3의 어느 한 항에 기재한 반도체장치의 제조방법에 있어서,
상기 접합공정은,
가열처리를 행함으로써 상기 전극재료를 용융하고, 용융된 때에 상기 전극재료에 발생하는 셀프얼라인먼트(self-alignment)작용에 의해, 상기 위치결정기판에 대해 상기 회로기판이 위치결정되는 것을 특징으로 하는 것이다.
또한, 청구항 5기재의 발명에서는,
상기 청구항 1 내지 청구항 4의 어느 한 항에 기재한 반도체장치의 제조방법에 있어서,
상기 제1 위치결정부는 상기 위치결정기판에 형성된 위치결정구멍이고,
상기 제2 위치결정부는 상기 금형에 형성되고, 상기 위치결정공에 계합하는 위치결정돌상부재인 것을 특징으로 하는 것이다.
또한, 청구항 6기재의 발명에서는,
상기 청구항 1 내지 청구항 4의 어느 한 항에 기재된 반도체장치의 제조방법에 있어서,
상기 제1 위치결정부는 상기 위치결정기판의 측변부이고,
상기 제2 위치결정부는 상기 금형에 형성되고, 상기 측변부에 계합하는 위치결정변부인 것을 특징으로 하는 것이다.
또한, 청구항 7기재의 발명에서는,
상기 청구항 1 내지 청구항 6의 어느 한 항에 기재한 반도체장치의 제조방법에 있어서,
상기 실링수지 형성공정은,
상기 금형내에 상기 복합기판을 장착한 상태에 있어서, 상기 캐비티내에 상기 회로기판이 완전히 내포되고, 또 상기 금형의 상기 복합기판과의 당접면이 상기 위치결정기판 위에 당접한 상태로 수지의 충전이 행해지는 것을 특징으로 하는 것이다.
또한, 청구항 8기재의 발명에서는,
상기 청구항 1 내지 청구항 7의 어느 한 항에 기재된 반도체장치의 제조방법에 있어서,
상기 기판제거공정은,
에칭처리에 의해 상기 위치결정기판을 선택적으로 제거하는 것을 특징으로 하는 것이다.
또한, 청구항 9기재의 발명에서는,
상기 청구항 1 내지 청구항 7의 어는 한 항에 기재된 반도체장치의 제조방법에 있어서,
상기 기판제거공정은,
상기 위치결정기판을 상기 회로기판으로부터 박리함으로써 제거하는 것을 특징으로 하는 것이다.
또한, 청구항 10기재의 발명에서는,
회로기판의 표면측에 반도체소자를 탑재함과 동시에 배면측에 복수의 돌기전극이 형성되고, 또 상기 반도체소자를 실링하는 실링수지가 형성된 반도체장치에 있어서,
상기 실링수지를 상기 회로기판의 적어도 표면 및 측면을 덮도록 형성함과 동시에, 상기 실링수지의 외주면에 상기 돌기전극에 대하여 상대적 위치정확도가 높은 위치결정면을 형성함을 특징으로 하는 것이다.
또한, 청구항 11기재의 발명에서는,
상기 청구항 10에 기재한 반도체장치에 있어서,
상기 실링수지는 상기 회로기판의 배면측에 상기 돌기전극의 형성위치를 제거하여 형성된 것을 특징으로 하는 것이다.
또한, 청구항 12기재의 발명에서는,
상기 청구항 10 또는 청구항 11에 기재한 반도체장치에 있어서,
상기 돌기전극의 표면에 상기 돌기전극과 다른 재료로 된 단층 또는 복수층의 이종금속막이 형성된 것을 특징으로 하는 것이다.
또한, 청구항 13기재의 발명에서는,
상기 청구항 12에 기재한 반도체장치에 있어서,
상기 이종금속막은, 상기 돌기전극에 대해 경도가 높은 재료를 이용한 것을 특징으로 하는 것이다.
또한, 청구항 14기재의 발명에서는,
상기 청구항 13에 기재한 반도체장치에 있어서,
상기 돌기전극의 재료로써 솔더를 이용함과 동시에,
상기 이종금속막으로써, 니켈(Ni), 니켈기합금, 크롬(Cr), 크롬기합금, 철(Fe) 및 철기합금중에서 선택한 하나의 재료를 이용한 것을 특징으로 하는 것이다.
또한, 청구항 15기재의 발명에서는,
상기 청구항 12에 기재한 반도체장치에 있어서,
상기 이종금속막은, 상기 돌기전극에 대해 습윤성이 높은 재료를 이용한 것을 특징으로 하는 것이다.
또한, 청구항 16기재의 발명에서는,
상기 청구항 15에 기재한 반도체장치에 있어서,
상기 돌기전극의 재료로써 솔더를 이용함과 동시에,
상기 이종금속막의 재료로써, 주석(Sn), 주석기합금, 금(Au), 금기합금, 은(Ag), 은기합금, 팔라디움(Pd) 및 팔라디움기합금으로부터 선택한 하나의 재료를 사용한 것을 특징으로 하는 것이다.
또한, 청구항 17기재의 발명에서는,
상기 청구항 12 내지 청구항 16의 어느 한 항에 기재한 반도체장치에 있어서,
복수층으로 형성된 상기 이종금속막은 적어도 최외주층 및 최내주층을 상기 돌기전극에 대해 습윤성이 높은 재료로 형성함과 동시에, 내층을 상기 돌기전극에 대해 경도가 높은 재료로 형성한 것을 특징으로 하는 것이다.
또한, 청구항 18기재의 발명에서는,
상기 청구항 10 내지 청구항 17의 어느 한 항에 기재한 반도체장치에 있어서,
상기 회로기판으로써, 단층 또는 다층화된 세라믹기판, 글래스에폭시(glass-epoxy)기판 및 폴리이미드(polyimide)기판으로부터 선택한 하나의 기판을 사용한 것을 특징으로 하는 것이다.
상기한 각 수단은, 다음과 같이 작용한다.
청구항 1기재의 발명에 의하면,
기판형성공정에 있어서, 돌기전극의 형성위치에 형성된 오목부와, 돌기전극에 대해 실링수지의 위치결정을 행하는 때에 사용하는 제1 위치결정부를 일괄적으로 형성한 위치결정기판을 제조함으로써, 오목부와 제1 위치결정부의 상대적 위치정확도를 향상할 수 있다.
이어서 실시되는 장전공정에서, 위치결정기판에 형성된 오목부에 전극재료가 장전되도록, 전극재료는 돌기전극의 형성위치에 배설된다.
이어서 실시되는 접합공정에서는, 전극재료를 회로기판에 접합시킴으로써, 회로기판과 위치결정기판이 일체화한 복합기판을 형성한다. 이 복합기판이 형성된 상태에 있어서, 전극재료는 회로기판에 접합됨으로써 돌기전극으로 된다. 이 때, 전극재료의 배설위치는 위치결정기판에 의해 위치결정된 상태로 회로기판에 배설(전사)되기 때문에, 회로기판의 정확도에 관계없이 돌기전극을 소정의 돌기전극의 형성위치에 정확도가 좋게 형성할 수 있다.
이어서 실시되는 실링수지 형성공정에서는, 실링수지를 형성하는 캐비티에 대해 위치결정기판의 위치결정을 행하는 제2 위치결정부를 갖는 금형에, 제1 위치결정부와 제2 위치결정부를 계합함으로써 캐비티에 대해 위치결정기판을 위치결정한 상태에서 복합기판을 장착하고, 그 위에 캐비티에 수지를 충전함으로써 실링수지를 형성한다.
따라서, 제1 및 제2 위치결정부가 계합함으로써, 캐비티(즉, 실링수지)와 위치결정기판은 정확도가 좋게 위치결정된다. 또한, 기판형성공정 및 접합공정을 거침으로써 회로기판에 형성된 돌기전극은 위치결정기판에 의해 정확도가 좋게 소정의 돌기전극형성위치에 위치결정되어 있다.
따라서, 제1 및 제2 위치결정부가 계합함으로써, 캐비티(즉, 실링수지)와 돌기전극도 정확도가 좋게 위치결정된 상태로 된다. 즉, 회로기판의 존재에 관계없이, 실링수지와 돌기전극의 상대적 위치를 정확도가 좋게 규정할 수 있다. 이에 의해, 제조되는 반도체장치를 피장착장치(예를 들어, IC소켓, 실장기판 등)에 장착할 때, 실링수지의 외주면을 기준으로 하여 돌기전극의 위치결정을 행할 수 있게 되고, 반도체장치를 높은 정확도로 위치결정할 수 있게 된다.
이어서 실시되는 기판제거공정에서는, 위치결정기판이 제거되고, 이에 의해 돌기전극은 노출된 상태로 되고, 이상의 공정에 의해 반도체장치가 완성된다.
또한, 청구항 2기재의 발명에 의하면,
위치결정기판 형성공정의 종료후에 또한, 장전공정의 실시전에, 돌기전극과 다른 재료로 된 단층 혹은 복수층의 이종금속막을 오목부에 형성하는 이종금속막 형성공정을 실시함으로써, 기판제거공정의 종료후에 돌기전극의 표면에 이종금속막이 형성된 구성으로 된다. 따라서, 이 이종금속막에 의해 돌기전극의 보호 및 실장시의 접합성의 향상을 도모할 수 있게 된다.
또한, 청구항 3기재의 발명에 의하면,
스퀴지를 사용하여 위치결정기판에 형성된 오목부에 솔더페이스트를 장전할 때, 위치결정기판의 상부에 오목부의 형성위치에 대응한 위치에 개구를 갖는 스페이서부재를 배설하고, 이 스페이서부재를 통하여 솔더페이스트를 오목부에 장전함으로써, 다량의 솔더페이스트를 오목부에 장전할 수 있다.
솔더페이스트는, 예를 들어 유기재로 된 플럭스(flux)에 솔더입괴(solder particle)가 개재한 구성이고, 접합공정에 있어서 가열함으로써 플럭스는 증발하고, 솔더페이스트는 그 체적이 축소한다. 따라서, 접합공정 종료후에 형성된 돌기전극에 극간(clearance)이 발생할 우려가 있다.
그런데, 스페이서부재를 통하여 솔더페이스트를 오목부에 장전함으로써, 오목부에 대한 솔더페이스트의 충전량을 증대시킬 수 있고, 따라서, 오목부의 형상에 따라 돌기전극을 확실하게 형성할 수 있다. 더욱이, 솔더페이스트의 오목부에 대한 충전량은, 스페이서부재의 두께를 조정함으로써 제어할 수 있다.
또한, 청구항 4기재의 발명에 의하면,
접합공정에 있어서 전극재료를 용융한 때에 전극재료에 발생하는 셀프얼라인작용에 의해, 위치결정기판에 대해 회로기판이 위치결정된 구성으로 함으로써, 용이하고 확실하게 위치결정기판에 대해 회로기판의 위치결정을 행할 수 있다.
또한, 청구항 5 및 청구항 6기재의 발명에 의하면,
간단한 구성으로서, 또한 제2 위치결정부를 제1 위치결정부에 삽입 혹은 계합시키는 것만의 간단한 작업으로 위치결정처리를 행할 수 있다.
또한, 청구항 7기재의 발명에 의하면,
실링수지 형성공정에서 금형내에 복합기판을 장착한 상태에 있어서, 캐비티내에 회로기판이 완전히 내포되고, 또 금형의 복합기판과의 당접면이 위치결정기판 위에 당접한 상태에서 수지의 충전이 행해짐으로써, 실링수지는 적어도 회로기판의 표면 및 외주면의 전체를 덮는 구성으로 된다.
즉, 위치결정의 정확도가 불량한 회로기판은, 위치결정의 정확도가 높은 실링수지의 내부에 매설된 상태로 된다. 따라서, 실링수지의 외주면을 기준면으로 한 반도체장치의 위치결정처리를 용이하게 행할 수 있다.
또한, 청구항 8기재의 발명에 의하면,
기판제거공정에 있어서, 에칭처리에 의해 위치결정기판을 선택적으로 제거함으로써, 반도체장치의 다른 구성요소에 악영향을 미치지 않고, 더욱이 확실하게 위치결정기판의 제거를 행할 수 있다.
또한, 청구항 9기재의 발명에 의하면,
기판제거공정에 있어서, 위치결정기판을 회로기판으로부터 박리하여 제거함으로써, 위치결정기판의 재이용이 가능하게 되어, 반도체장치 제조원가의 저감을 도모할 수 있다.
또한, 청구항 10기재의 발명에 의하면,
실링수지의 외주면에 돌기전극에 대해 상대적 위치 정확도가 높은 위치결정면을 형성함으로써, 반도체장치를 장착한 피장착장치에 대해 실링수지의 외주면을 위치결정함으로써, 돌기전극의 피장착장치에 대한 위치결정을 행할 수 있게 된다.
또한, 실링수지를 회로기판의 적어도 표면 및 측면을 덮도록 형성함으로써, 실링수지의 외주면에 있어서 위치결정의 정확도가 낮은 회로기판이 토출하지 않게 되고, 위치결정면을 기준면으로 한 반도체장치의 위치결정처리를 용이하게 행할 수 있게 된다.
또한, 청구항 11기재의 발명에 의하면,
실링수지가 회로기판의 배면에서 돌기전극의 형성위치를 제거하여 형성됨으로써, 회로기판은 그 전체를 실링수지로 보호되기 때문에, 예를 들어 회로기판이 친수성을 갖는 유기계기판이어도 수분이 반도체장치내에 침입하는 것을 방지할 수 있다.
또한, 청구항 12기재의 발명에 의하면,
돌기전극의 표면에, 돌기전극의 재료와 다른 재료로 된 단층 혹은 복수층의 이종금속막을 형성함으로써, 돌기전극의 보호를 도모할 수 있다. 또한, 이종금속막의 재료로서 돌기전극재료와의 접합성이 양호한 것을 선정함으로써, 돌기전극과 이종금속막과의 접합성을 향상시킬 수 있다.
또한, 이종금속막의 재료로써 돌기전극을 실장기판 등에 접합하는 접합재(예를 들어 솔더 등)와의 습윤성이 양호한 것을 선정함으로써, 이종금속막과 실장기판 등과의 접합성을 향상시킬 수 있다.
또한, 청구항 13기재의 발명에 의하면,
이종금속막으로써 돌기전극에 대해 경도가 높은 재료를 사용함으로써, 돌기전극의 보호를 확실하게 행할 수 있다.
또한, 청구항 14기재의 발명에 의하면,
돌기전극의 재료로서 솔더를 이용함과 동시에, 이종금속막의 재료로서 솔더보다도 경도가 높은 니켈, 니켈기합금, 크롬, 크롬기합금, 철 및 철기합금으로부터 선택한 하나의 재료를 사용함으로써, 돌기전극의 보호를 확실히 할 수 있다.
또한, 청구항 15기재의 발명에 의하면,
이종금속막으로서 돌기전극에 대해 습윤성이 높은 재료를 사용함으로써, 이종금속막과 돌기전극과의 접합성을 향상시킬 수 있다.
또한, 청구항 16기재의 발명에 의하면,
돌기전극의 재료로서 솔더를 사용함과 동시에, 이종금속막의 재료로서 솔더과의 습윤성이 양호한 주석, 주석기합금, 금, 금기합금, 은, 은기합금, 팔라디움 및 팔라디움기합금으로부터 선택한 하나의 재료를 사용함으로써, 이종금속막과 돌기전극과의 접합성을 향상시킬 수 있다.
또한, 청구항 17기재의 발명에 의하면,
복수층으로 형성된 이종금속막의 적어도 최외주층 및 최내주층을 습윤성이 높은 재료를 배설함과 동시에, 내층에 돌기전극에 대해 경도가 높은 재료로 형성함으로써, 돌기전극의 보호, 이종금속막과 돌기전극과의 접합성 및 이종금속막과 실장기판 등과의 접합성을 다함께 향상시킬 수 있다.
더욱이, 청구항 18기재의 발명과 같이,
회로기판은 단층 또는 다층화된 세라믹기판, 글래스에폭시기판 및 폴리이미드기판중의 어느 기판을 사용할 수 있다.
이어서 본 발명의 실시형태에 관해서 도면과 함께 설명한다.
도 1 내지 도 6은 본 발명의 제1실시예의 반도체장치의 제조방법을 공정순으로 나타내고 있고, 또한 도 7은 본 발명의 제1실시예의 제조방법에 의해 제조된 반도체장치(1)를 나타내고 있다. 이하, 반도체장치(1)의 제조방법을 각 도면을 이용하여 제조순서에 따라 설명한다.
도 1은, 본 발명의 제1실시예의 제조방법의 위치결정기판 형성공정을 나타내고 있다. 이 위치결정 기판형성과정에서는, 먼저 구리(Cu)로 된 평판상의 기판재료에 대하여 오목부(3) 및 위치결정구멍(4)(제1의 위치결정부)를 형성한다. 이 오목부(3)는, 솔더범프(2)(돌기전극)의 미리 정해진 형성위치에 높은 정확도로 위치결정된 상태로 형성된다. 또한, 위치결정구멍(4)은 후술하는 실링수지 형성공정에 있어서, 솔더범프(2)에 대한 실링수지(5)의 위치결정을 행할 때에 사용하는 것이다.
여기서, 위치결정기판 형성공정을 상세하게 설명한다. 위치결정기판 형성공정은, 다시 레지스트 도포공정, 마스크 형성공정, 에칭공정, 및 마스크제거공정으로 세분화된다. 레지스트 도포공정에서는 상기한 위치결정기판(6)으로 되는 기판재료의 양면에 포토레지스트를 도포한다.
또한, 이어서 실시되는 마스크 형성공정에서는, 포토레지스트의 상기한 솔더범프(2)의 미리 정해진 형성위치와, 위치결정구멍(4)의 형성위치에 대응하는 위치에 개구(7a)를 천설(예를 들어 포토리소그래피 등의 박막형성기술을 이용한다)함으로써 마스크(7)를 형성한다.
상기한 바와 같이 기판재료에 마스크(7)가 형성되면, 이어서 에칭공정이 실시되고, 마스크(7)를 이용하여 에칭처리함으로써, 기판재료에 오목부(3) 및 위치결정구멍(4)를 형성하고(도 1은, 이 에칭공정이 실시되어 있는 상태를 나타낸다), 이어서 마스크제거공정에 의해 마스크(7)를 제거함으로써 위치결정기판(6)이 형성된다.
이와 같이, 본 실시예에 있어서는 위치결정기판 형성공정에 있어서, 레지스트 도포공정, 마스크 형성공정, 에칭공정, 및 마스크제거공정 등의 박막형성기술을 이용하여 오목부(3) 및 위치결정구멍(4)을 형성하기 때문에, 오목부(3) 및 위치결정부(4)의 형성 정확도를 향상시킬 수 있다. 또한, 오목부(3)와 위치결정구멍(4)를 동일한 마스크(7)를 이용하여 일괄적으로 형성하여 위치결정기판(6)을 제조하기 때문에, 오목부(3)와 위치결정구멍(4)의 상대적인 위치의 정확도를 향상시킬 수 있다.
상기한 위치결정기판 형성공정이 종료하면, 이어서 도 2에 나타낸 장전공정이 실시된다. 이 장전공정은, 위치결정기판(6)에 형성된 오목부(3)에, 솔더범프(2)로 되는 전극재료(본 실시예에서는 솔더페이스트(9))를 장전하는 공정이다. 본 실시예에 의한 장전공정에서는, 도 2(a)에 나타낸 바와 같이, 솔더페이스트(9)를 스퀴지(8)를 이용하여 위치결정기판(6)에 형성된 오목부(3)에 장전하는 방법으로 되어 있다.
이와 같이, 솔더범프(2)로 되는 전극재료로서 솔더페이스트(9)를 이용함과 동시에, 이 솔더페이스트(9)를 스퀴지(8)을 이용하여 위치결정기판(6)에 형성된 오목부(3)에 장전함으로써, 이른바 후막인쇄기술과 동등한 방법에 의해 솔더페이스트(9)를 오목부(3)에 장전할 수 있다. 이 때문에, 용이하며 확실하게 솔더페이스트(9)를 오목부(3)에 장전할 수 있다. 또한, 도 2(b)는 각 오목부(3)에 솔더페이스트(9)가 장전된 상태를 나타내고 있다.
상기한 장전공정이 종료하면, 이어서 접합공정이 실시된다. 도 3은 접합공정을 나타내고 있다. 이 접합공정은 반도체소자(15)가 탑재된 회로기판(10)을 준비하고, 이 회로기판(10)을 솔더페이스트(9)를 가열하여 솔더를 용융함으로써 위치결정기판(6)에 접합시키고, 이에 의해 회로기판(10)과 위치결정기판(6)이 일체화한 구조의 복합기판(14)을 형성하는 공정이다.
이 복합기판(14)이 형성된 상태에 있어서, 솔더페이스트(9)는 회로기판(10)의 하면에 형성되어 있는 범프측 전극(13)에 접합되어 솔더범프(2)로 된다. 이 솔더범프(2)는, 위치결정기판(6)에 형성되어 있는 오목부(3)에 위치결정되어 있고, 또 그 형상은 오목부(3)의 형상에 따른 반구상의 형상으로 되어 있다.
이때, 솔더페이스트(9)의 배설위치는 위치결정기판(6)에 의해 위치결정된 상태에서 회로기판(10)에 배설(전사)하기 때문에, 회로기판(10)의 정확도에 관계없이 솔더범프(2)를 소정의 형성위치에 정확도가 좋게 형성할 수 있다.
한편, 접합공정에 있어서, 가열처리를 행함에 의하여, 솔더페이스트(9)를 용융하여, 용융된 때에 솔더페이스트(9)에 발생하는 셀프얼라인먼트(self-alignment)작용에 의해, 상기 위치결정기판(6)에 대해 회로기판(10)을 자연스럽게 위칙결정한다. 더욱이, 도 3(a)에 나타낸 바와 같이. 회로기판(10)을 위치결정기판(6)의 상부에 위치결정하는 때에도 어느 정도의 위치결정의 정확도가 요구되는데, 본 실시예에서는 회로기판(10)의 위치결정기판(6)의 상부에의 위치결정처리는 영상인식기술을 이용하여 행하고 있다.
상기한 바와 같이 접합공정을 실시함으로써 복합기판(14)이 형성되면, 이어서 회로기판(10)에 반도체소자(15)를 탑재하는 소자탑재공정이 실시된다. 도 4는 소자탑재공정을 설명하기 위한 도면이다.
반도체소자(15)를 회로기판(10)에 탑재함에는, 먼저 반도체소자(15)를 회로기판(10) 위에 형성된 소자탑재부(12)에 접착제(17)을 이용하여 고정하고, 이어서 반도체소자(15)와 회로기판(10)위에 형성된 패드(11)를 전기적으로 접속한다, 본 실시예에 있어서는, 와이어(16)를 이용하여 반도체소자(15)와 회로기판(10)을 전기적으로 접속하는 와이어본딩(wire-bonding)법을 나타내고 있는데, 플립칩접속법을 이용하여 접속할 수도 있다.
소자탑재공정이 종료하면, 이어서 실링수지형성공정이 실시된다. 도 5는 실링수지 형성공정을 설명하기 위한 도면이다.
실링수지 형성공정에서는, 금형(18)을 이용하여 반도체소자(15) 및 와이어(16)를 덮는 실링수지(5)를 형성한다. 금형(18)은 상형(19)과 하형(20)으로 구성되어 있고, 상형(19)에는 실링수지(5)를 형성하기 위한 캐비티(cavity)(21)와, 하형(20)에 대해 상형(19)의 위치결정을 하기 위한 위치결정凹부(23)가 형성되어 있다. 또한, 하형(20)에는 캐비티(21)에 대해 위치결정기판(6)의 위치결정을 하는 위치결정핀(22)(위치결정핀(22) 및 위치결정凹부(23)는 제1의 위치결정부를 구성한다)이 마련되어 있다.
복합기판(14)을 금형(18)에 장착함에는, 도 5에 나타낸 바와 같이, 먼저 하형(20)에 마련된 위치결정핀(22)에 위치결정기판(6)에 형성된 위치결정구멍(4)을 삽통하여 복합기판(14)을 하형(20)에 장착한다. 이 상태에 있어서, 복합기판(14)을 구성하는 위치결정기판(6)은, 위치결정핀(22)과 위치결정구멍(4)이 계합하여 하형(20)에 위치결정된 상태로 된다.
이어서, 위치결정凹부(23)가 위치결정핀(22)과 계합하여 상형(19)을 하형(20)에 장착한다. 이와 같이 위치결정凹부(23)와 위치결정핀(22)이 계합함으로써 상형(19)은 하형(20)에 대해서 위치결정되어 장착되고, 따라서 위치결정기판(6)은 상형(19)에 대해서도 위치결정된 상태로 된다.
즉, 복합기판(14)이 금형(18)에 장착된 상태에 있어서, 위치결정구멍(4), 위치결정핀(22) 및 위치결정凹부(23)를 계합함으로써, 위치결정기판(6)은 상형(19) 및 하형(20)에 높은 정확도로 위치결정된 상태가 된다. 이 때, 회로기판(10)은 복합기판(14)을 금형(18)에 위치결정하는 기능은 제공하지 않는다.
또한, 상기한 바와 같은 위치결정구멍(4), 위치결정핀(22) 및 위치결정凹부(23)를 계합함으로서, 상형(19)에 형성되어 있는 캐비티(21)도 위치결정기판(6)에 대해 정확도가 좋게 위치결정된 상태로 된다. 한편, 상기한 위치결정기판 형성공정 및 접합공정을 거침으로써, 솔더범프(2)는 위치결정기판(6)에 그 형성위치가 결정된 상태로 회로기판(10)에 형성되어 있다.
따라서, 복합기판(14)을 금형(18)에 장착한 상태에 있어서, 캐비티(21)와 솔더범프(2)도 정확도가 좋게 위치결정된 상태로 된다. 즉, 회로기판(10)의 존재에 관계없이, 캐비티(21)와 솔더범프(2)의 상대적 위치를 정확도가 좋게 규정할 수 있다.
또한, 금형(18)내에 복합기판(14)을 장착한 상태에 있어서, 회로기판(10)은 캐비티(21)내부에 완전히 내포되고, 따라서, 상형(19)이 복합기판(14)과 당접하는 당접면(19a)은 위치결정기판(6)위에 당접하도록 구성되어 있다. 상기한 바와 같이, 금형(18)에 복합기판(14)이 장착되면, 도 5(b)에 나타낸 바와 같이, 캐비티(21)내에 수지가 충전된 실링수지(5)가 형성된다. 그리고, 실링수지(5)가 형성되면, 금형(18)은 복합기판(14)으로부터 떼어내어, 도 5(c)에 나타낸 실링수지(5)가 형성된 복합기판(14)이 제조된다.
여기서, 형성된 실링수지(5)와 솔더범프(2)의 관계에 주목하면, 상기한 바와 같이 복합기판(14)을 금형에 장착한 상태에 있어서, 캐비티(21)과 솔더범프(2)는 정확도가 좋게 위치결정되어 있기 때문에, 캐비티(21)에 의해 성형된 실링수지(5)와 솔더범프(2)도 정확도가 좋게 위치결정된 상태로 된다.
이에 의해, 캐비티(21)의 측면부(21a)에 의해 위치결정되어 형성되는 실링수지(5)의 외주면(24)(이하, 기준면이라 한다)을 기준으로 하여 솔더범프(2)의 위치결정을 행할 수 있게 된다. 따라서, 제조된 반도체장치(1)를 피장착장치(예를 들어 IC소켓, 실장기판 등)에 장착할 때, 이 기준면(24)을 이용하여 솔더범프(2)의 위치를 검지하는 것이 가능하게 되고, 따라서, 반도체장치(1)를 높은 정확도로 위치결정할 수 있다.
또한, 상기와 같이, 회로기판(10)이 캐비피(21)내부에 완전히 내포되고, 또 상형(19)의 당접면(19a)이 위치결정기판(6)위에 당접한 상태로 수지의 충전이 행하여짐으로써, 실링수지(5)는 적어도 회로기판(10)의 표면 및 외주면의 전체를 덮는 구성으로 된다.
즉, 위치결정의 정확도가 불량한 회로기판(10)은, 위치결정의 정확도가 높은 실링수지(5)의 내부에 완전히 매설된 상태로 된다. 따라서, 회로기판(10)이 실링수지(5)로부터 돌출하지 않고, 기준면(24)을 이용하여 반도체장치(1)의 위치결정처리를 용이하게 할 수 있다.
상기한 실링수지 형성공정이 종료하면, 이어서 위치결정기판(6)을 제거하는 위치결정기판 제거공정이 실시된다. 이 기판제거공정은, 도 6에 나타낸 바와 같이, 에칭처리에 의해 위치결정기판(6)을 선택적으로 제거함으로써 행한다. 이와 같이, 에칭처리에 의해 위치결정기판(6)을 선택적으로 제거함으로써, 반도체장치(1)의 다른 구성요소에 악영향을 미치지 않고, 더욱 확실하게 위치결정기판(6)의 제거를 할 수 있다.
또한, 위치결정기판(6)을 제거하는 방법은 에칭처리에 한정되는 것이 아니고, 상온하에서 위치결정기판(6)을 회로기판(10)으로부터 박리하여 제거하는 방법을 이용하여도 좋다. 이 방법에 의하면, 위치결정기판(6)의 재이용이 가능하게 되어, 반도체장치(1) 제조원가의 저감을 도모할 수 있다.
더욱이, 이 방법을 이용하는 경우에는, 도 1에 나타낸 위치결정기판 형성공정과 도 2에 나타낸 충전공정사이에, 오목부(3)에 위치결정기판(6)과 솔더범프(2)의 박리를 용이하게 하는 박리촉진제를 배설하여 두는 것이 바람직하다.
이상의 각 공정을 거침으로써, 도 7에 나타낸 반도체장치(1)가 제조된다. 이와 같이 하여 제조된 반도체장치(1)는, 실링수지(5)의 외주면(기준면)(24)을 이용하여 솔더범프(2)의 위치결정을 할 수 있기 때문에, 반도체장치(1)의 정확도가 높게 위치결정을 할 수 있다.
여기서, 구체적인 위치정확도를 검증하면, 회로기판에 세라믹을 이용한 종래구성의 반도체장치를 예로 들면, 세라믹기판의 치수와 솔더범프가 배설된 범프측 전극의 치수공차는 범위가 300㎛이상으로도 되고, 또한 기판공차도 범위가 400㎛이상으로 된다. 따라서, 회로기판에 의하여 솔더범프의 위치결정을 하면, 큰 치수오차가 발생하여 위치결정의 정확도가 저하한다.
이에 대해, 상기한 제조방법에 의해 제조되는 반도체장치(1)에 있어서는, 오목부(3)과 위치결정구멍(4)의 위치 어긋남은 20㎛이하, 위치결정구멍(4)과 금형(18)의 위치어긋남도 60㎛이하, 더욱이 금형(18) 자체의 치수오차는 50㎛이하로 할 수 있다. 또한, 이들 정확도는 회로기판(10)의 재료에 영향을 받지 않는다. 이 때문에, 본 실시예에서 이용하는 회로기판(10)으로서는, 세라믹기판, 글래스에폭시기판, 폴리미드기판 등의 각종 기판을 이용할 수 있다.
이어서, 본 발명의 제2실시예의 반도체장치의 제조방법에 관하여 설명한다. 도 8 내지 도 10은, 본 발명의 제2실시예의 반도체장치의 제조방법을 설명하기 위한 도면이다. 또한, 제2실시예에 의한 제조방법의 설명에 있어서, 제1실시예에 관계된 제조방법과 동일한 처리에 관해서는 그 도시 및 설명을 생략한다.
도 8은, 제2실시예에 의한 제조방법의 충전공정을 나타내고 있다. 본 실시예에 의한 충전공정에서는, 스퀴지(8)을 이용하여 위치결정기판(6)에 형성된 오목부(3)에 솔더페이스트(9)를 장전하기 전에, 미리 위치결정기판(6)의 상부에 오목부(3)의 형성위치에 대응한 위치에 개구(30a)을 갖는 마스크(30)(스페이서부재)를 배설한 것을 특징으로 한다. 따라서, 솔더페이스트(9)는 이 마스크(30)을 통하여 오목부(3)에 장전된다.
이와 같이, 솔더페이스트(9)는 오목부(3)와 마스크(30)가 형성된 공간부에 장전되기 때문에, 제 1실시예의 중전공정에 비하여 다량의 솔더페이스트(9)를 위치결정기판(6)에 충전할 수 있다.
그런데, 솔더페이스트(9)는, 예를 들어 유기재로 된 플럭스에 솔더입괴가 개재된 구성이고, 접합공정에 있어서 가열함으로써 플럭스는 증발하고, 솔더페이스트(9)는 그 체적이 축소한다. 따라서, 제1실시예의 제조방법에서는, 접합공정의 종료후에 오목부에 극간이 발생할 염려가 있다.
그런데, 본 실시예의 방법에서는, 마스크(30)를 통하여 솔더페이스트(9)를 오목부(3)에 충전함으로써 오목부(3)에 대한 솔더페이스트(9)의 충전량을 실질적으로 증대시킬 수 있고, 따라서 오목부(3)의 형상에 따라 솔더범프(2A)를 확실하게 형성할 수 있다.
또한, 솔더페이스트(9)의 오목부(3)에 대한 충전량은, 마스트(30)의 두께를 조정하여 제어할 수 있다. 따라서, 형성된 솔더범프(2A)의 높이를 마스크(30)의 두께에 따라 조정할 수 있게 된다.
도 9는, 솔더범프(2A)의 높이를 제1실시예의 솔더범프(2)에 비하여 높게 설정된 경우의 실링수지 형성공정을 나타내고 있다. 솔더범프(2A)의 높이를 높게 설정함으로써, 복합기판(14)을 형성한 시점에서 위치결정기판(6)과 회로기판(10)의 사이에는 간격이 형성되어 있다. 따라서, 이 구성의 복합기판(14)을 금형(18)에 장착하여 수지를 충전함으로써, 같은 도면에 나타낸 바와 같이, 회로기판(10)의 배면측에도 실링수지(5)가 형성된다.
도 10은 도 9에 나타낸 실링수지 형성공정을 거침으로써 제조된 반도체장치(1A)를 나타내고 있다. 이 도면에 나타낸 바와 같은 반도체장치(1A)는 실링수지(5)가 회로기판(10)의 배면에 솔더범프(2A)의 형성위치를 제외하고 형성된 구성으로 되어 있다. 따라서, 회로기판(10)은 그 전체를 실링수지(5)로 보호되는 구성으로 되기 때문에, 예를 들어 회로기판(10)이 친수성을 갖는 유기계 기판이어도 수분이 반도체장치(1A)내에 침입하는 것을 방지할 수 있어, 반도체장치(1A)의 신뢰성을 향상시킬 수 있다.
이어서, 본 발명의 제3실시예의 반도체장치의 제조방법에 관하여 설명한다. 도 11 및 도 12는 본 발명의 제3실시예의 반도체장치의 제조방법을 설명하기 위한 도면이다. 또한, 제3실시예에 의한 제조방법을 설명함에 있어서도, 제1실시예에 의한 제조방법과 동일한 처리에 대해서는 그 도시 및 설명을 생략한다.
도 11은 본 실시예에 있어서 실시하는 이종금속막 형성공정을 나타내고 있다. 이 이종금속막 형성공정은 상기한 위치결정기판 형성공정의 종료후에 또한 장전공정의 실시전에 실시된다. 이 이종금속막 형성공정에서는 위치결정기판(6A)의 오목부(3)에 솔더범프(2)의 재료(즉, 솔더)와 다른 재료로 된 단층 혹은 복수층의 이중금속막(31)을 형성한다.
이와 같이, 위치결정기판 형성공정과 장전공정의 사이에, 이종금속막(31)을 오목부(3)에 형성하는 이종금속막 형성공정을 실시함으로써, 위치결정기판(6A)을 제거하는 기판제거공정이 종료한 시점에 있어서, 솔더범프(2)의 표면에는 이종금속막(31)이 형성된 상태로 된다. 따라서, 이 이종금속막(31)에 의해 솔더범프(2)의 보호 및 실장시의 접합성의 향상을 도모할 수 있게 된다.
이하, 이종금속막(31)의 구체적 구성예에 관하여 설명한다. 이종금속막(31)은 솔더범프(2)와 다른 재료로 된 단층 혹은 복수층의 금속막층에 의해 구성된다. 도 12는 이종금속막(31)의 각종 태양을 나타내고 있다.
도 12(a)에 나타낸 것은, 솔더범프(2)의 표면에 일층의 금속막을 형성함으로써 이종금속막(31)을 구성한 것이다. 이 이종금속막(31)으로써는, 예를 들면 솔더범프(2)에 대해 경도가 높은 재료를 사용하여도 좋다. 이 경우에 이종금속막(31)의 구체적 재료로서는, 니켈(Ni), 니켈기합금, 크롬(Cr), 크롬기합금, 철(Fe) 및 철기합금 등이 고려된다.
또한, 상기 이종금속막(31)으로써, 솔더범프(2)(즉, 솔더)에 대해 습윤성이 높은 재료를 사용하여도 좋다. 이 경우에 이종금속막(31)의 구체적 재료로서는, 주석(Sn), 주석기합금, 금(Au), 금기합금, 은(Ag), 은기합금, 팔라디움(Pd) 및 팔라디움기합금 등이 고려된다.
상기와 같이, 이종금속막(31)의 재료로써 솔더와 접합성이 양호한 것을 선정함으로써, 솔더범프(2)와 이종금속막(31) 및 이종금속막(31)과 실장기판과의 접합성을 향상시킬 수 있다. 또한, 이종금속막(31)으로써 솔더범프(2)에 대해 경도가 높은 재료를 이용함으로써, 솔더범프(2)의 보호를 확실히 할 수 있다.
또한, 도 12(b)(c)에 나타낸 구성은, 이종금속막(31)을 복수의 금속막(32∼36)으로 형성한 것이다. 도 12(b)는 외주층(32)과 내주층(33)에 의해 이종금속막(31)이 형성된 예이고, 도 12(c)는 외주층(34)과 내주층(36)으로 이종금속막(31)이 형성된 예이다.
이 때, 이종금속막(31)을 구성하는 복수의 금속막층내에 적어도 최외주층(32,34) 및 최내주층(33,36)은 솔더범프(2, 솔더)에 대해 습윤성이 높은 재료로 형성되어 있고, 또 최외주층(34)과 최내주층(36)의 사이에 끼워진 내층(35)은 솔더범프(2)에 대해 경도가 높은 재료로 형성되어 있다.
이와 같이, 복수층(32∼36)으로 형성된 이종금속막(31)의 적어도 최외주층(32,34) 및 최내주층(33,36)을 습윤성이 높은 재료를 배설함과 동시에 내층(35)을 경도가 높은 재료로 형성함으로써 솔더범프(2)의 보호, 이종금속막(31)과 솔더범프(2)의 접합성 및 이종금속막(31)과 실장기판 등과의 접합성을 다 함께 향상시킬 수 있다.
더욱이, 상기한 실시예에서는, 제1의 위치결정부로써 위치결정기판(6)에 형성된 위치결정구멍(4)을 이용한 구성에 관해서 설명하였는데, 제1의 위치결정부는 위치결정구멍(4)에 한정된 것은 아니고, 예를 들면 위치결정기판(6)의 측변을 제1의 위치결정부로 하여도 좋다. 이 경우, 상기 측변과 계합하여 그 위치결정을 하는 위치결정변부를 금형(18)에 형성하여 두고, 그것을 제2의 위치결정부로 하면 좋다.
상술한 바와 같이, 본 발명에 의하면, 하기의 각종의 효과를 실현할 수 있다. 청구항 1에 기재된 발명에 의하면, 회로기판의 존재에 관계없이 실링수지와 돌기전극의 상대적 위치를 정확도가 좋게 규정할 수 있기 때문에, 제조된 반도체장치를 피장착장치(예를 들면, IC소켓, 실장기판 등)에 장착할 때에, 실링수지의 외주면을 기준으로 하여 돌기전극의 위치결정을 할 수 있게 되고, 반도체장치를 피장착장치에 높은 정확도로 위치결정할 수 있게 된다.
또한, 청구항 2기재의 발명에 의하면, 이종금속막 형성에 의해 돌기전극의 보호 및 실장시의 접합성의 향상을 도모할 수 있게 된다.
또한, 청구항 3기재의 발명에 의하면, 스페이서부재를 통하여 솔더페이스트를 오목부에 장전함으로써 솔더페이스트의 충전량을 증대시킬 수 있고, 따라서, 오목부의 형상에 따라 돌기전극을 확실하게 형성할 수 있다. 또한, 스페이서부재의 두께를 조정함으로써, 오목부에 대한 솔더페이스트의 충전량을 제어할 수 있다.
또한, 청구항 4기재의 발명에 의하면, 전극재료에 발생하는 셀프 얼라인먼트작용에 의해 위치결정기판에 대한 회로기판의 위치결정이 행하여 짐으로써, 용이하고 확실하게 위치결정기판에 대해 회로기판의 위치결정을 행할 수 있다.
또한, 청구항 5 및 청구항 6기재의 발명에 의하면, 간단한 구성으로, 또한 제2의 위치결정부를 제1의 위치결정부에 삽입 혹은 계합시키는 정도의 간단한 작업으로 위치결정처리를 행할 수 있다.
또한, 청구항 7기재의 발명에 의하면, 위치결정의 정확도가 불량한 회로기판은, 위치결정의 정확도가 높은 실링수지의 내부에 매설된 상태로 되기 때문에, 실링수지의 외주면을 기준면으로 하여 반도체장치의 위치결정처리를 용이하게 행할 수 있다. 또한, 청구항 8기재의 발명에 의하면, 반도체장치의 다른 구성요소에 악영향을 미치지 않고, 더욱 확실하게 위치결정기판의 제거를 행할 수 있다.
또한, 청구항 9기재의 발명에 의하면, 위치결정기판의 재이용이 가능하게 되어, 반도체장치의 제조원가의 저감을 도모할 수 있다.
또한, 청구항 10기재의 발명에 의하면, 반도체장치를 장착한 피장착장치에 대하여 실링수지의 외주면을 위치결정함으로써, 돌기전극의 피장착장치에 대한 위치결정을 행할 수 있게 된다. 또한, 실링수지의 외주면에 있어서 위치결정의 정확도가 낮은 회로기판이 토출하지는 않게 되어, 위치결정면을 기준면으로 한 반도체장치의 위치결정을 용이하게 할 수 있게 된다.
또한, 청구항 11기재의 발명에 의하면, 회로기판은 그 전체가 실링수지에 의하여 보호되므로, 예를 들어 회로기판을 친수성을 갖는 유기계기판으로 하여도 수분이 반도체장치내에 침입하는 것을 방지할 수 있다.
또한, 청구항 12기재의 발명에 의하면, 돌기전극의 보호, 돌기전극과 이종금속막의 접합성 및 이종금속막과 실장기판 등의 접합성을 향상시킬 수 있게 된다.
또한, 청구항 13 및 청구항 14기재의 발명에 의하면, 이종금속막으로써 돌기전극에 대해 경도가 높은 재료를 이용함으로써, 돌기전극의 보호를 확실하게 할 수 있다.
또한, 청구항 15 및 청구항 16기재의 발명에 의하면, 이종금속막으로써 돌기전극에 대하여 습윤성이 높은 재료를 이용함으로써, 이종금속막과 돌기전극의 접합성을 향상할 수 있다.
더욱이, 청구항 17기재의 발명에 의하면, 복수층으로 형성되는 이종금속막의 적어도 최외주층 및 최내주층을 습윤성이 높은 재료를 배설함과 동시에, 내층에 돌기전극에 대해 경도가 높은 재료로 형성함으로써, 돌기전극의 보호, 이종금속막과 돌기전극의 접합성 및 이종금속막과 실장기판 등의 접합성을 다 함께 향상시킬 수 있다.

Claims (18)

  1. 회로기판의 표면측에 반도체소자를 탑재함과 동시에 배면측에 복수의 돌기전극이 형성되고, 또 상기 반도체소자를 실링하는 실링수지가 형성된 반도체장치의 제조방법에 있어서, 기판재료에 대하여, 상기 돌기전극의 형성위치에 형성된 오목부와, 상기 돌기전극에 대한 상기 실링수지의 위치결정을 행할 때에 사용하는 제1 위치결정부를 일괄적으로 형성함으로써 위치결정기판을 제조하는 위치결정기판 형성공정과; 상기 위치결정기판에 형성된 오목부에 상기 돌기전극으로 되는 전극재료를 장전하는 장전공정과; 상기 장전공정의 종료후에, 상기 위치결정기판에 대해 상기 회로기판을 장착함과 동시에, 상기 전극재료를 상기 회로기판에 접합시킴으로써 상기 회로기판과 상기 위치결정기판을 일체화한 복합기판을 형성하는 접합공정과; 상기 실링수지를 형성하기 위한 캐비티와, 상기 캐비티에 대한 상기 위치결정기판의 위치결정을 행하는 제2 위치결정부를 갖는 금형에, 상기 제1 위치결정부와 제2 위치결정부를 계합함으로써 상기 캐비티에 대해 상기 위치결정기판을 위치결정한 상태로 상기 복합기판을 장착하고, 그 다음에 상기 캐비티에 수지를 충전함으로써 실링수지를 형성하는 실링수지 형성공정과; 상기 실링수지 형성공정의 종료후에, 상기 위치결정기판을 제거하는 위치결정기판 제거공정을 구비한 것을 특징으로 하는 반도체장치의 제조방법.
  2. 제1항에 있어서, 상기 위치결정기판 형성공정의 종료후에 또 상기 장전공정의 실시전에, 상기 돌기전극과 다른 재료로 된 단층 또는 복수층의 이종금속막을 상기 오목부에 형성하는 이종금속막 형성공정을 행하는 것을 특징으로 하는 반도체장치의 제조방법.
  3. 제1항 또는 제2항에 있어서, 상기 장전공정은 상기 돌기전극으로 되는 전극재료로서 솔더페이스트를 이용함과 동시에, 상기 솔더페이스트를 스퀴지에 이용하여 상기 위치결정기판에 형성된 오목부에 장전하고, 또 상기 스퀴지를 이용하여 상기 위치결정기판에 형성된 오목부에 상기 솔더페이스트를 장전할 때, 상기 위치결정기판의 상부에 상기 오목부의 형성위치에 대응한 위치에 개구를 갖는 스페이서부재를 배설하고, 상기 스페이서부재를 통하여 상기 솔더페이스트를 상기 오목부에 장전하는 것을 특징으로 하는 반도체장치의 제조방법.
  4. 제1항에 있어서, 상기 접합공정은 가열처리를 행함으로써 상기 전극재료를 용융하고, 용융된 때에 상기 전극재료에 발생하는 셀프얼라인먼트작용에 의해, 상기 위치결정기판에 대해 상기 회로기판이 위치결정되는 것을 특징으로 하는 반도체장치의 제조방법.
  5. 제1항에 있어서, 상기 제1 위치결정부는 상기 위치결정기판에 형성된 위치결정구멍이고, 상기 제2 위치결정부는 상기 금형에 형성되고, 상기 위치결정구멍에 계합하는 위치결정돌상부재인 것을 특징으로 하는 반도체장치의 제조방법.
  6. 제1항에 있어서, 상기 제1 위치결정부는 상기 위치결정기판의 측변부이고, 상기 제2 위치결정부는 상기 금형에 형성되고, 상기 측변부에 계합하는 위치결정변부인 것을 특징으로 하는 반도체장치의 제조방법.
  7. 제1항에 있어서, 상기 실링수지 형성공정은 상기 금형내에 상기 복합기판을 장착한 상태에서, 상기 캐비티내에 상기 회로기판이 완전히 내포되고, 또 상기 금형의 상기 복합기판과의 당접면이 상기 위치결정기판위에 당접한 상태로 수지의 충전이 행해지는 것을 특징으로 하는 반도체장치의 제조방법.
  8. 제1항에 있어서, 상기 기판제거공정은 에칭처리에 의해 상기 위치결정기판을 선택적으로 제거하는 것을 특징으로 하는 반도체장치의 제조방법.
  9. 제1항에 있어서, 상기 기판제거공정은 상기 위치결정기판을 상기 회로기판으로부터 박리함으로써 제거하는 것을 특징으로 하는 반도체장치의 제조방법.
  10. 표면측에 반도체소자를 탑재하는 회로기판과; 상기 회로기판의 배면측에 형성된 복수의 돌기전극과; 상기 반도체소자를 실링하는 실링수지를 구비한 반도체장치에 있어서, 상기 실링수지는 상기 복수의 돌기전극에 대하여 미리 위치결정된 상태로, 상기 회로기판의 적어도 표면 및 측면을 덮도록 형성되며, 상기 실링수지의 외주면은, 상기 반도체장치를 장착하는 피장착장치에 대한 상기 복수의 돌기전극의 위치결정시에 기준면으로 되는 것을 특징으로 하는 반도체장치.
  11. 제10항에 있어서, 상기 실링수지는 상기 회로기판의 배면에 상기 돌기전극의 형성위치를 제외하고 형성된 것을 특징으로 하는 반도체장치.
  12. 제10항 또는 제11항에 있어서, 상기 돌기전극의 표면에, 상기 돌기전극과 다른 재료로 된 단층 또는 복수층의 이종금속막이 형성된 것을 특징으로 하는 반도체장치.
  13. 제12항에 있어서, 상기 이종금속막은 상기 돌기전극에 대해 경도가 높은 재료를 사용한 것을 특징으로 하는 반도체장치.
  14. 제13항에 있어서, 상기 돌기전극의 재료로서 솔더를 사용함과 동시에, 상기 이종금속막의 재료로서 니켈(Ni), 니켈기합금, 크롬(Cr), 크롬기합금, 철(Fe) 및 철기합금중에서 선택한 하나의 재료를 사용한 것을 특징으로 하는 반도체장치.
  15. 제12항에 있어서, 상기 이종금속막은 상기 돌기전극에 대해 습윤성이 높은 재료를 사용한 것을 특징으로 하는 반도체장치.
  16. 제15항에 있어서, 상기 돌기전극의 재료로서 솔더를 사용함과 동시에, 상기 이종금속막의 재료로서 주석(Sn), 주석기합금, 금(Au), 금기합금, 은(Ag), 은기합금, 팔라듐(Pd) 및 팔라듐기합금중에서 선택한 하나의 재료를 사용한 것을 특징으로 하는 반도체장치.
  17. 제12항에 있어서, 복수층으로 형성된 상기 이종금속막은 적어도 최외주층 및 최내주층을 상기 돌기전극에 대해 습윤성이 높은 재료로 형성함과 동시에, 내층을 상기 돌기전극에 대해 경도가 높은 재료로 형성한 것을 특징으로 하는 반도체장치.
  18. 제10항에 있어서, 상기 회로기판으로서 단층 또는 다층화된 세라믹기판, 유리에폭시기판 및 폴리이미드기판중에서 선택한 하나의 기판을 사용한 것을 특징으로 하는 반도체장치.
KR1019970026076A 1996-12-02 1997-06-20 반도체장치의제조방법및반도체장치 KR100268608B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP321973 1996-12-02
JP8321973A JPH10163368A (ja) 1996-12-02 1996-12-02 半導体装置の製造方法及び半導体装置

Publications (2)

Publication Number Publication Date
KR19980063339A KR19980063339A (ko) 1998-10-07
KR100268608B1 true KR100268608B1 (ko) 2000-10-16

Family

ID=18138504

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970026076A KR100268608B1 (ko) 1996-12-02 1997-06-20 반도체장치의제조방법및반도체장치

Country Status (5)

Country Link
US (1) US5930603A (ko)
JP (1) JPH10163368A (ko)
KR (1) KR100268608B1 (ko)
DE (1) DE19724533A1 (ko)
TW (1) TW332908B (ko)

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6881611B1 (en) * 1996-07-12 2005-04-19 Fujitsu Limited Method and mold for manufacturing semiconductor device, semiconductor device and method for mounting the device
KR100484962B1 (ko) * 1996-07-12 2005-04-25 후지쯔 가부시끼가이샤 반도체 장치의 제조 방법 및 반도체 장치
US6534337B1 (en) * 1997-05-15 2003-03-18 Texas Instruments Incorporated Lead frame type plastic ball grid array package with pre-assembled ball type contacts
JPH113953A (ja) * 1997-06-10 1999-01-06 Fujitsu Ltd 半導体装置の製造方法及び半導体装置
US5888850A (en) * 1997-09-29 1999-03-30 International Business Machines Corporation Method for providing a protective coating and electronic package utilizing same
US6380001B1 (en) * 1998-01-29 2002-04-30 Vlsi Technology, Inc. Flexible pin count package for semiconductor device
EP2179848A1 (en) * 1998-05-18 2010-04-28 Seiko Epson Corporation Ink-jet printing apparatus and ink cartridge therefor
DE19846662A1 (de) * 1998-10-09 2000-04-20 Siemens Ag Elektronisches Modul, insbesondere Multichipmodul mit einer Mehrlagenverdrahtung und Verfahren zu seiner Herstellung
US6323060B1 (en) 1999-05-05 2001-11-27 Dense-Pac Microsystems, Inc. Stackable flex circuit IC package and method of making same
JP3521325B2 (ja) * 1999-07-30 2004-04-19 シャープ株式会社 樹脂封止型半導体装置の製造方法
US7156361B1 (en) * 1999-09-02 2007-01-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US6295730B1 (en) * 1999-09-02 2001-10-02 Micron Technology, Inc. Method and apparatus for forming metal contacts on a substrate
US6484927B1 (en) * 1999-11-05 2002-11-26 Delaware Capital Formation Corporation Method and apparatus for balling and assembling ball grid array and chip scale array packages
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
US6184064B1 (en) * 2000-01-12 2001-02-06 Micron Technology, Inc. Semiconductor die back side surface and method of fabrication
US6242284B1 (en) * 2000-05-05 2001-06-05 Advanced Semiconductor Engineering, Inc. Method for packaging a semiconductor chip
JP2001338947A (ja) * 2000-05-26 2001-12-07 Nec Corp フリップチップ型半導体装置及びその製造方法
US6404043B1 (en) 2000-06-21 2002-06-11 Dense-Pac Microsystems, Inc. Panel stacking of BGA devices to form three-dimensional modules
US6348399B1 (en) * 2000-07-06 2002-02-19 Advanced Semiconductor Engineering, Inc. Method of making chip scale package
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
DE10104258A1 (de) * 2001-01-31 2002-08-22 Infineon Technologies Ag Verfahren zum Aufbringen einer strukturierten Schicht auf ein Trägersubstrat
US6462273B1 (en) * 2001-03-16 2002-10-08 Micron Technology, Inc. Semiconductor card and method of fabrication
US20020190367A1 (en) * 2001-06-15 2002-12-19 Mantz Frank E. Slice interconnect structure
US20030002267A1 (en) * 2001-06-15 2003-01-02 Mantz Frank E. I/O interface structure
US6573460B2 (en) 2001-09-20 2003-06-03 Dpac Technologies Corp Post in ring interconnect using for 3-D stacking
US6573461B2 (en) 2001-09-20 2003-06-03 Dpac Technologies Corp Retaining ring interconnect used for 3-D stacking
WO2003083940A1 (fr) * 2002-03-29 2003-10-09 Matsushita Electric Industrial Co., Ltd. Procede de fabrication d'un substrat thermoconducteur
US6856010B2 (en) * 2002-12-05 2005-02-15 Staktek Group L.P. Thin scale outline package
US6879050B2 (en) * 2003-02-11 2005-04-12 Micron Technology, Inc. Packaged microelectronic devices and methods for packaging microelectronic devices
US20040207990A1 (en) * 2003-04-21 2004-10-21 Rose Andrew C. Stair-step signal routing
JP4545022B2 (ja) * 2005-03-10 2010-09-15 三洋電機株式会社 回路装置およびその製造方法
WO2006112384A1 (ja) * 2005-04-15 2006-10-26 Matsushita Electric Industrial Co., Ltd. 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
JP4729963B2 (ja) * 2005-04-15 2011-07-20 パナソニック株式会社 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US7160755B2 (en) * 2005-04-18 2007-01-09 Freescale Semiconductor, Inc. Method of forming a substrateless semiconductor package
US7727813B2 (en) * 2007-11-26 2010-06-01 Infineon Technologies Ag Method for making a device including placing a semiconductor chip on a substrate
JP4560113B2 (ja) * 2008-09-30 2010-10-13 株式会社東芝 プリント回路板及びプリント回路板を備えた電子機器
US8692968B2 (en) 2009-03-26 2014-04-08 Sharp Kabushiki Kaisha Chip component mounting structure, chip component mounting method and liquid crystal display device
TW201308547A (zh) * 2011-07-01 2013-02-16 Great Team Backend Foundry Inc 塑封內空封裝之結構改良
TWM505698U (zh) * 2011-07-08 2015-07-21 Pac Tach Entpr Co Ltd 塑封預模內空封裝之結構改良
US8933468B2 (en) 2012-03-16 2015-01-13 Princeton University Office of Technology and Trademark Licensing Electronic device with reduced non-device edge area
JP6962052B2 (ja) * 2017-07-31 2021-11-05 大日本印刷株式会社 電子部品搭載基板およびその製造方法
JP7205787B2 (ja) * 2017-07-31 2023-01-17 大日本印刷株式会社 電子部品搭載基板およびその製造方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3719981A (en) * 1971-11-24 1973-03-13 Rca Corp Method of joining solder balls to solder bumps
US5219117A (en) * 1991-11-01 1993-06-15 Motorola, Inc. Method of transferring solder balls onto a semiconductor device
US5381848A (en) * 1993-09-15 1995-01-17 Lsi Logic Corporation Casting of raised bump contacts on a substrate
US5643831A (en) * 1994-01-20 1997-07-01 Fujitsu Limited Process for forming solder balls on a plate having apertures using solder paste and transferring the solder balls to semiconductor device
US5607099A (en) * 1995-04-24 1997-03-04 Delco Electronics Corporation Solder bump transfer device for flip chip integrated circuit devices
US5829668A (en) * 1996-09-03 1998-11-03 Motorola Corporation Method for forming solder bumps on bond pads

Also Published As

Publication number Publication date
US5930603A (en) 1999-07-27
KR19980063339A (ko) 1998-10-07
DE19724533A1 (de) 1998-06-04
TW332908B (en) 1998-06-01
JPH10163368A (ja) 1998-06-19

Similar Documents

Publication Publication Date Title
KR100268608B1 (ko) 반도체장치의제조방법및반도체장치
US6414382B1 (en) Film carrier tape, semiconductor assembly, semiconductor device and method of manufacturing the same, mounted board, and electronic instrument
US7338891B2 (en) Semiconductor chip, mounting structure thereof, and methods for forming a semiconductor chip and printed circuit board for the mounting structure thereof
US6977441B2 (en) Interconnect substrate and method of manufacture thereof, electronic component and method of manufacturing thereof, circuit board and electronic instrument
US6967399B2 (en) Semiconductor device manufacturing method having a step of applying a copper foil on a substrate as a part of a wiring connecting an electrode pad to a mounting terminal
US6521483B1 (en) Semiconductor device, method of manufacture thereof, circuit board, and electronic device
US6420787B1 (en) Semiconductor device and process of producing same
JPH1116933A (ja) 金属バンプを有する回路基板の製造方法及びこの回路基板を利用した半導体チップパッケージの製造方法
KR20050098694A (ko) 반도체 패키지용 범프, 그 범프를 적용한 반도체 패키지및 제조방법
KR100315138B1 (ko) 반도체장치와그의제조방법및필름캐리어테이프와그의제조방법
US6391681B1 (en) Semiconductor component having selected terminal contacts with multiple electrical paths
JP2001094003A (ja) 半導体装置及びその製造方法
JPH10289932A (ja) キャリアフィルム及びそれを使用した集積回路装置
US7160796B2 (en) Method for manufacturing wiring board and semiconductor device
US8168525B2 (en) Electronic part mounting board and method of mounting the same
US20030082848A1 (en) Semiconductor device and manufacturing method
JP2002231765A (ja) 半導体装置
JP3472601B2 (ja) 半導体装置
KR100343454B1 (ko) 웨이퍼 레벨 패키지
EP0923128A1 (en) Semiconductor package and method for manufacturing the same
JP3598189B2 (ja) チップサイズパッケージ、その製造方法、およびその実装位置合わせの方法
JP3912888B2 (ja) パッケージ型半導体装置
JPH0955448A (ja) 半導体装置の製造方法
US6700184B1 (en) Lead frame and semiconductor device having the same
JPH11288976A (ja) 実装回路装置および半導体素子の実装方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20040709

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee