KR100268064B1 - Method of fabrication active layer of semiconductoer device - Google Patents
Method of fabrication active layer of semiconductoer device Download PDFInfo
- Publication number
- KR100268064B1 KR100268064B1 KR1019980014713A KR19980014713A KR100268064B1 KR 100268064 B1 KR100268064 B1 KR 100268064B1 KR 1019980014713 A KR1019980014713 A KR 1019980014713A KR 19980014713 A KR19980014713 A KR 19980014713A KR 100268064 B1 KR100268064 B1 KR 100268064B1
- Authority
- KR
- South Korea
- Prior art keywords
- film
- amorphous silicon
- active layer
- substrate
- polysilicon
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 19
- 229910021417 amorphous silicon Inorganic materials 0.000 claims abstract description 24
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 24
- 229920005591 polysilicon Polymers 0.000 claims abstract description 22
- 238000000034 method Methods 0.000 claims abstract description 21
- 239000004065 semiconductor Substances 0.000 claims abstract description 16
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000010409 thin film Substances 0.000 claims abstract description 12
- 238000010894 electron beam technology Methods 0.000 claims abstract description 6
- 239000013078 crystal Substances 0.000 claims abstract description 4
- 239000011521 glass Substances 0.000 claims abstract description 3
- 239000010408 film Substances 0.000 claims description 42
- 238000000137 annealing Methods 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 2
- 229910052710 silicon Inorganic materials 0.000 claims description 2
- 239000010703 silicon Substances 0.000 claims description 2
- 239000002210 silicon-based material Substances 0.000 abstract description 2
- 230000008569 process Effects 0.000 description 10
- 238000005516 engineering process Methods 0.000 description 7
- 238000011161 development Methods 0.000 description 3
- 239000004973 liquid crystal related substance Substances 0.000 description 3
- 238000002425 crystallisation Methods 0.000 description 2
- 230000008025 crystallization Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 230000003746 surface roughness Effects 0.000 description 2
- 210000004556 brain Anatomy 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/28525—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising semiconducting material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
Description
본 발명은 반도체 소자용 막 제조방법에 관한 것으로, 특히 전기적 특성이 개선된 반도체 소자를 제작할 수 있도록 하는 반도체 소자용 활성층 막 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device film, and more particularly, to a method for manufacturing an active layer film for a semiconductor device for manufacturing a semiconductor device having improved electrical characteristics.
반도체 소자를 제조하기 위해 기판상부의 활성층으로서는 통상적으로 다결정인 폴리 실리콘이 비정질 실리콘의 특성보다 우수하여 보다 많이 사용되고 있는 실정이다. 또한, 최근에, 통신의 신 세기가 전망되면서 고 정세 시스템(HDS: High Definition System)의 개발사업에 관심이 집중되고 있는데 이 분야에 사용되는 소자들의 반도체 재료로서 폴리 실리콘이 주목되고 있는 실정이다. HDS 는 정보의 포착, 처리 및 송신, 수신 및 반영 등 방대한 분야들을 포괄한다. HDS에 수반되어야 할 첨단기술들은 연쇄적으로 우주항공, 군사, 교육, 의학 등 제분야에 새로운 고가 두뇌 상품들을 제작 및 개발하는 데에 재활용될 조짐이다.In order to manufacture a semiconductor device, polysilicon, which is usually polycrystalline, is superior to the characteristics of amorphous silicon as an active layer on a substrate. In addition, recently, as the new century of communication is expected, attention has been focused on the development of a high definition system (HDS), and polysilicon is attracting attention as a semiconductor material of devices used in this field. HDS covers a wide range of fields, including capturing, processing and transmitting information, receiving and reflecting information. The cutting-edge technologies that must accompany HDS will be recycled in a series of ways to create and develop new high-end brain products for aerospace, military, education and medicine.
디스플레이(Display) 분야의 개발사업은 상술한 HDS의 구심점들중의 하나를 이룬다. 그러한 첨단기술은 휴대용 컴퓨터, 워크스테이션(Workstation), 및 HDTV(High Definition Television;고화질 텔레비젼)에 직결됨으로서 시장성의 전망이 밝은 편이다. 디스플레이 기술의 주류는 박막내의 트랜지스터와 액정의 특성을 이용한 박막 트랜지스터(TFT:Thin Film Transistor)-LCD(LCD:Liquid Crystal Display)로 촛점이 맞추어지는 경향이 농후하다.The development project in the field of display forms one of the core points of the above-described HDS. Such advanced technologies have a bright market prospect because they are directly connected to portable computers, workstations, and high definition televisions (HDTVs). The mainstream display technology tends to be focused on thin film transistors (TFTs) -liquid crystal displays (LCDs) using the characteristics of transistors and liquid crystals in thin films.
이미 일본은 비정질 실리콘의 박막 트랜지스터(Amorphous Silicon TFT)를 이용한 TFT-LCD 기술개발을 이미 달성하여 양산단계에 돌입하는 실정이다. 최근에 이루어진 일본의 샤프(SHARP)사와 미국의 IBM사간의 협상이 이를 단적으로 입증해주고 있다. 국내의 관련업체들에서도 비정질 실리콘 TFT공정기술을 도입하여 계속 발전을 해나가는 과정에 있다. 국내의 관련업체들은 랩탑이나 노트북 컴퓨터등과 같은 휴대용 컴퓨터의 평판 디스플레이(Flat Panel Display)에 비정질 실리콘 TFT공정기술을 우선적으로 적용하면서 아울러 HDTV용 디스플레이에 필요한 기술을 축적해 나가는 추세이다. 한편, 다결정 실리콘 박막내의 트랜지스터 (예를들면, Poly-Silicon TFT)에 관한 사업적 관심이 날로 증가하고 있음이 현 실정이다. 그 이유로서 폴리실리콘 TFT 는 비정질 실리콘 TFT에 비하여 여러가지 우월한 성능을 보유하고 있기 때문이다. 특히, 고속동작과 CMOS 가능성은 집적화된 구동회로공정을 달성하게 하는데, 그 것은 곧 디스플레이 판넬 제작단의 감소를 의미하며, 공정의 수율을 향상시키고 시스템 조립의 단가를 낮출 수 있게 한다. 또한, 고속 이동도에 수반되는 풍부한 전류량은 그레이-스케일 풀 칼라(Grey-Scale Full Color) 영상을 제공하여 디스플레이되는 화질을 향상시킨다.Japan has already developed TFT-LCD technology using amorphous silicon TFT and is in mass production. The recent negotiations between SHARP in Japan and IBM in the US prove this. Domestic related companies are also in the process of developing by introducing amorphous silicon TFT process technology. Domestic related companies prefer to apply amorphous silicon TFT process technology to flat panel displays of portable computers such as laptops and notebook computers, while accumulating the necessary technology for HDTV displays. On the other hand, business interest in transistors (eg, poly-silicon TFTs) in polycrystalline silicon thin films is increasing day by day. This is because the polysilicon TFT has various superior performances compared to the amorphous silicon TFT. In particular, high-speed operation and CMOS possibilities enable integrated drive circuit processing, which means less display panel fabrication steps, resulting in higher process yields and lower system assembly costs. In addition, the abundant amount of current accompanying high mobility provides gray-scale full color images to improve the displayed image quality.
이와 같이, 다결정인 폴리실리콘 TFT 가 비정질 실리콘 TFT에 비하여 여러가지 우월한 성능을 보유함에도 불구하고 개발의 속도가 늦은 이유는 비정질 실리콘 TFT에 비해 막대한 제조설비를 필요로 하기 때문이다. 그렇지만, 폴리실리콘 TFT 의 본질적 장점 때문에 소자의 구조에 대한 연구와 제조설비의 투자가 점차로 늘어나는 실정이다. 이와 같이, 폴리 실리콘 TFT(Polycrystalline Silicon Thin Film Transistors)는 액티브 매트릭스 액정표시(active matrix liquid crystal displays:AMLCDs)분야 즉, 디스플레이 분야에 광범위하게 사용되고 있음을 알 수있다.As described above, the polysilicon TFT, which is a polycrystalline TFT, has various superior performances compared to the amorphous silicon TFT, but the development speed is slow because it requires enormous manufacturing equipment as compared to the amorphous silicon TFT. However, due to the intrinsic advantages of polysilicon TFTs, research on the structure of devices and investment in manufacturing facilities have been gradually increasing. As such, it can be seen that polysilicon TFTs are widely used in active matrix liquid crystal displays (AMLCDs), that is, display fields.
그런데, 그러한 폴리 실리콘 TFT를 제조하기 위해서는 기판상부에 활성층(주로 폴리 실리콘 막) 및 화합물 막(주로 산화막)을 만드는 작업이 기본적으로 수반되어져야 한다. 여기서, 폴리 실리콘 활성층의 결정화는 중요한 사안이다. 상기 활성층은 평탄한 표면 거칠기 및 양호한 전기적 특성을 가질 것이 요구되고, 산화막은 상기 폴리 실리콘 활성층과 양호한 인터페이스를 가지도록 고품질이 되어야 할 필요가 있다.By the way, in order to manufacture such a polysilicon TFT, the work of making an active layer (mainly a polysilicon film) and a compound film (mainly an oxide film) on the substrate must be basically accompanied. Here, crystallization of the polysilicon active layer is an important issue. The active layer is required to have flat surface roughness and good electrical properties, and the oxide film needs to be of high quality so as to have a good interface with the polysilicon active layer.
종래에는 기판상에 비정질인 아몰퍼스 실리콘을 증착 후 이를 폴리 실리콘 층으로 만들기 위해 600도씨 이상의 고온공정을 이용하여 어닐링을 하였다. 그리고 나서 그 위에 상압 화학기상증착을 통해 폴리 실리콘 층 상부에 게이트 산화막을 형성하였다. 따라서, 고온 공정에 의해 폴리 실리콘의 활성층은 평탄한 표면 거칠기를 얻는 것이 힘들었고, 또한, 양호한 전기적 특성을 가지지 못하는 문제점이 있었다.Conventionally, an amorphous amorphous silicon is deposited on a substrate and then annealed using a high temperature process of 600 ° C. or higher to make it into a polysilicon layer. Then, a gate oxide film was formed on the polysilicon layer through atmospheric chemical vapor deposition. Therefore, it is difficult to obtain a flat surface roughness of the active layer of polysilicon by the high temperature process, and also there is a problem that does not have good electrical properties.
따라서, 본 발명의 목적은 상기한 종래의 문제점을 해소할 수 있는 개선된 활성층 제조방법을 제공함에 있다.Accordingly, it is an object of the present invention to provide an improved method for producing an active layer which can solve the above-mentioned conventional problems.
본 발명의 다른 목적은 반도체 소자를 제작할 수 있도록 기판상부에 활성층 막을 간단한 공정으로 쉽게 제조할 수 있는 방법을 제공함에 있다.Another object of the present invention is to provide a method for easily manufacturing an active layer film on a substrate so as to manufacture a semiconductor device.
본 발명의 다른 목적은 양호한 전기적 특성을 얻을 수 있는 반도체 소자용 활성층 막 제조방법을 제공함에 있다.Another object of the present invention is to provide a method for manufacturing an active layer film for a semiconductor device which can obtain good electrical characteristics.
상기의 목적들을 달성하기 위한 본 발명에 따르면, 기판위에 비정질 실리콘 막을 형성하는 단계와, 상기 비정질 실리콘 막의 상부표면에 전자빔을 설정된 패턴으로 주사하는 단계와, 상기 막의 상부전체를 설정된 에너지 밀도를 가지는 레이저 빔으로써 어닐링하는 단계를 가짐에 의해 상기 비정질 실리콘 막을 상기 설정된 패턴에 기준한 결정구조를 가지는 폴리 실리콘 막으로 변화되게 함을 특징으로 한다.According to the present invention for achieving the above objects, forming an amorphous silicon film on a substrate, scanning the electron beam in a set pattern on the upper surface of the amorphous silicon film, and a laser having a set energy density of the entire upper part of the film And annealing with a beam to change the amorphous silicon film into a polysilicon film having a crystal structure based on the set pattern.
본 발명의 타의 목적 및 이점은 첨부도면과 함께 설명되는 하기 설명에 의해 명확하게 나타날 것이다.Other objects and advantages of the invention will be apparent from the following description taken in conjunction with the accompanying drawings.
도 1 내지 도 3은 본 발명의 일실시예에 따라 반도체 소자용 활성층 막을 제조하는 방법을 차례로 보여주는 도면들.1 to 3 are views sequentially showing a method of manufacturing an active layer film for a semiconductor device according to an embodiment of the present invention.
도 4는 본 발명이 적용되는 반도체 소자중 박막 트랜지스터의 단면도.4 is a cross-sectional view of a thin film transistor in a semiconductor device to which the present invention is applied.
이하에서, 기판위에 활성층으로서의 폴리 실리콘 막을 형성하는 방법에 대한 본 발명의 바람직한 실시예가 상세히 설명된다. 첨부된 도면들내에서 서로 동일한 기능을 가지는 영역 또는 부분은 이해의 편의를 위해서 동일 내지 유사한 참조부호로 라벨링된다. 다음의 설명에서는 본 발명의 보다 철저한 이해를 제공하기 위해 특정한 상세들이 예를들어 한정되고 자세하게 설명된다. 그러나, 당해 기술분야에 통상의 지식을 가진 자들에게 있어서는 본 발명이 이러한 상세한 항목들이 없이도 상기한 설명에 의해서만 실시될 수 있을 것이다. 또한, 본 분야에 너무나 잘 알려진 실리콘 재질의 기본적 물성 및 전기적 특성, 그리고 동작들은 본 발명의 요지를 모호하지 않게 하기 위해 상세히 설명하지 않는다.In the following, a preferred embodiment of the present invention for a method of forming a polysilicon film as an active layer on a substrate is described in detail. Areas or parts having the same functions as each other in the accompanying drawings are labeled with the same or similar reference numerals for ease of understanding. In the following description, specific details are set forth by way of example and in detail in order to provide a more thorough understanding of the present invention. However, for those skilled in the art, the present invention may be practiced only by the above description without these details. In addition, the basic physical and electrical properties, and operations of the silicon material so well known in the art will not be described in detail in order not to obscure the subject matter of the present invention.
이하의 설명에서는 본 발명의 바람직한 일 실시예가 박막 트랜지스터의 소자의 막에 대하여 한정되고 첨부된 도면을 위주로 예를들어 설명될 것이다.In the following description, a preferred embodiment of the present invention is limited to a film of an element of a thin film transistor and will be described with reference to the accompanying drawings, for example.
도 1 내지 도 3에는 본 발명의 일실시예에 따라 반도체 소자용 활성층 막을 제조하는 방법을 차례로 보여주는 제조 도면들이 공정의 순서대로 도시된다.1 to 3 are manufacturing drawings sequentially showing a method of manufacturing an active layer film for a semiconductor device according to one embodiment of the present invention in order of process.
먼저, 도 1을 참조하면, 유리기판 또는 실리콘 웨이퍼 2의 상부에 비정질 실리콘 막 4을 형성한 후, 전자빔을 설정된 패턴으로 주사하는 것이 나타난다. 여기서, 상기 비정질 실리콘 막 4은 약 250도씨에서 PECVD에 의해 형성되는데 이 경우에 약 1000 옹스트롱(Å)의 두께로 증착하는 것이 바람직하다. e-빔으로써 도 1의 가로라인들 10,11을 선묘화하고, 상기 가로라인들 10,11과 직각방향으로 세로라인들 12,13을 선묘화함에 의해, 사각형의 블록들 20,21,22,30,31,32로 이루어진 패턴을 얻게된다. 상기 선묘화의 결과로서, 전자빔을 쬐인 라인부분에는 전자가 주입되어 비정질 실리콘 막 4의 결합체인이 파괴된다. 즉 사슬구조가 끊어지는 것이다.First, referring to FIG. 1, after the amorphous silicon film 4 is formed on the glass substrate or the silicon wafer 2, scanning of the electron beam in a set pattern appears. Here, the amorphous silicon film 4 is formed by PECVD at about 250 degrees Celsius, in which case it is preferable to deposit at a thickness of about 1000 Angstroms. By delineating the horizontal lines 10, 11 of FIG. 1 with an e-beam and the vertical lines 12, 13 in a direction perpendicular to the horizontal lines 10, 11, rectangular blocks 20, 21, 22. You get a pattern consisting of 30, 31, and 32. As a result of the line drawing, electrons are injected into the line portion exposed to the electron beam, thereby destroying the bond chain of the amorphous silicon film 4. In other words, the chain structure is broken.
도 2에서, 보여지는 공정은 막의 상부전체를 설정된 에너지 밀도를 가지는 레이저 빔으로써 어닐링하는 단계인데, 이에 의해 도 3에 보여지는 바와 같이, 상기 비정질 실리콘 막 4이 상기 설정된 패턴에 기준한 결정구조를 가지는 폴리 실리콘 막으로 변화되는 것이다. 구체적으로, 도 2의 공정에서 엑사이머 레이저의 레이저의 방출 에너지 밀도를 254mJ/cm2- 371mJ/cm2범위로 하여 상기 전자빔 주사된 비정질 실리콘 막 4의 상부에 전면적으로 조사하는 작업이 수행된다. 이에 따라 상기 비정질 실리콘 막 4은 상기 조사되는 레이저 빔의 에너지에 의해 결정화되어 도 3에서 보여지는 바와 같이 다결정인 폴리 실리콘 막 4-1로 변화된다. 여기서, 폴리 실리콘 막으로의 결정화는 상기 라인들을 중심으로 하여 사방으로 퍼지면서 진행된다. 이 결과로서, 도 3의 단위 길이 40을 한변으로 하는 대체적으로 사각형의 단위 그레인을 얻게 된다. 상기 단위 길이 40의 길이는 본 실시예의 경우 약 2000Å정도 였다. 따라서, 하나의 그레인이 가로와 세로로 각기 약 2000Å정도로 된 폴리실리콘 막 4-1이 제조되는 것이다. 동일한 도핑농도에서도 상기 막 4-1을 이루는 그레인의 사이즈와 그레인의 생성방향에 따라 전류의 이동도가 결정되므로, 사안에 따라 최적으로 결정하는 것이 중요하다.In Fig. 2, the process shown is annealing the entire upper part of the film with a laser beam having a set energy density, whereby the amorphous silicon film 4 has a crystal structure based on the set pattern as shown in Fig. 3. The branch is changed into a polysilicon film. Specifically, in the process of FIG. 2, the irradiation energy density of the laser of the excimer laser ranges from 254 mJ / cm 2 to 371 mJ / cm 2 to irradiate the entire top of the electron beam scanned amorphous silicon film 4. . Accordingly, the amorphous silicon film 4 is crystallized by the energy of the irradiated laser beam and is changed into a polysilicon film 4-1 as shown in FIG. 3. Here, crystallization to the polysilicon film proceeds spreading in all directions about the lines. As a result of this, a substantially rectangular unit grain having a unit length of 40 in one side is obtained. The length of the unit length 40 was about 2000 mm in this example. Thus, a polysilicon film 4-1 is produced in which one grain is about 2000 mm in width and length, respectively. Even at the same doping concentration, the mobility of the current is determined depending on the size of the grains forming the film 4-1 and the direction of grain generation, so it is important to determine optimally according to the case.
여기서, 상기 폴리 실리콘 막 4-1은 전자 주입에 의한 규칙적 그레인의 분포로 인해 전기 전도도와 박막의 치밀도등 여러 가지 성질이 더욱 양호한 층으로 변화될 수 있으므로 반도체 소자중 박막 트랜지스터의 활성층으로서 사용될 수 있다.Here, the polysilicon film 4-1 may be used as an active layer of a thin film transistor in a semiconductor device because various properties such as electrical conductivity and thin film density may be changed to a better layer due to the distribution of regular grains by electron injection. have.
도 4는 본 발명이 적용되는 반도체 소자중 박막 트랜지스터의 통상적 단면도로서, 채널영역 CH위의 게이트 산화막 GOX상의 게이트 막 G을 사이로, 소오스 S 와 드레인 영역 D을 가지는 박막 트랜지스터는 기판 2상에 형성된 활성층 4을 가짐을 알 수 있다. 상기한 본 발명의 기술원리에 따른 활성층 4-1을 이용하여 트랜지스터를 제조하면 전류 이동도등의 전기적 특성이 개선되며, 누설전류나 브레이크 다운 전계등의 전기적 특성이 보다 양호하게 되는 기대 효과가 있다.FIG. 4 is a typical cross-sectional view of a thin film transistor of a semiconductor device to which the present invention is applied. An active layer formed on a substrate 2 includes a thin film transistor having a source S and a drain region D between a gate film G on a gate oxide film GOX and a channel region CH. It can be seen that it has four. When the transistor is manufactured using the active layer 4-1 according to the technical principle of the present invention, the electrical characteristics such as current mobility and the like are improved, and the electrical characteristics such as leakage current and breakdown electric field are better. .
전술된 바와같이 본 발명의 실시예는 도면을 참조하여 예를들어 설명되었지만, 사안이 허용하는 범위에서 다양한 변화와 변경이 가능함은 물론이다.As described above, the embodiment of the present invention has been described by way of example with reference to the drawings, but various changes and modifications can be made within the scope allowed by the matter.
상기한 본 발명의 상술한 바와 같은 본 발명에 따르면, 기판상부에 활성층 막을 간단한 공정으로 쉽게 제조할 수 있음은 물론 전류 이동도 및 형성되는 막의 치밀도등의 전기적 특성이 개선되는 효과가 있다.According to the present invention as described above of the present invention, the active layer film on the substrate can be easily produced by a simple process, as well as the electrical properties such as current mobility and the density of the film formed is improved.
상기한 본 발명은 도면을 중심으로 예를들어 설명되고 한정되었지만, 그 동일한 것은 본 발명의 기술적 사상을 벗어나지 않는 범위내에서 여러가지 변화와 변형이 가능함이 본 분야의 숙련된 자에게 있어 명백할 것이다. 예를들어, 응용면에서 박막 트랜지스터 뿐 만 아니라 일반적인 모스 트랜지스터에도 적용가능하다.Although the above-described invention has been described and limited by way of example with reference to the drawings, the same will be apparent to those skilled in the art that various changes and modifications can be made without departing from the spirit of the invention. For example, it is applicable not only to thin film transistors but also to general MOS transistors in terms of application.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980014713A KR100268064B1 (en) | 1998-04-24 | 1998-04-24 | Method of fabrication active layer of semiconductoer device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019980014713A KR100268064B1 (en) | 1998-04-24 | 1998-04-24 | Method of fabrication active layer of semiconductoer device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990081042A KR19990081042A (en) | 1999-11-15 |
| KR100268064B1 true KR100268064B1 (en) | 2000-10-16 |
Family
ID=19536667
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019980014713A KR100268064B1 (en) | 1998-04-24 | 1998-04-24 | Method of fabrication active layer of semiconductoer device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100268064B1 (en) |
-
1998
- 1998-04-24 KR KR1019980014713A patent/KR100268064B1/en not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990081042A (en) | 1999-11-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2999271B2 (en) | Display device | |
| KR100202122B1 (en) | Thin film semiconductor device and manufacturing method thereof and display system | |
| Yamazaki et al. | Physics and technology of crystalline oxide semiconductor CAAC-IGZO: application to displays | |
| US6346718B1 (en) | Electro-optic device, drive substrate for electro-optic device and method of manufacturing the same | |
| JP2001051292A (en) | Semiconductor device and semiconductor display device | |
| CN105552027A (en) | Production method of array substrate and array substrate | |
| JP2000111945A (en) | Electrooptical device, driving substrate for electrooptical device and their preparation | |
| JP2000101088A (en) | Electro-optical device, electro-optical device drive board, and manufacture thereof | |
| CN105470197A (en) | Production method of low temperature poly silicon array substrate | |
| CN100356506C (en) | Crystal mask, amorphous silicon crystallization method and method of manufacturing array base plate using same | |
| US7071082B2 (en) | Silicon crystallization method | |
| US7767558B2 (en) | Method of crystallizing amorphous silicon and device fabricated using the same | |
| US20060267011A1 (en) | Image display device and method for manufacturing the same | |
| JP2007189235A (en) | Thin film semiconductor device and display system | |
| KR100268064B1 (en) | Method of fabrication active layer of semiconductoer device | |
| JP2000275668A (en) | Laser annealing device, liquid crystal display device and its production | |
| KR100222435B1 (en) | Method for manufacturing layer for use in semiconductor device | |
| KR20010030458A (en) | Method of producing liquid crystal display panel | |
| CN100369266C (en) | Controlled film transistor, its preparation method and electroluminescent display apparatus containing same | |
| CN100444321C (en) | Manufacturing method of semiconductor film and image display device | |
| JP3029288B2 (en) | Liquid crystal display | |
| CN100555587C (en) | Low-temperature polysilicon film transistor and manufacture method thereof | |
| CN106711157B (en) | The production method of LTPS array substrate | |
| Hanna et al. | Materials in Active-Matrix Liquid-Crystal Displays | |
| KR100268063B1 (en) | Thin film transistor having leak current controling area in channel |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20120710 Year of fee payment: 13 |
|
| LAPS | Lapse due to unpaid annual fee |