KR100256806B1 - 반도체 웨이퍼 결함 검사시의 원점 통일 패턴 - Google Patents
반도체 웨이퍼 결함 검사시의 원점 통일 패턴 Download PDFInfo
- Publication number
- KR100256806B1 KR100256806B1 KR1019930024746A KR930024746A KR100256806B1 KR 100256806 B1 KR100256806 B1 KR 100256806B1 KR 1019930024746 A KR1019930024746 A KR 1019930024746A KR 930024746 A KR930024746 A KR 930024746A KR 100256806 B1 KR100256806 B1 KR 100256806B1
- Authority
- KR
- South Korea
- Prior art keywords
- pattern
- reference point
- light
- region
- wafer
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명에서는 종래의 다이 고정점 패턴에 바둑판 모양의 패턴을 새롭게 추가하여 각각의 결함 검사 장비에 맞게 상기 두 개의 패턴 중 하나를 선택할 수 이게 함으로써, 각각의 장비들이 서로 동일한 기준점을 갖게 하여 결함 검사 결과를 서로 효과적으로 비교할 수 있도록 하는 원점 통일 패턴에 관한 것이다.
Description
제1도는 일반적인 반도체에 소자의 칩 개략도.
제2도는 종래의 다이 고정점 패턴을 도시한 평면도.
제3도는 종래의 다이 고정점 패턴이 중첩되어 형성된 패턴을 도시한 평면도.
제4도는 본 발명의 원점 통일 패턴을 도시한 평면도.
제5도는 본 발명의 원점 통일 패턴이 중첩되어 형성된 패턴을 도시한 평면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 스크라이브 영역 2 : 셀 영역
A-D : 다이 고정점 패턴 3 : 크롬 또는 노크롬 영역
4 : 노크롬 또는 크롬 영역(3과 상호 보족 관계)
5 : 중앙 지점 6 : 바둑판 모양의 패턴
본 발명은 반도체 소자 제조 공정시의 결함 검사에 관한 것으로, 특히 반도체 제조 공정 중에 반도체 웨이퍼(wafer)의 결함을 검사하는 여러 장비들의 동일한 기준점을 설정하기 위한 원점 통일 패턴에 관한 것이다.
반도체 소자가 고집적화됨에 따라 하나의 칩이 차지하는 면적이 넓어지고 칩 상에 형성되는 패턴의 최소 선폭이 작아짐에 따라 결함의 유무는 소자의 수율에 결정적인 영향을 미체게 되었으며, 이에 따라 결함 검사는 매우 중요시 되고 있다.
그러나, 반도체 제조 공정 과정에서 필수적으로 실시하는 결함 검사에 있어서, 결함 검사 장비들 간의 검사 원리의 차이나 공정 단계에 따라 사용할 수 있는 기준 패턴이 달라짐으로 인하여 장비들 간의 검사 결과를 서로 비교하거나 공정 진행 전후의 결과를 비교하는 것이 어렵고, 기준점을 설정할 경우에도 장비 사용자 간에 차이가 있으므로, 기준점을 통일할 필요성이 요구되고 있다.
본 발명에서는 상기 기준점 통일의 필요성에 따라 원점 통일 패턴을 설계하여 상기 문제점을 제거하고자 한다.
종래 웨이퍼 결함 검사 방법을 간단히 설명하면, 현미경이나 전자 현미경을 사용하여 육안으로 결함의 유무를 식별하는 방법과 장비를 이용하는 방법으로 크게 나뉜다. 그러나 반도체 소자가 고집적화 됨예 따라 육안으로 결함 유무를 식별하는 방법 보다 장비를 사용하는 방법이 주로 이용되고 있다.
장비를 이용하는 방법에는 패턴 이미지를 비교하여 결함의 유무를 확인하는 방법과 웨이퍼에 빛을 입사시켜 결함이 발생하는 빛의 산란을 감지함으로써 결함의 유무를 확인하는 방법이 있다.
상기 장비를 사용하는 방법은 사용하는 방법에 따라 각각 장단점이 있으므로, 현재 반도체 소자의 제조 라인에서는 각각의 장점을 활용하여 사용하고 있다.
장비를 사용하는 방법에 있어서의 각각의 특성을 살펴보면 다음과 같다.
패턴 이미지 비교 방법은 패턴 이미지 신호를 얻어야 하기 때문에 고배율 현미경을 사용하고, 검사할 수 있는 결함의 최소 크기가 작으므로 처리하는 데이타가 많아 시간이 많이 걸린다.
빛의 산란을 이용하는 방법은 산란된 빛을 감지만 하면 되기 때문에 저배율 현미경을 사용하여 흑백 이미지를 얻고, 검사할 수 있는 결함의 최소크기가 크므로 처리하는 데이타가 적어 시간이 적게 걸린다.
상기와 같은 특성으로 인하여 결함 검사용 레시피(recipe) 설정시 기준점을 장비들이 감지할 수 있는 지점으로 설정하게 된다.
그러므로 패턴 이미지를 비교하는 방법의 경우는 장비들이 달라짐에 따라 장비의 원리상 얻어지는 화상 이미지가 크게 달라지며 공정 진행 상태에 따라서도 변화가 심하여, 칩이 시작되는 기준점이 각각의 경우에 따라 달라진다. 이러한 이유로 인하여 장비들 간의 검사 결과를 비교 및 교환하거나, 공정 진행에 따른 웨이퍼 표면의 결함 발생 또는 결함 추적이 어려운 문제점이 있다.
따라서, 사용하는 장비의 종류에 상관없이 일정한 기준점을 설정할 수 있도록 하는 것이 중요하다.
제1도는 일반적인 반도체 소자의 칩 개략도(chip layout)를 도시한 것으로서, 공정 완료 후에 칩을 절단하기 위한 스크라이브(scribe) 영역(1)과 셀(cell) 영역(2)으로 구성되어 있으며, 칩 모서리 부분에는 제2도에 도시된 바와 같이 여러 용도로 사용되는 다이 고정점(die fit target) 패턴(A-D)이 있다.
상기 다이 고정됨 패턴(A-D)은 크롬 영역(3 또는 4)과 노크롬 영역(4 또는 3)으로 이루어져 있다.
또한, 웨이퍼 상에 패턴이 형성될 때 칩의 모서리 부근에서는 인접된 다른 칩에 의해 제3도와 같은 패턴이 형성된다.
제3도의 중앙 지점(5)은 항상 칩의 시작이나 끝을 가리키며 이러한 이유로 많은 장비들이 기준점으로 사용하고 있으며, 웨이퍼 결함 검사 장비 중에서 패턴 이미지 비교 방식에 사용되는 장비 및 전자 현미경에서도 기준점으로 사용하고 있다.
빛 산란 이용 방식에 사용되는 장비는 제3도의 패턴을 이용할 수 없는데, 그 이유는 제3도의 제3도의 패턴은 패턴 밀도가 적기 때문에 저배율 현미경으로는 신호를 얻을 수 없기 때문이다.
즉, 제2도에 도시된 다이 고정점 패턴(A-D)만으로는 결함 검사 장비에 따라 동일한 기준점을 얻을 수 없으므로 결함 결과를 직접적으로 비교하기가 어려운 문제점이 있다.
따라서, 본 발명에서는 상기 제1도 내지 제3도에서 설명한 다이 고정점 패턴(A-D)에 바둑판 모양의 패턴을 새롭게 추가한 원점 통일 패턴을 형성하여 각각의 결함 검사 장비에 맞게 상기 두 개의 패턴 중 하나를 선택할 수 있게 함으로써, 각각의 장비들이 서로 동일한 기준점을 갖게 하여 결함 검사 결과를 서로 효과적으로 비교할 수 있도록 하는데에 그 목적이 있다.
본 발명은 빛의 산란 성질을 이용하였는데, 웨이퍼 표면에서의 빛의 산란은 표면의 반사율, 패턴 밀집도, 표면 단차에 비례하게 된다. 그러나, 소자 제조시의 웨이퍼 표면의 반사율이나 단차는 공정에 따라 일정하게 되어 있어서 기준점 설정을 목적으로 변화시킬 수 없다.
그러므로, 패턴의 밀집도가 빛의 산란에 미치는 영향이 패턴 밀집도가 높을 수록 산란되는 빛의 양이 증가하며, 기준점 설정을 위해 X, Y 축이 고려되어야 하기 때문에 바둑판과 같은 모양으로 패턴을 설계하였다.
제4도는 제1도의 B 위치의 다이 고정점 패턴(A-D)에 본 발명의 바둑판 모양의 패턴(6)을 추가한 원점 통일 패턴을 형성하여 웨이퍼의 기준점 설정시에 장비에 따라 패턴을 각각 따로 선택할 수 있도록 함으로써, 장비들이 동일한 기준점을 정할 수 있게 되어 검사 결과의 직접적인 비교가 가능하게 되었다.
첨가된 도면을 참조하여 제4도에 도시된 본 발명의 패턴의 동작을 설명하기로 한다.
칩 네 개가 모이는 모서리에 제2도와 같은 패턴의 둘레에 제4도에 도시된 바둑판 모양의 패턴(6)을 추가하여 웨이퍼 상에 패턴이 형성되었을 경우 인접된 칩에 의해 형성된 패턴이 제5도와 같이 되면, 패턴 이미지 비교 방식용 장비는 네 개의 제3도의 패턴을 이용하여 종래와 같이 정확한 기준점((5)을 찾을 수 있고, 빛 산란 이용 방식용 장비는 네 개의 본 발명의 패턴(6)에 의하여 정확한 기준점(5)을 찾을 수 있어 장비들 간의 동일한 기준점을 설정할 수 있다. 4, 6 번 패턴은 상하좌우로 대칭이므로 공정 진행 결과로 인한 웨이퍼 표면의 변화에도 영향을 받지 않아 정확한 기준점(5)을 찾을 수 있다.
제4도의 바둑판 모양의 패턴(6)을 설명하면 정사각형의 빛이 통과하는 지역(예를 들어, 노크롬 영역)과 빛이 통과하지 않는 지역(예를 들어, 크롬 영역)이 바둑판 모양으로 나열된 패턴이며, 정사각형의 한 변의 크기 및 정사각형의 갯수는 설계와 공정을 고려하여 결정하면 된다.
본 발명은 새로운 원점 통일 패턴을 이용하여 검사 장비들(전자 현미경, 패턴 이미지 비교 방식의 웨이퍼 결함 검사 장비, 빛 산란을 이용한 웨이퍼 검사 장비)간의 검사 결과를 좌표 통일에 의하여 특별한 컴퓨터 프로그램을 수행하여 결과를 처리하지 않고 직접 이용할 수 있고, 공정 진행에 따른 웨이퍼 표면 변화의 영향도 받지 않는 장비, 공정 공통의 기준점을 설정할 수 있어서 데이타 관리 및 결함을 발생시키는 공정을 추적하는데에도 매우 효과적이다.
Claims (2)
- 반도체 소자의 결함 검사시의 기준점을 통일하기 위한 패턴에 있어서, 반도체 칩의 스크라이브(scribe) 영역의 네 모서리의 일정 부분에 형성되며 빛이 통과하는 영역과 빛이 통과하지 않는 영역의 두 부분으로 구분된 다이 고정점(die fit target) 패턴과, 스크라이브 영역 내에서 각 고정점 패턴의 주위에 형성되며 정사각형의 빛의 통과하는 영역과 빛이 통과하지 않는 영역이 바둑판 모양으로 나열된 바둑판 모양의 패턴으로 이루어지는 원점 통일 패턴.
- 제1항에 있어서, 패턴 이미지 비교 방식용 장비에서는 상기 다이 고정점 패턴을 이용하여 기준점을 설정하고, 빛 산란 방식용 장비에서는 상기 바둑판 모양의 패턴을 이용하여 기준점을 설정하도록 하는 원점 통일 패턴.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930024746A KR100256806B1 (ko) | 1993-11-19 | 1993-11-19 | 반도체 웨이퍼 결함 검사시의 원점 통일 패턴 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019930024746A KR100256806B1 (ko) | 1993-11-19 | 1993-11-19 | 반도체 웨이퍼 결함 검사시의 원점 통일 패턴 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR950015692A KR950015692A (ko) | 1995-06-17 |
KR100256806B1 true KR100256806B1 (ko) | 2000-05-15 |
Family
ID=19368513
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019930024746A KR100256806B1 (ko) | 1993-11-19 | 1993-11-19 | 반도체 웨이퍼 결함 검사시의 원점 통일 패턴 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100256806B1 (ko) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2004133864A (ru) * | 2004-11-19 | 2006-04-27 | Самсунг Электроникс Ко., Лтд. (KR) | Ассиметричный шаблон типа шахматной доски, способ и устройство для калибровки изображений, обеспечиваемых устройством получения изображений, с использованием шаблона типа шахматной доски |
-
1993
- 1993-11-19 KR KR1019930024746A patent/KR100256806B1/ko not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR950015692A (ko) | 1995-06-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7975245B2 (en) | Computer-implemented methods for determining if actual defects are potentially systematic defects or potentially random defects | |
JP2002100660A (ja) | 欠陥検出方法と欠陥観察方法及び欠陥検出装置 | |
US20050100205A1 (en) | Method for measuring three dimensional shape of a fine pattern | |
US6028664A (en) | Method and system for establishing a common reference point on a semiconductor wafer inspected by two or more scanning mechanisms | |
JP2003035680A (ja) | 半導体デバイスの検査方法 | |
CN102738029B (zh) | 检测特定缺陷的方法和用于检测特定缺陷的*** | |
TWI734720B (zh) | 檢查晶圓之系統及方法 | |
KR20160040658A (ko) | 프로그램된 결함을 사용한 웨이퍼 검사 프로세스의 설정 | |
US11231376B2 (en) | Method for semiconductor wafer inspection and system thereof | |
CN109491197A (zh) | 一种掩膜版及镜头照明均一性的检测方法 | |
KR100256806B1 (ko) | 반도체 웨이퍼 결함 검사시의 원점 통일 패턴 | |
US5448650A (en) | Thin-film latent open optical detection with template-based feature extraction | |
JP2002148031A (ja) | パターン検査方法及び装置 | |
US20220216120A1 (en) | Pattern design for integrated circuits and method for inspecting the pattern design for integrated circuits | |
US7079966B2 (en) | Method of qualifying a process tool with wafer defect maps | |
KR100723290B1 (ko) | 외관 검사 방법, 그것에 이용하는 마스터 패턴 및 이마스터 패턴을 구비하는 외관 검사 장치 | |
KR100769790B1 (ko) | 다크 필드 장비에서의 결함 검출 방법 | |
JP3219094B2 (ja) | チップサイズ検出方法およびチップピッチ検出方法およびチップ配列データ自動作成方法ならびにそれを用いた半導体基板の検査方法および装置 | |
CN111312604B (zh) | 一种残胶检测工具、制作方法以及残胶检测方法 | |
CN217444387U (zh) | 一种关键尺寸测试条结构 | |
JPS6321844A (ja) | コンタクトホ−ルの測定方法 | |
JPS6165444A (ja) | 被検査チツプの回路パタ−ン外観検査方法並びにその装置 | |
CN113031389B (zh) | 掩模版的监测图形、掩模版及掩模版的监测方法 | |
KR20080001734A (ko) | 마스크 결함 위치 검사 방법 | |
KR100268779B1 (ko) | 반도체소자의 패턴 결함 검사방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20080102 Year of fee payment: 9 |
|
LAPS | Lapse due to unpaid annual fee |