KR100255590B1 - 액티브 매트릭스 액정표시소자의 제조방법 및 액티브 매트릭스 액정표시소자 - Google Patents

액티브 매트릭스 액정표시소자의 제조방법 및 액티브 매트릭스 액정표시소자 Download PDF

Info

Publication number
KR100255590B1
KR100255590B1 KR1019970009366A KR19970009366A KR100255590B1 KR 100255590 B1 KR100255590 B1 KR 100255590B1 KR 1019970009366 A KR1019970009366 A KR 1019970009366A KR 19970009366 A KR19970009366 A KR 19970009366A KR 100255590 B1 KR100255590 B1 KR 100255590B1
Authority
KR
South Korea
Prior art keywords
layer
gate
film
patterned
electrode
Prior art date
Application number
KR1019970009366A
Other languages
English (en)
Other versions
KR970066694A (ko
Inventor
박성일
임경남
Original Assignee
구본준
엘지.필립스 엘시디주식회사
론 위라하디락사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 엘지.필립스 엘시디주식회사, 론 위라하디락사 filed Critical 구본준
Publication of KR970066694A publication Critical patent/KR970066694A/ko
Application granted granted Critical
Publication of KR100255590B1 publication Critical patent/KR100255590B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/40—Arrangements for improving the aperture ratio

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Liquid Crystal (AREA)
  • Thin Film Transistor (AREA)

Abstract

본 발명의 액티브 매트릭스 액정표시소자의 제조에 있어서 양호한 레벨링 특성과 내절연성이 큰 유기절연막(Benzocyclobutene:BCB)을 스핀코팅하여 보호막을 형성하는 단계를 포함함으로써 개구율을 향상할 수 있으며 상기 유기절연막은 개구율을 향상하기 위하여 화소전극을 게이트 배선과 소스 배선에 중첩하여 구성하더라도 화소전극과 소스 배선 및 게이트 배선 사이에는 누설전류가 발생하지 않게 하며, 또한 화소전극의 단자가 발생하지 않기 때문에 도메인 현상을 줄일 수 있다.

Description

액티브 매트릭스 액정표시소자의 제조방법 및 액티브 매트릭스 액정표시소자
제1도는 종래의 액티브 매트릭스 액정표시소자의 부분적인 평면도.
제2도는 종래의 공정 단면도.
제3도는 본 발명의 액티브 매트릭스 액정표시소자의 부분적인 평면도.
제4도와 제5도는 본 발명의 공정 단면도.
제6도∼제13도는 본 발명의 실시예에 의하여 형성되는 여러형태의 액정표시소자의 단면도.
* 도면의 주요부분에 대한 부호의 설명
1 : 기판 2 : 게이트전극
3 : 게이트 배선 4 : 양극산화막
5 : 게이트 절연막 6 : 반도체층
7 : 에치 스토퍼층 8 : 오믹 접촉층
10 : 소스 배선 11 : 소스전극
12 : 드레인전극 13 : TFT
15 : 화소전극 20,21,22,23 : 보호막
본 발명은 액정 등의 표시 매체와 조합하여 매트릭스형의 표시장치를 구성하기 위한 액티브 매트릭스 액정표시소자에 관한 것으로서, 박막트랜지스터(이하 TFT라 칭한다) 등을 포함하고 있다.
이하 종래의 액티브 매트릭스 액정표시소자의 제조공정을 제1도 및 제2도에 의하여 설명한다.
기판 (1)위에 Cr, Ta 등으로 구성된 다수의 게이트 배선(3)과 소스 배선(10)이 매트릭스 형태로 형성되어 있고 그 교차점에 TFT(13)가 형성된다(제1도).
TFT어레이 기판의 제조방법은 제1도의 A-A´절단선 부분을 나타내는 제2도의 단면도에 의하여 설명한다.
기판(1) 위에 게이트전극(2)을 패터닝하여 형성하고 상기 게이트전극(2) 위에 양극산화막(4)을 형성한다.(제2(a)도).
이어서 기판(1) 위의 전면에 SiNx, SiOx 등으로 된 게이트 절연막(5)을 도포한다 (제2(b)도).
상기 공정 후에 반도체층(6)이 되는 비정질 실리콘(이하 a-Si이라 칭한다)층과 SiNx층을 연속적으로 증착한다(제2(c)도).
이어서 SiNx층을 패터닝하여 에치 스토퍼층(7)을 형성한다 (제2(d)도).
상기 공정에 이어서 오믹 접촉층(8)이 되는 n＋형 a-Si층을 증착한 후 패터닝하여 오믹접촉층(8)과 반도체층(6)을 형성한다(제2(e)도).
이어서 Ti 금속층이 전면에 스퍼터링법으로 도포되고 상기 Ti 금속층을 패터닝하여 신호선으로 기능하는 소스 배선(10)과 소스 배선(10)에서 분기하는 소스전극(11) 및 출력단자로 기능하는 드레인전극(12)가 형성된다(제2(f)도).
따라서 소스 배선(10)은 게이트 절연막(5)위에 형성된다.
이어서 보호막인 SiNx를 진공 증착하여 전면에 도포하고 드레인전극과 화소전극을 연결하는 콘택홀을 형성한 후 ITO(Indium Tin Oxide)막을 상기 보호막의 전면에 스퍼터링법으로 도포하고 상기 ITO막을 포토리소그래피법 및 에칭에 의한 방법으로 페터닝하여 화소전극(15)을 형성한다(제2(g)도).
상기와 같은 종래의 제조방법은 소스전극 및 드레인전극 등을 형성한 후 보호막인 SiNx 물질을 진공증착으로 도포할 때 SiNx 물질이 라인단차를 그대로 타고 넘어가기 때문에 단차져 있는 부분에서는 러빙불량이 발생하여 콘트라스트와 개구율 등의 저하를 가져온다.
또한 제2(g)도에서 보는 것 처럼 화소전극이 드레인전극 부분에서 단차를 형성하기 때문에 화소전극 위의 공간에 액정을 채워 액정표시소자를 구성하였을 때 화소전극의 단차진 부분과 단차지지 않은 부분의 각각의 액정분자의 배향 상태가 서로 다르게되어 액정이 원하는 배향 방향으로 배향되지 않는다.
이것을 도메인 현상이라 칭하는데 액정표시 품질을 악화 시키는 원인이 되는 것이다.
본 발명의 목적은 상기의 문제점을 해결하고 개구율을 향상하기 위하여 액티브 매트릭스 액정표시소자의 제조방법에 있어서, 기판 위에 소스 배선, 게이트 배선 및 게이트전극과 게이트 절연막과 반도체층과 에치 스토퍼층과 소스전극과 드레인전극 등으로 된 TFT어레이를 형성하는 단계와, 상기 TFT어레이의 드레인전극부의 보호막에 콘택홀을 형성하는 단계와, 상기 보호막 위에 ITO막을 증착하고 상기 ITO막이 상기 콘택홀을 통하여 상기 TFT어레이의 드레인전극에 접속되도록 하는 단계와, 상기 ITO막을 패터닝하는 단계를 포함하도록 하였는데 특히 유기절연막인 벤조싸이클로부텐(Benzocyclobutene:BCB)을 스핀 코팅하여 보호막을 형성시킴으로서 화소전극과 TFT의 단자를 없게 할 수 있고, 러빙불량과 도메인 현상을 줄일 수 있다.
특히 상기 유기절연막 위에 ITO막을 소스 배선 및 게이트 배선과 보호막을 사이에 두고 일정부분 겹치도록 패터닝 할 수 있으므로 개구율을 향상 시킬 수 있다.
본 발명의 제조방법에 의한 액정표시소자의 구조는 기판과, 상기 기판 위에 형성된 게이트 배선, 소스 배선 및 게이트전극과 게이트 절연막과 반도체층과 오믹접촉증과 소스전극과 드레인전극 등으로 된 TFT어레이와, 상기 게이트 배선, 소스 배선 및 TFT어레이를 덮어서 증착된 유기절연막(Benzocyclobutene:BCB)의 보호막과, 상기 TFT어레이의 드레인전극부의 보호막에 형성된 콘택홀과, 상기 TFT어레이의 드레인전극과는 상기 콘택홀을 통하여 접촉되며 상기 게이트 배선 및 소스배선과 일정부분 겹치도록 상기 보호막 위에 패터닝된 ITO막을 포함하는 구조를 갖는다.
이하 본 발명의 실시예에서 상세히 설명한다.
도면의 부호는 편의상 종래기술을 설명한 부호와 동일한 부호를 사용하고, 제3도와 제3도의 B-B′단면을 나타낸 제4도 및 제5도에 의하여 설명한다.
[실시예 1]
기판(1) 위에 Cr, Ta, A ℓ Ta 등으로 구성된 다수의 게이트 배선(3)이 평행하게 패턴 형성되고 게이트 배선(3)에서 분기하여 게이트전극(2)이 형성된다(제3도).
상기 게이트전극(2) 위에 양극산화막(4)을 형성한다(제4(a)도).
이어서 기판(1) 위의 전면에 SiNx, SiOx 등으로 된 게이트 절연막(5)을 도포한다 (제4(b)도).
상기 공정 후에 반도체층(6)이 되는 a-Si층과, 오믹 접촉층(8)이 되는 n＋형 a-Si층층을 연속적으로 증착한다(제4(c)도).
상기 공정에 이어서 오믹 접촉층(8)이 되는 n＋형 a-Si층과 반도체층(6)을 패터닝하여 형성한다(제4(d)도).
이어서 Cr 등의 금속층이 전면에 스퍼터링법 등으로 도포되고 상기 Cr 등의 금속층을 패터닝하여 신호선으로 기능하는 소스 배선(10)과, 상기 소스 배선(10)에서 분기하는 소스전극(11) 및 출력단자로 기능하는 드레인전극(12)가 형성된다(제4(e)도).
따라서 소스 배선(10)은 게이트 절연막(5) 위에 형성된다.
이어서 유기절연막(Benzocyclobutene:BCB)을 스핀 코팅하여 전면 도포하고 드레인전극과 화소전극을 연결하는 접촉홀을 형성한 후 ITO(Indium Tin Oxide)막을 전면에 스퍼터링법으로 형성하고 상기 ITO막을 포토리소그래피법 및 에칭 등의 방법으로 패터닝하여 화소전극(15)을 형성한다(제4(f)도).
[실시예 2]
기판(1) 위에 게이트전극(2)을 패터닝하여 형성하고 상기 게이트전극(2) 위에 양극산화막(4)을 형성한다(제5(a)도).
이어서 기판(1) 위의 전면에 SiNx, SiOx 등으로 된 게이트 절연막(5)을 도포한다 (제5(b)도).
상기 공정 후에 반도체층(6)이 되는 비정질 실리콘 (이하 a-Si이라 칭한다)층 과 SiNx층을 연속적으로 증착한다(제5(c)도).
이어서 SiNx층을 패터닝하여 에치 스토퍼층(7)을 형성한다 (제5(d)도).
상기 공정에 이어서 오믹 접촉층(8)이 되는 n＋형 a-Si층을 증착한 후 패터닝하여 오믹접촉층(8)과 반도체층(6)을 형성한다(제5(e)도).
이어서 Ti 금속층이 전면에 스퍼터링법으로 도포되고 상기 Ti 금속층을 패터닝하여 신호선으로 기능하는 소스 배선(10)과 소스 배선(10)에서 분기하는 소스전극(11) 및 룰력단자로 기능하는 드레인전극(12)가 형성된다(제5(f)도).
이어서 유기절연막(Benzocyclobutene:BCB)을 스핀 코팅하여 전면 도포하고 드레인전극과 화소전극을 연결하는 접촉홀을 형성한 후 ITO(Indium Tin Oxide)막을 전면에 스퍼터링법으로 형성하고 상기 ITO막을 포토리소그래피법 및 에칭 등의 방법으로 패터닝하여 화소전극(15)을 형성한다(제5(g)도).
상기 실시예는 유기절연막(Benzocyclobutene:BCB)을 스핀 코팅하여 보호막을 구성하는 공정이 종래의 방법과 구별되는 가장 큰 특징으로서 실험결과 상기 유기절연막의 평탄도가 94％ 이상이었다.
또한, 상기 유기절연막(Curing Temperature가 200∼250℃, 고유저항: 1019Ω)은 폴리이미드절연막(Curing Temperature : 350∼400℃, 고유저항: 1015Ω)보다 표시소장의 보호측면에서 더 이상적으로 절연성이 뛰어나서 누설 전류가 작으며, 또한 라인을 타고 넘는 단자 특성이 우수하였다.
[실시예 3]
제6도에서 처럼 기판(1) 위에 Cr, Ta, Al 등의 제1금속막과 오믹접촉층(8)이 되는 n＋형 a-Si층을 연속 증착하고, 동시에 패터닝하여 신호선으로 기능하는 소스 배선(10)과 상기 소스배선(10)에서 분기하는 소스전극(11), 출력단자로 기능하는 드레인전극(12) 및 오믹접촉층(8)을 형성한다.
반도체층(6)이 되는 a-Si층을 증착하고, 패터닝하여 반도체층(6)을 형성한다.
반도체층(6)이 덮이지 않는 오믹접촉층(8)의 노출부는 제거된다.
SiNx, SiOx 등의 무기막으로 된 게이트절연막(5)를 증착한다.
Cr, Ta, Al 등의 제2금속막을 게이트절연막(5) 위에 증착하고, 패터닝하여 게이트 배선과 게이트 배선에서 분기한 게이트전극(2)을 형성한다.
BCB 등의 유기물질로 된 보호막(21)을 도포한다.
콘택홀을 상기 드레인전극(12) 부분의 보호막(21)에 형성한다.
ITO막을 증착하고, 패터닝하여 화소전극(15)을 형성한다.
상기와 같은 과정을 거쳐 제6도와 같이 보호막(21)이 BCB 등의 유기물질로 된 스태거형의 TFT가 제조된다.
[실시예 4]
제7도에서 처럼 기판(1) 위에 반도체층(6)이 되는 a-Si층과 오믹접촉층(8)이 되는 n＋형 a-Si층을 연속 증착하고, 패터닝하여 반도체층(6)과 오믹접촉층(8)을 형성한다.
Cr, Ta, Al 등의 제1금속막을 증착하고, 패터닝하여 신호선으로 기능하는 소스 배선(10)과 상기 소스배선(10)에서 분기하는 소스전극(11) 및 출력단자로 기능하는 드레인전극(12)을 형성한다.
상기 소스전극 및 드레인전극을 마스크로 하여 오믹접촉층(8)의 노출부를 제거한다.
SiNx, SiOx 등의 무기막으로 된 게이트절연막(5)를 증착한다.
Cr, Ta, Al 등의 제2금속막을 게이트절연막(5) 위에 증착하고, 패터닝하여 게이트 배선과 게이트 배선에서 분기한 게이트전극(2)을 형성한다.
BCB 등의 유기물질로 된 보호막(21)을 도포한다.
콘택홀을 상기 드레인전극 12 부분의 보호막(21)에 형성한다.
ITO막을 증착하고, 패터닝하여 화소전극(15)을 형성한다.
상기와 같은 과정을 거쳐 제7도와 같이 보호막(21)이 BCB 등의 유기물질로 된 코플레너형의 TFT가 제조된다.
[실시예 5]
제8도에서 처럼 기판(1) 위에 a-Si층을 증착하고, 패터닝하여 반도체층(6)을 형성한다.
일반적으로 반도체층을 형성하는 방법은 a-Si층을 증착하고 레이저로 어닐하는 방법, a-Si층을 증착하고 열로 어닐링하는 방법, a-Si층을 직접 증착하는 방법등이 있다.
BCB 등의 유기물질과 Cr, Ta, Al 등의 제1금속막을 연속 증착한 후 동시에 패터닝하여 게이트절연막(5)과, 게이트 배선과 상기 게이트 배선에서 분기하는 게이트전극(3)을 형성한다.
상기 게이트전극(2)는 상기 반도체층(6)의 중앙 부분에 위치한다.
상기 게이트전극(2)을 마스크로 하여 상기 반도체층(6)에 불순물 이온(주입농도 1014∼1015)을 주입하여 상기 반도체층의 양쪽에 제1불순물반도체층(8)을 형성한다.
제1의 불순물반도체층(8)의 일정 부분 위에 불순물 이온(주입농도 1016∼1018)을 주입하여 제2불순물반도체층(8′)을 형성한다.
따라서 상기 제1불순물반도체층은 낮은 농도를 갖는 LDD 부분이 된다.
상기 공정을 거친 후 SiNx, SiOx 등의 무기막으로 된 보호막(22)을 형성한다.
제1콘택홀을 상기 제2불순물반도체층(8′)부분의 보호막(22)에 형성한다.
Cr, Ta, Al 등의 제2금속막을 증착하고 패터닝하여 소스 배선(10), 소스전극(11) 및 드레인전극(12)을 형성한다.
BCB 등의 유기물질로 된 보호막(21)을 형성한다.
제2콘택홀을 상기 드레인전극(12) 부분의 보호막(21)에 형성한다.
ITO막을 증착하고, 패터닝하여 화소전극(15)을 형성한다.
상기와 같은 과정을 거쳐 제8도와 같이 게이트절연막(5)와 보호막(21)이 BCB 등의 유기물질로 된 self-aligned 코플레너형의 TFT가 제조된다.
[실시예 6]
제9도에서 처럼 기판(1) 위에 Cr, Ta, Al 등의 제1금속막을 증착하고, 패터닝하여 게이트 배선과 게이트 배선에서 분기하는 게이트전극(2)을 형성한다.
SiNx, SiOx 등의 무기물질로 된 게이트절연막(5), 반도체층(6)이 되는 a-Si층, 오믹 접촉층(8)이 되는 n＋형 a-Si층을 연속적으로 증착하고, 상기 a-Si층과 n＋형 a-Si층을 동시에 페터닝하여 반도체층(6)과 오믹 접촉층(8)을 형성한다.
Cr, Ta, Al 등의 제2금속막을 증착하고 패터닝하여 소스 배선(10), 소스전극(11) 및 드레인전극(12)을 형성한다.
상기 소스전극 및 드레인전극을 마스크로 하여 오믹접촉층(8)의 노출부를 제거한다.
BCB 등의 유기물질로 된 보호막(21), SiNx, SiOx 등의 무기물질로 된 보호막(23)을 연속 증착한다.
콘택홀을 상기 드레인전극(12) 부분의 보호막에 형성한다.
ITO막을 증착하고, 패터닝하여 화소전극(15)을 형성한다.
상기와 같은 과정을 거쳐 제9도와 같이 보호막(21)이 BCB 등의 유기물질로 형성되고, 보호막(23)이 SiNx, SiOx 등의 무기물질로 형성된 역 스태거형의 TFT가 제조된다.
상기 무기물질로 된 보호막(23)은 상기 화소전극(15)와 상기 유기물질로 된 보호막(21) 사이에 개재됨으로써 화소전극의 밀착성을 향상시키고, 박리를 방지한다.
[실시예 7]
제10도에서 처럼 기판(1) 위에 Cr, Ta, Al 등의 제1금속막을 증착하고, 패터닝하여 게이트 배선과 게이트 배선에서 분기하는 게이트전극(2)을 형성한다.
SiNx, SiOx 등의 무기물질로 된 게이트절연막(5), 반도체층(6)이 되는 a-Si층, 에치 스토퍼층(7)이 되는 SiNx, SiOx 등의 무기물질로 된 막을 연속 증착하고, 상기 a-Si층과 SiNx, SiOx 등의 무기물질로 된 막을 패터닝하여 반도체층(6)과 에치 스토퍼층(7)을 형성한다.
n＋형 a-Si층을 증착하고, 패터닝하여 오믹 접촉층(8)을 형성한다.
Cr, Ta, Al 등의 제2금속막을 증착하고, 패터닝하여 소스 배선(10), 소TM전극(11) 및 드레인전극(12)을 형성한다.
상기 소스전극 및 드레인전극을 마스크로 하여 오믹접촉층(8)의 노출부를 제거한다.
BCB 등의 유기물질로 된 보호막(21), SiNx, SiOx 등의 무기물질로 된 보호막(23)이 적층되도록 형성한다.
콘택홀을 상기 드레인전극(12) 부분의 보호막에 형성한다.
ITO막을 증착하고, 패터닝하여 화소전극(15)을 형성한다.
상기와 같은 과정을 거쳐 제10도와 같이 에치 스토퍼층(7), BCB 등의 유기물질로 형성되고, 보호막(23), SiNx, SiOx 등의 무기물질로 보호막(23)이 형성된 역 스태거형의 TFT가 제조된다.
[실시예 8]
제11에서 처럼 기판(1) 위에 Cr, Ta, Al 등의 제1금속막과 오믹접촉층(8)이 되는 n＋형 a-Si층을 연속 증착하고, 동시에 패터닝하여 신호선으로 기능하는 소스 배선(10)과 상기 소스배선(10)에서 분기하는 소스전극(11), 출력단자로 기능하는 드레인전극(12) 및 오믹접촉층(8)을 형성한다.
반도체층(6)이 되는 a-Si층을 증착하고, 패터닝하여 반도체층(6)을 형성한다.
반도체층(6)이 덮이지 않는 오믹접촉층(8)의 노출부는 제거된다.
SiNx, SiOx 등의 무기막으로 된 게이트절연막(5)을 증착한다.
Cr, Ta, Al 등의 제2금속막을 게이트절연막(5) 위에 증착하고, 패터닝하여 게이트배선과 게이트 배선에서 분기하는 게이트전극(2)을 형성한다.
BCB 등의 유기물질로 된 보호막(21), SiNx, SiOx 등의 무기막으로 된 보호막(23)이 적층되도록 형성한다.
콘택홀을 상기 드레인전극(12) 부분의 보호막에 형성한다.
ITO막을 증착하고, 패터닝하여 화소전극(15)을 형성한다.
상기와 같은 과정을 거쳐 제11도와 같이 BCB 등의 유기물질로 된 보호막(21), SiNx, SiOx 등의 무기물질로 보호막(23)이 형성된 스태거형의 TFT가 제조된다.
상기 무기물질로 된 보호막(23)은 상기 화소전극(15)와 상기 유기물질로 된 보호막(21) 사이에 개재됨으로써 화소전극의 밀착성을 향상시키고, 박리를 방지한다.
[실시예 9]
제12도에서 처럼 기판(1) 위에 반도체층(6)이 되는 a-Si층과 오믹접촉층(8)이 되는 n＋형 a-Si층을 연속 증착하고, 패터닝하여 반도체층(6)과 오믹접촉층(8)을 형성한다.
Cr, Ta, Al 등의 제1금속막을 증착하고, 패터닝하여 신호선으로 기능하는 소스 배선(10)과 상기 소스 배선(10)에서 분기하는 소스전극(11) 및 출력단자로 기능하는 드레인전극(12)을 형성한다.
상기 소스전극 및 드레인전극을 마스크로 하여 오믹접촉층(8)의 노출부를 제거한다.
SiNx, SiOx 등의 무기막으로 된 게이트절연막(5)을 증착한다.
Cr, Ta, Al 등의 제2금속막을 게이트절연막(5) 위에 증착하고, 패터닝하여 게이트배선과 게이트 배선에서 분기하는 게이트전극(2)을 형성한다.
BCB 등의 유기물질로 된 보호막(21), SiNx, SiOx 등의 무기막으로 된 보호막(23)이 적층되도록 형성한다.
콘택홀을 상기 드레인전극(12) 부분의 보호막에 형성한다.
ITO막을 증착하고, 패터닝하여 화소전극(15)을 형성한다.
상기와 같은 과정을 거쳐 제12도와 같이 BCB 등의 유기물질로 된 보호막(21), SiNx, SiOx 등의 무기물질로 보호막(23)이 형성된 코플레너형의 TFT가 제조된다.
상기 무기물질로 된 보호막(23)은 상기 화소전극(15)와 상기 유기물질로 된 보호막(21) 사이에 개재됨으로써 화소전극의 밀착성을 향상시키고, 박리를 방지한다.
[실시예 10]
제13도에서 처럼 기판(1) 위에 a-Si층을 증착하고, 패터닝하여 반도체층(6)을 형성한다.
일반적으로 반도체층을 형성하는 방법은 a-Si층을 증착하고 레이저로 어닐하는 방법, a-Si층을 증착하고 열로 어닐링하는 방법, a-Si층을 직접 증착하는 방법 등이 있다.
BCB 등의 유기물질과 Cr, Ta, Al 등의 제1금속막을 연속 증착한 후 동시에 패터닝하여 게이트절연막(5)와, 게이트 배선과 상기 게이트 배선에서 분기하는 게이트전극(2)을 형성한다.
상기 게이트전극(2)는 상기 반도체층(6)의 중앙 부분에 위치한다.
상기 게이트전극(2)을 마스크로 하여 상기 반도체층(6)에 불순물 이온(주입농도 1014∼1015)을 주입하여 상기 반도체층의 양쪽에 제1불순물반도체층(8)을 형성한다.
제1의 불순물반도체층(8)의 일정 부분 위에 불순물 이온(주입농도 1016∼1018)을 주입하여 제2불순물반도체층(8′)을 형성한다.
따라서 상기 제1불순물반도체층은 낮은 농도를 갖는 LDD 부분이 된다.
상기 공정을 거친 후 SiNx, SiOx 등의 무기막으로 된 보호막(22)을 형성한다.
제1콘택홀을 상기 제2불순물반도체층(8′)부분의 보호막(22)에 형성한다.
Cr, Ta, Al 등의 제2금속막을 증착하고 패터닝하여 소스 배선(10) 소스전극(11) 및 드레인전극(12)을 형성한다.
BCB 등의 유기물질로 된 보호막(21), SiNx, SiOx 등의 무기막으로 된 보호막(23)이 적층되도록 형성한다.
제2콘택홀을 상기 드레인전극(12) 부분의 보호막(21,23)에 형성한다.
ITO막을 증착하고, 패터닝하여 화소전극(15)을 형성한다.
상기와 같은 과정을 거쳐 제13도와 같이 self-aligned 코플레너형의 TFT가 제조된다.
상기 무기물질로 된 보호막(23)은 상기 화소전극(15)과 상기 유기물질로 된 보호막(21) 사이에 개재됨으로써 화소전극의 밀착성을 향상시키고, 박리를 방지한다.
상기 실시예에서 사용하는 유기물질은 BCB 외에 폴리이미드(Polyimide:PI)계 수지막, 아크릴(acryl)계 수지막, 또는 페놀(phenol), 폴리에스테르(polyester), 실리콘(sillicon), 아크릴(acryl), 우레탄(urethane) 등의 열경화성 수지, 폴리카보네이트(polycarbonate), 폴리에틸렌(polyethylene), 폴리스틸렌(polystyrene)등의 열가소성 수지, 혹은 퍼플로오르싸이클로부탄(perfluorocyclobutane:PFCB), 플로오르폴리아릴에테르(Fluoropolyarylether:FPAE), Siloxane계열 Polymer 또는 표1-1의 유기물질 등을 사용할 수 있다.
본 발명의 효과는 양호한 레벨링 특성과 내절연성이 큰 BCB 등의 유기절연가을 보호막으로 사용함으로써 제3도와 같이 개구율을 향상할 수 있으며 상기 유기절연막은 개구율을 향상하기 위하여 화소전극을 게이트 배선과 소스 배선에 중첩하여 구성하더라도 화소전극과 소스 배선 사이에는 누설전류가 발생하지 않으며, 또한 종래 방법의 제2(g)도와 비교하여 본 발명의 제4(f)도 및 제5(g)도 등은 화소전극의 단차발생이 작기 때문에 도메인 현상이 줄어들어 높은 콘트라스트를 구현할 수 있다.
[표 1]
Figure kpo00001

Claims (7)

  1. 기판 위에 소스 배선, 게이트 배선 및 게이트전극, 게이트 절연막, 반도체층, 드레인전극, 소스전극으로 된 TFT어레이를 형성하는 단계와; 상기 TFT어레이가 형성된 기판 위에 스핀코팅법으로 유기절연막인 보호막을 형성하는 단계와; 상기 보호막 위에 콘택홀을 형성하는 단계와; 상기 보호막 위에 ITO막을 증착하고 상기 ITO막이 상기 콘택홀을 통하여 상기 TFT어레이와 접속되도록 하는 단계와; 상기 ITO막을 상기 소스 배선 및 게이트 배선과 일정부분 겹치도록 패터닝하는 단계를 포함하는 액정표시소자의 제조방법.
  2. 제1항에 있어서, 상기 유기절연막이 벤조싸이클로부텐(Benzocyclobutene : BCB)인 것을 특징으로 하는 액정표시소자의 제조방법.
  3. 제1항에 있어서, 상기 보호막의 증착을 스핀코팅법으로 하는 액정표시소자의 제조방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 TFT어레이의 반도체층에 에치 스토퍼층을 형성하는 액정표시소자의 제조방법.
  5. 기판과; 상기 기판위에 형성된 게이트 배선, 소스 배선 및 게이트전극, 게이트절연막, 반도체층, 드레인전극, 소스전극으로 된 TFT어레이와; 상기 게이트 배선, 소스 배선 및 TFT어레이를 덮어서 증착된 유기절연막인 보호막과; 상기 TFT어레이의 드레인전극부의 보호막에 형성된 콘택홀과; 상기 TFT어레이의 드레인전극과는 상기 콘택홀을 통하여 접촉되며 상기 보호막 위에 상기 게이트 배선 및 소스 배선과 일정부분 겹치도록 패터닝된 ITO막을 포함하는 액정표시소자.
  6. 제5항에 있어서, 상기 유기절연막이 벤조싸이클로부텐(Benzocyclobutene : BCB)인 것을 특징으로 하는 액정표시소자의 제조방법.
  7. 제5 내지 제6항 중 어느 한 항에 있어서, 상기 반도체층에 에치 스토퍼층을 형성한 액정표시소자.
KR1019970009366A 1996-03-26 1997-03-19 액티브 매트릭스 액정표시소자의 제조방법 및 액티브 매트릭스 액정표시소자 KR100255590B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1019960008344 1996-03-26
KR96-8344 1996-03-26
KR19960008344 1996-03-26

Publications (2)

Publication Number Publication Date
KR970066694A KR970066694A (ko) 1997-10-13
KR100255590B1 true KR100255590B1 (ko) 2000-05-01

Family

ID=26631710

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970009366A KR100255590B1 (ko) 1996-03-26 1997-03-19 액티브 매트릭스 액정표시소자의 제조방법 및 액티브 매트릭스 액정표시소자

Country Status (1)

Country Link
KR (1) KR100255590B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101112547B1 (ko) * 2005-01-18 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100488934B1 (ko) * 1997-12-22 2005-08-31 비오이 하이디스 테크놀로지 주식회사 초고개구율액정표시소자및그의제조방법
KR100625027B1 (ko) * 1999-03-19 2006-09-20 엘지.필립스 엘시디 주식회사 액정표시소자와 그 제조방법

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01102432A (ja) * 1987-10-15 1989-04-20 Matsushita Electric Ind Co Ltd アクティブマトリックスアレイの修正方法
JPH0714701A (ja) * 1993-06-28 1995-01-17 Alps Electric Co Ltd 抵抗体及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01102432A (ja) * 1987-10-15 1989-04-20 Matsushita Electric Ind Co Ltd アクティブマトリックスアレイの修正方法
JPH0714701A (ja) * 1993-06-28 1995-01-17 Alps Electric Co Ltd 抵抗体及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101112547B1 (ko) * 2005-01-18 2012-03-13 삼성전자주식회사 박막 트랜지스터 표시판 및 박막 트랜지스터 표시판의제조 방법
US8164097B2 (en) 2005-01-18 2012-04-24 Samsung Electronics Co., Ltd. Thin film transistor array panel and manufacturing method thereof

Also Published As

Publication number Publication date
KR970066694A (ko) 1997-10-13

Similar Documents

Publication Publication Date Title
US6281957B1 (en) In-plane switching mode liquid crystal display device
US7492420B2 (en) Array substrate for LCD device having metal-diffusion film and manufacturing method thereof
JPH1041519A (ja) 液晶表示装置の製造方法及びその製造方法による液晶表示装置
US7277138B2 (en) Array substrate for LCD device having double-layered metal structure and manufacturing method thereof
US6833881B2 (en) Liquid crystal display device and method of manufacturing thereof
US6486934B2 (en) Method for manufacturing fringe field switching mode liquid crystal display device
US6741313B2 (en) Array substrate for IPS mode liquid crystal display device and method for fabricating the same
US20020158994A1 (en) Manufacturing method of liquid crystal display device
KR20010081859A (ko) 액정 표시장치 제조방법 및 그 제조방법에 따른액정표시장치
US6862051B2 (en) Liquid crystal display device and method of manufacturing the same
KR100232682B1 (ko) 액정표시장치의 제조방법 및 액정표시장치의 구조
KR100272266B1 (ko) 박막 트랜지스터 및 그의 제조방법
US7456910B2 (en) Liquid crystal display device and fabricating method thereof
US20030117560A1 (en) Array substrate for IPS mode liquid crystal display device and method for fabricating the same
KR100255590B1 (ko) 액티브 매트릭스 액정표시소자의 제조방법 및 액티브 매트릭스 액정표시소자
KR100251092B1 (ko) 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치
KR100430084B1 (ko) 액정표시장치 및 그 제조방법
KR100232681B1 (ko) 액정표시장치의 제조방법 및 액정표시장치의 구조
US20020047948A1 (en) Array substrate for a liquid crystal display and method for fabricating thereof
US7116389B2 (en) Liquid crystal display device and method of manufacturing the same
KR100251096B1 (ko) 액정표시장치의 제조방법 및 그 제조방법으로 제조되는 액정표시장치
KR101097675B1 (ko) 박막 트랜지스터 및 그 제조 방법
US6972818B1 (en) In-plane switching mode liquid crystal display device
KR100641731B1 (ko) 액정표시소자 및 그 제조방법
KR100687346B1 (ko) 액정 표시 장치용 어레이 기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20150127

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20160128

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20170116

Year of fee payment: 18

EXPY Expiration of term