KR100254268B1 - Lead frame for semiconductor device having multi-plated layers - Google Patents

Abstract

PURPOSE: A lead frame for semiconductor having a plated layer of a multilayer structure is provided to simplify the manufacture process and reduce the cost. CONSTITUTION: A lead frame has a multilayer plated structure in which the first plated layer, for example, a copper-nickel alloy plated layer(40) and the second plated layer, for example, a palladium-containing plated layer(50) are sequentially stacked on a substrate(10). The portion of nickel in the copper-nickel alloy layer(40) is 1-60 weight% and the thickness of the copper-nickel alloy layer(40) is 1-10 micrometers. The thickness of the palladium-containing plated layer is 0.05-2 micrometers.

Description

다층 구조의 도금층을 갖는 반도체용 리드프레임Lead frame for semiconductors with multi-layer plated layer

본 발명은 반도체용 리드프레임에 관한 것으로서, 보다 상세하게는 내식성, 연성, 가공성 및 고온특성이 개선된 다층 구조의 도금층을 갖는 반도체용 리드프레임에 관한 것이다.The present invention relates to a semiconductor lead frame, and more particularly, to a semiconductor lead frame having a multi-layer plating layer having improved corrosion resistance, ductility, processability, and high temperature characteristics.

반도체용 리드프레임은 반도체 칩과 함께 반도체 패키지를 구성하는 핵심요소의 하나이며 반도체 패키지의 내부와 외부를 연결하는 도선 (lead)의 역할과 반도체 칩을 지지하는 지지체의 역할을 한다. 이러한 반도체용 리드프레임은 통상 스탬핑 프로세스 또는 에칭 프로세스에 의해서 제조된다.A leadframe for a semiconductor is one of the core elements constituting a semiconductor package together with a semiconductor chip, and serves as a lead connecting the inside and the outside of the semiconductor package and a support for supporting the semiconductor chip. Such leadframes for semiconductors are usually manufactured by a stamping process or an etching process.

이중, 스탬핑 프로세스는 대량생산에 주로 이용되는데 순차적으로 이송되는 프레스 금형장치를 이용하여 박판의 소재 기판을 소정 형상으로 타발하여 성형하는 방법인데 반하여, 에칭 프로세스는 소량생산에 유리한 방법으로서 소재 기판의 소정 부위를 화학적 방법으로 부식시켜서 제품을 형성하는 화학적 식각방법이다.Of these, the stamping process is mainly used for mass production, and is a method of forming and molding a thin material substrate into a predetermined shape by using a press mold apparatus which is sequentially transferred, whereas an etching process is advantageous for small quantity production. It is a chemical etching method that forms a product by corroding a part by chemical method.

이와 같이 제조되는 반도체용 리드프레임은 기판의 실장형태 등에 따라서 다양한 구조를 가질 수 있는데, 기본적으로는 칩이 탑재되는 패드부, 와이어 본딩에 의해 칩과 연결되는 내부 리드부 및 외부회로와 연결되는 외부리드부를 포함하는 구조로 이루어진다.The semiconductor lead frame manufactured as described above may have various structures according to the mounting form of the substrate. Basically, a pad portion on which a chip is mounted, an internal lead portion connected to a chip by wire bonding, and an external connection connected to an external circuit It consists of a structure including a lead portion.

그런데, 이러한 반도체용 리드프레임을 칩 등과 같은 다른 부품과 함께 조립하는 과정을 반도체 패키지 공정이라 한다. 반도체 패키지 공정중에는 수차례의 도금단계가 실시되는데, 패드부와 내부리드부에 소정의 금속 도금을 실시하거나 수지 보호막 몰딩후 외부리드부의 소정부위에 솔더 (Sn-Pb) 도금을 실시함으로써 패드부와 내부리드부 간의 와이어 본딩성, 패드부의 다이특성 등을 개선할 수 있다. 그런데, 전술한 솔더도금 단계에 있어서는 도금액이 내부리드부까지 침투하는 경우가 빈번하게 발생하기 때문에 이를 제거하기 위한 추가의 공정이 실시되어야 한다는 번거로움이 있다.However, the process of assembling the lead frame for semiconductor together with other components such as a chip is called a semiconductor package process. During the semiconductor package process, a number of plating steps are carried out. The pad and inner lead parts are subjected to a predetermined metal plating, or after the resin protective film is molded, solder (Sn-Pb) plating is performed on a predetermined part of the outer lead part. Wire bonding between the inner lead portions, die characteristics of the pad portions, and the like can be improved. However, in the above-described solder plating step, since the plating solution frequently penetrates to the inner lead part, it is troublesome that an additional process for removing the plating solution should be performed.

이러한 문제점을 극복하기 위한 방안으로 제시된 것이 선도금 리드프레임 (pre-plated lead frame) 방법이다. 이는 반도체 패키지 공정 이전에 솔더 젖음성 (solder wettability)이 양호한 소재로 이루어진 중간 도금층을 형성하는 것으로서, 도 1에 이러한 도금층의 일예를 개략적으로 도시하였다.To overcome this problem, the pre-plated lead frame method is proposed. This forms an intermediate plating layer made of a material having good solder wettability before the semiconductor package process, and an example of such a plating layer is schematically illustrated in FIG. 1.

도 1을 참조하여 보면, 소재 기판 (10) 위에 구리 도금층 (20), 니켈 도금층 (30) 및 팔라듐-함유 도금층 (50)이 순차적으로 적층되어 있는 다층구조의 도금층을 이루고 있다.Referring to FIG. 1, a copper plating layer 20, a nickel plating layer 30, and a palladium-containing plating layer 50 are sequentially stacked on a material substrate 10 to form a plating layer having a multilayer structure.

그런데, 이러한 다층구조의 도금층을 형성함에 있어, 상기 니켈 도금층 (30)은 하부에 존재하는 구리 도금층의 구리 원자가 외부로 확산되지 않도록 하는 역할을 한다. 따라서, 니켈 도금층의 두께가 너무 얇으면 구리 원자의 확산을 차단하는 역할을 제대로 수행할 수 없게 된다. 그러나, 니켈 도금은 내부 응력이 불량하기 때문에 그의 두께를 너무 두껍게 할 경우에는 리드프레임의 벤딩 (bending)시에 니켈 도금층에 균열이 발생한다는 문제점이 있다.However, in forming the plating layer of such a multilayer structure, the nickel plating layer 30 serves to prevent the copper atoms of the copper plating layer existing below the diffusion. Therefore, if the thickness of the nickel plating layer is too thin, it is impossible to properly perform the role of blocking the diffusion of copper atoms. However, since nickel plating is poor in internal stress, if the thickness thereof is made too thick, cracking occurs in the nickel plating layer when the lead frame is bent.

또한, 기판 상에 구리 도금층과 니켈 도금층을 별도로 형성하여야 하므로 공정이 길어지고 원가가 상승할 뿐 아니라 구리 도금층 형성시에 사용되는 CN-구리 도금욕이 환경에 유해하다는 문제점도 있다.In addition, since the copper plating layer and the nickel plating layer must be separately formed on the substrate, not only the process is long and the cost is increased, but also the CN-copper plating bath used at the time of forming the copper plating layer is harmful to the environment.

본 발명이 이루고자 하는 기술적 과제는 내식성, 연성, 가공성 및 고온특성이 우수한 다층 구조의 도금층을 갖는 반도체용 리드프레임을 제공하는 것이다.The technical problem to be achieved by the present invention is to provide a lead frame for a semiconductor having a multi-layer plating layer excellent in corrosion resistance, ductility, workability and high temperature characteristics.

도 1은 종래의 반도체용 리드프레임의 다층 도금구조를 나타내는 단면도이다.1 is a cross-sectional view showing a multilayer plating structure of a conventional lead frame for semiconductors.

도 2는 본 발명에 따른 반도체용 리드프레임의 다층 도금구조를 나타내는 단면도이다.2 is a cross-sectional view illustrating a multilayer plating structure of a lead frame for a semiconductor according to the present invention.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

10... 기판20... 구리 도금층10 ... substrate 20 ... copper plating layer

30... 니켈 도금층 40... 구리-니켈 합금 도금층30 ... nickel plated layer 40 ... copper-nickel alloy plated layer

50... 팔라듐-함유 도금층50 ... palladium-containing plating layer

본 발명의 기술적 과제는 기판, 상기 기판 상에 형성된 제1 도금층 및 상기 제1 도금층 상에 형성된 제2 도금층을 포함하는 다층 구조의 도금층을 갖는 반도체용 리드프레임에 있어서, 상기 제1 도금층이 구리-니켈 합금층인 것을 특징으로 하는 다층 구조의 도금층을 갖는 반도체용 리드프레임에 의하여 달성될 수 있다.SUMMARY OF THE INVENTION The present invention provides a semiconductor lead frame having a multi-layered plating layer including a substrate, a first plating layer formed on the substrate, and a second plating layer formed on the first plating layer, wherein the first plating layer is copper-. It can be achieved by a lead frame for a semiconductor having a plating layer of a multi-layer structure, characterized in that the nickel alloy layer.

본 발명에 따른 다층 구조의 도금층을 갖는 반도체용 리드프레임에 있어서, 상기 기판으로는 통상의 리드프레임용 기판이라면 특별히 제한되지 않으며, 구리 합금계, 철합금계 등도 사용될 수 있다. 상기 구리-니켈 합금층 중의 니켈 비율은 1-60%이며, 상기 구리-니켈 합금층의 두께는 0.1-10㎛이다.In the semiconductor lead frame having a multi-layered plating layer according to the present invention, the substrate is not particularly limited as long as it is a conventional lead frame substrate, and copper alloys, iron alloys, and the like may also be used. The nickel ratio in the copper-nickel alloy layer is 1-60%, and the thickness of the copper-nickel alloy layer is 0.1-10 탆.

또한, 상기 제2 도금층은 팔라듐-함유 도금층인 것이 바람직하며, 그 두께는 바람직하게는 0.05-2㎛이다.Further, the second plating layer is preferably a palladium-containing plating layer, and the thickness thereof is preferably 0.05-2 탆.

또한, 바람직하게는 금, 백금, 로듐 또는 팔라듐으로부터 선택된 귀금속으로 된 도금층이 상기 기판과 제1 도금층 사이, 제1 도금층과 제2 도금층 사이 또는 제2 도금층 상에 더 형성될 수 있다.In addition, a plating layer of a noble metal preferably selected from gold, platinum, rhodium or palladium may be further formed between the substrate and the first plating layer, between the first plating layer and the second plating layer or on the second plating layer.

본 발명에 따른 반도체용 리드프레임은 기판을 구리-니켈 합금 함유 도금액을 침지시키고 전류를 통과시켜서 제1 도금층을 형성하는 단계; 및 상기 결과물상에 제2 도금층을 형성하는 단계를 포함하는 제조방법에 의하여 제조될 수 있다.The lead frame for a semiconductor according to the present invention comprises the steps of immersing a substrate with a copper-nickel alloy-containing plating solution and passing a current to form a first plating layer; And it may be prepared by a manufacturing method comprising the step of forming a second plating layer on the resultant.

이때, 구리-니켈 합금 함유 도금액은 니켈염, 피로인산구리 및 피로인산칼륨의 혼합 용액인데, 여기서 상기 니켈염은 바람직하게는 염화니켈 또는 설파민산니켈이다.At this time, the copper-nickel alloy-containing plating solution is a mixed solution of nickel salt, copper pyrophosphate and potassium pyrophosphate, wherein the nickel salt is preferably nickel chloride or nickel sulfamate.

본 발명에 따른 다층 구조의 도금층을 갖는 반도체용 리드프레임의 개략적인 구조를 도 2에 도시하였다.The schematic structure of the lead frame for semiconductors having the plating layer of the multilayer structure which concerns on this invention is shown in FIG.

도 2를 참조하여 보면, 본 발명에 따른 다층 구조의 도금층을 갖는 반도체용 리드프레임은 소재 기판 (10) 상에 구리-니켈 합금 도금층 (40) 및 팔라듐-함유 도금층 (50)이 순차적으로 적층되어 있는 다층 도금구조를 가지고 있음을 알 수 있다.Referring to FIG. 2, in the lead frame for a semiconductor having a plating layer having a multilayer structure according to the present invention, a copper-nickel alloy plating layer 40 and a palladium-containing plating layer 50 are sequentially stacked on a material substrate 10. It can be seen that it has a multi-layer plating structure.

본 발명에 따른 반도체용 리드프레임은 구리 도금층과 니켈 도금층이 각각 형성되어 있는 종래의 반도체용 리드프레임에 비하여 제조면에 있어 공정의 간소화 및 그에 따른 원가 절감의 효과를 얻을 수 있을 뿐 아니라, 특성면에 있어서도 보다 개선된 내식성, 연성, 가공성 및 고온 특성을 나타낸다. 또한, 환경에 유해한 CN-구리 도금욕을 사용하지 않기 때문에 환경 보호적 효과도 얻을 수 있다.Compared with the conventional semiconductor lead frame having the copper plating layer and the nickel plating layer formed therein, the semiconductor lead frame according to the present invention can not only obtain the effect of simplifying the process and reducing the cost accordingly, but also from the characteristic surface. In addition, it shows improved corrosion resistance, ductility, processability and high temperature characteristics. In addition, since the CN-copper plating bath which is harmful to the environment is not used, an environmental protection effect can also be obtained.

Claims (8)

기판;Board; 상기 기판 상에 형성된 제1 도금층; 및A first plating layer formed on the substrate; And 상기 제1 도금층 상에 형성된 제2 도금층을 포함하는 다층 구조의 도금층을 갖는 반도체용 리드프레임에 있어서,In the lead frame for a semiconductor having a plating layer of a multi-layer structure including a second plating layer formed on the first plating layer, 상기 제1 도금층이 구리-니켈 합금층인 것을 특징으로 하는 다층 구조의 도금층을 갖는 반도체용 리드프레임.A lead frame for a semiconductor having a multi-layer plating layer, characterized in that the first plating layer is a copper-nickel alloy layer. 제1항에 있어서, 상기 구리-니켈 합금층 중의 니켈 비율이 1-60중량%인 것을 특징으로 하는 다층 구조의 도금층을 갖는 반도체용 리드프레임.The semiconductor lead frame according to claim 1, wherein the nickel ratio in the copper-nickel alloy layer is 1 to 60% by weight. 제1항에 있어서, 상기 구리-니켈 합금층의 두께가 0.1-10㎛인 것을 특징으로 하는 다층 구조의 도금층을 갖는 반도체용 리드프레임.The semiconductor lead frame according to claim 1, wherein the copper-nickel alloy layer has a thickness of 0.1-10 μm. 제1항에 있어서, 상기 제2 도금층이 팔라듐-함유 도금층인 것을 특징으로 하는 다층 구조의 도금층을 갖는 반도체용 리드프레임.The semiconductor lead frame according to claim 1, wherein the second plating layer is a palladium-containing plating layer. 제1항에 있어서, 상기 제2 도금층 두께가 0.05-2㎛인 것을 특징으로 하는 다층 구조의 도금층을 갖는 반도체용 리드프레임.The semiconductor lead frame according to claim 1, wherein the second plating layer has a thickness of 0.05-2 탆. 제1항에 있어서, 상기 기판과 제1 도금층 사이에 금, 백금, 로듐 또는 은으로부터 선택된 귀금속으로 된 도금층을 더 포함하는 것을 특징으로 하는 반도체용 리드프레임.The lead frame for semiconductor according to claim 1, further comprising a plating layer made of noble metal selected from gold, platinum, rhodium or silver between the substrate and the first plating layer. 제1항에 있어서, 상기 제1 도금층과 제2 도금층 사이에 금, 백금, 로듐 또는 은으로부터 선택된 귀금속으로 된 도금층을 더 포함하는 것을 특징으로 하는 반도체용 리드프레임.The semiconductor leadframe according to claim 1, further comprising a plating layer made of a noble metal selected from gold, platinum, rhodium or silver between the first plating layer and the second plating layer. 제1항에 있어서, 상기 제2 도금층 상에 금, 백금, 로듐 또는 은으로부터 선택된 귀금속으로 된 도금층을 더 포함하는 것을 특징으로 하는 반도체용 리드프레임.The lead frame for semiconductor according to claim 1, further comprising a plating layer of a precious metal selected from gold, platinum, rhodium or silver on the second plating layer.

Images