KR100253730B1 - Backup device of non-continuous multi-source digital data - Google Patents
Backup device of non-continuous multi-source digital data Download PDFInfo
- Publication number
- KR100253730B1 KR100253730B1 KR1019960054088A KR19960054088A KR100253730B1 KR 100253730 B1 KR100253730 B1 KR 100253730B1 KR 1019960054088 A KR1019960054088 A KR 1019960054088A KR 19960054088 A KR19960054088 A KR 19960054088A KR 100253730 B1 KR100253730 B1 KR 100253730B1
- Authority
- KR
- South Korea
- Prior art keywords
- data
- digital data
- memory
- read
- counter
- Prior art date
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
Description
본 발명은 디지탈 비디오 카세트 레코더(VCR)의 영상 처리부에서 사용하는 다중 메모리 모듈의 디지탈 데이타 복원장치에 관한 것으로, 더욱 상세하게는, 메모리 내에서의 어드레스 위치를 증감 표시하는 어드레스 카운터와 멀티플렉서에 의해 부여된 별도의 인덱스를 통해 오퍼레이션이 정지되더라도 데이타가 판독된 메모리로 데이타를 백업하는 장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an apparatus for restoring digital data of a multiple memory module used in an image processing unit of a digital video cassette recorder (VCR), and more particularly, To an apparatus for backing up data to a memory in which data is read even if the operation is stopped through a separate index.
일반적으로 다중 메모리내의 비연속적인 디지탈 데이타를 처리하는 과정은 메모리내의 데이타를 판독한 후 FIFO내에 데이타를 저장하고 오퍼레이션 블록의 오퍼레이션 수행 명령에 의해 오퍼레이션을 수행하게 된다.Generally, in the process of processing discontinuous digital data in multiple memories, the data in the memory is read, the data is stored in the FIFO, and the operation is performed by an operation execution command of the operation block.
그러나 이와 같은 방식으로 비연속적인 다중 메모리의 디지탈 데이타를 처리하는 방법에 있어서 오퍼레이션 도중, 일시 중단할 수 없으며 불가피하게 오퍼레이션을 중단한 경우에는 다음 오퍼레이션 수행시 데이타의 맨 처음부터 즉, 기존의 처리 과정을 다시 수행해야 하는 문제점이 있었다.However, in the method of processing non-continuous multi-memory digital data in such a manner, it is impossible to temporarily suspend operation during operation, and in the case where the operation is inevitably terminated, There is a problem in that it has to be performed again.
본 발명은 상술한 문제점을 해결하기 위해 안출한 것으로 다중 메모리 모듈로부터 판독된 디지탈 데이타에 인덱스를 부여하여 FIFO 사용에 있어 일부 남은 데이타를 복원하고자 하는데 그 목적이 있다.It is an object of the present invention to provide an index to digital data read from multiple memory modules to recover some data remaining in FIFO use.
도 1 은 본 발명에 따른 바람직한 블록 구성도Figure 1 is a block diagram of a preferred embodiment of the present invention.
도 2 는 본 발명의 바람직한 실시예에 따른 처리 과정을 예시적으로 보여주는 도면2 is a diagram illustrating an exemplary process according to a preferred embodiment of the present invention.
도 3 은 본 발명의 바람직한 실시예에 따른 플로우챠트FIG. 3 is a flow chart according to a preferred embodiment of the present invention.
<도면의 주요부분에 대한 부호의 설명>Description of the Related Art
100 : 메모리부 110A, ..., 130A : 제 1, ..., 3 어드레스 카운터100: memory units 110A, ..., 130A: first, ..., 3 address counters
200 : 인덱스부 300 : 데이타 연산 처리부400 : 제어부200: Index unit 300: Data operation processing unit 400:
상기 목적을 달성하기 위하여 본 발명은, 데이타 전송 라인 상에서 메모리에 대한 데이타의 기록 및 판독 제어 신호에 따라 데이타를 전송함과 동시에 각각의 메모리(110,120,130)로부터 데이타의 입·출력을 카운트하는 어드레스 카운터(110A,120A,130A)로 구성된 메모리부(100)와, 메모리부(100)로부터 전송된 데이타에 2 비트의 인덱스를 부여하는 멀티플렉서(210)와 데이터에 인덱스를 조합하는 버스투버스(bus-to-bus) 회로(220)로 구성된 인덱스부(200) 및 인덱스된 디지탈 데이타를 FIFO(310)에 전송함과 동시에 레지스터 카운터(320)에 의해 FIFO(310)내의 데이타를 카운트하고 처리하는 처리부(300) 그리고 상기 데이타를 처리 도중 정지신호를 검출하여 남은 데이타를 상기 인덱스 코드에 따라 판독된 메모리로 재 전송하는 제어부(400)를 구비하여 구성함을 특징으로 한다.According to an aspect of the present invention, there is provided an address counter for counting the input / output of data from each of the memories (110, 120, and 130) while transmitting data in accordance with data read / A multiplexer 210 for assigning a 2-bit index to the data transmitted from the memory unit 100 and a bus-to-data converter for combining indexes on the data, a processing unit 300 for counting and processing data in the FIFO 310 by the register counter 320 while transmitting the indexed digital data to the FIFO 310, And a control unit 400 for detecting a stop signal during processing of the data and re-transmitting the remaining data to the memory read according to the index code.
본 발명의 상기 및 기타 목적과 여러 가지 장점은 이 기술 분야에 숙련된 사람들에 의해 첨부된 도면을 참조하여 하기에 기술되는 본 발명의 바람직한 실시 예로부터 더욱 명확하게 될 것이다.These and other objects and advantages of the present invention will become more apparent from the following detailed description of the present invention when taken in conjunction with the accompanying drawings.
이하 첨부된 도면을 참조하여 본 발명에 대하여 상세하게 설명한다.DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will now be described in detail with reference to the accompanying drawings.
도 1 은 본 발명의 바람직한 실시예에 따른 데이터 백업 장치의 회로 구성도로서, 도시된 바와 같이 메모리부(100), 인덱스부(200), 데이타 연산 처리부(300) 및 제어부(400)를 구비한다. 메모리부(100)에는 제 1 메모리(110), 제 2 메모리(120), 제 3 메모리(130)와 각각의 메모리(110,120,130)에 대응하는 제 1 어드레스 카운터(110A), 제 2 어드레스 카운터(120A), 제 3 어드레스 카운터(130A)로 구성되고, 인덱스부(200)에는 멀티플렉서(210), 버스투버스(bus-to-bus) 회로(220)로 구성된다. 또한 데이타 연산 처리부(300)에는 FIFO(310), 레지스터 카운터(320), 오퍼레이션 블록(330)으로 구성되며 상기 처리부(300)에 연결된 제어부(400)로 구성된다.FIG. 1 is a circuit diagram of a data backup apparatus according to a preferred embodiment of the present invention. As shown in FIG. 1, a memory unit 100, an index unit 200, a data processing unit 300, and a control unit 400 are provided . The memory unit 100 includes a first memory 110, a second memory 120 and a third memory 130 and a first address counter 110A and a second address counter 120A corresponding to the memories 110, And a third address counter 130A. The index unit 200 includes a multiplexer 210 and a bus-to-bus circuit 220. The data processing unit 300 includes a control unit 400 including a FIFO 310, a register counter 320 and an operation block 330 and connected to the processing unit 300.
한편, 도 3 은 본 발명의 실시예에 따른 플로우 챠트로서, 도 1 과 도 3 을 참조하여 비연속적인 다중 근원 디지탈 데이타의 백업 과정을 설명하면 다음과 같다.FIG. 3 is a flow chart according to an embodiment of the present invention. Referring to FIGS. 1 and 3, a discontinuous multi-source digital data backup process will be described.
오퍼레이션 수행시 제 1 및 제 2 , 제 3 메모리(110,120,130)에 대해 제어부(400)로부터 발생한 데이타의 기록 및 판독 제어 신호에 따라 데이타를 전송하고 상기 메모리(110,120,130)에 대응하는 각각의 어드레스 카운터(110A,120A,130A)는 각각의 메모리(110,120,130)로부터의 데이타 출력을 업 카운팅 한다(단계11).The data is transmitted to the first, second, and third memories 110, 120, and 130 in accordance with a write / read control signal for data generated from the controller 400, and each of the address counters 110A, , 120A, and 130A up-count the data output from each of the memories 110, 120, and 130 (step 11).
각각의 메모리(110,120,130)로부터 출력된 데이타는 상기 메모리부(100)와 연결된 버스투버스 회로(220)에 의해 멀티플렉서(210)에서 부여된 2 비트의 인덱스 코드와 조합하여(단계12) FIFO(310)로 전송하고 레지스터 카운터(320)는 전송된 데이타를 업 카운팅 한다(단계13).The data output from each of the memories 110,120 and 130 is combined with the 2-bit index code provided by the multiplexer 210 by the bus-to-bus circuit 220 connected to the memory unit (step 12) And the register counter 320 up-counts the transmitted data (step 13).
그리고, FIFO(310)내의 데이타는 FIFO(310)와 연결된 오퍼레이션 블록(330)으로 전송되어 처리되고(단계15) 레지스터 카운터(320)는 처리되는 데이타를 다운 카운팅 한다(단계16).The data in the FIFO 310 is then transmitted to the operation block 330 associated with the FIFO 310 and processed (step 15) and the register counter 320 counts down the processed data (step 16).
이때, 상술한 연산 과정에서 오퍼레이션 블록(330)에 정지신호가 발생해 제어부(400)가 이를 검출될 경우(단계14) 제어부(400)는 연산이 수행되지 않은 FIFO(310)내의 데이타를 읽어들여 멀티플렉서(210)에서 부여한 인덱스 코드에 따라(단계17) 각 메모리(110,120,130)중 디지탈 데이타가 판독된 메모리로 데이타를 백업함(단계18)과 동시에 레지스터 카운터(320)와 해당 메모리의 어드레스 카운터는 백업되는 데이타 만큼 다운 카운팅 한다(단계19).If a stop signal is generated in the operation block 330 and the controller 400 detects the stop signal in operation 14, the controller 400 reads the data in the FIFO 310 in which the operation is not performed The data is backed up to the memory in which the digital data is read out among the memories 110, 120 and 130 (step 17) according to the index code given by the multiplexer 210. At the same time, the register counter 320 and the address counter of the memory are backed up (Step 19).
또한, 제어부(400)에 의해 상기 디지탈 데이타가 백업되는 메모리의 해당 어드레스 카운터도 다운 카운팅을 하게 되며, 상기 백업 동작은 레지스터 카운터(320)의 값이 제로가 될 때까지 수행되어(단계20) 결과적으로 데이타가 처리된 메모리의 어드레스 카운터는 제로가 되지 않게하므로서 다음 오퍼레이션 수행은 어드레스 카운터의 위치로부터 시작하게 된다.Also, the corresponding address counter of the memory in which the digital data is backed up is also down-counted by the control unit 400, and the backup operation is performed until the value of the register counter 320 becomes zero (step 20) The address counter of the data-processed memory does not become zero so that the next operation starts from the position of the address counter.
도 2 에는 본 발명의 바람직한 실시예에 따른 처리 과정을 예시적으로 보여준다.FIG. 2 illustrates an exemplary process according to a preferred embodiment of the present invention.
동 도면에서와 같이 제 1 메모리(110)에 a, b, c와 같은 데이타가 저장되어 있고 제 2 메모리(120)에 d, e 그리고 제 3 메모리(130)에 f, g, h의 데이타가 저장되어, 데이타 판독 제어 신호에 따라 메모리부(100)와 연결된 버스투버스 회로(220)에 전송될 때 상기 메모리(110,120,130)에 대응하는 각각의 어드레스 카운터(110A,120A,130A)의 값은 각각 3, 2, 3이 된다.Data such as a, b, and c are stored in the first memory 110, data d, e is stored in the second memory 120, and data f, g, and h are stored in the third memory 130 The values of the respective address counters 110A, 120A and 130A corresponding to the memories 110, 120 and 130 when they are stored and transmitted to the bus-to-bus circuit 220 connected to the memory unit 100 in accordance with the data read control signal are 3, 2, and 3, respectively.
메모리부(100)와 연결된 버스투버스 회로(220)는 디지탈 데이타와 멀티플렉서(210)에 의해 부여된 인덱스 코드 즉, 제 1 메모리(110)의 데이타에는 인덱스 코드 '01', 제 2 메모리(120)의 데이타에는 인덱스 코드 '10', 그리고 제 3 메모리(130)의 데이타엔 '11'로 부여된 인덱스 코드와 메모리부(100)로부터 전송된 디지탈 자료를 조합하여 버스투버스 회로(220)와 연결된 FIFO(310)로 전송하게 되며 레지스터 카운터(320)는 FIFO(310)내에 입력되는 자료를 카운트한다. 즉, 레지스터 카운터(320)의 값은 '8'이 된다.The bus-to-bus circuit 220 connected to the memory unit 100 receives the index code assigned by the digital data and the multiplexer 210, that is, the index code '01', the second memory 120 ) And the digital data transmitted from the memory unit 100 by combining the index code assigned with the index code '10' and the data code '11' of the third memory 130 and the digital data transmitted from the memory unit 100, And the register counter 320 counts the data input into the FIFO 310. The FIFO 310 counts the data input to the FIFO 310, That is, the value of the register counter 320 becomes '8'.
이때, FIFO(310)내에 a, b, d, c, e, g, f, h순으로 입력되어 오퍼레이션 블록(330)에서 FIFO(310)내의 데이타중 'a'를 처리하게 되면 레지스터 카운터(320)의 값은 '7'이 된다.If the operation block 330 processes 'a' of data in the FIFO 310 in the order of a, b, d, c, e, g, f and h in the FIFO 310, ) Is '7'.
한편, 상기의 동작을 수행하는 과정에서 오퍼레이션 블록(330)에 정지신호가 발생될 경우 제어부(400)는 이를 검출하여 FIFO(310)내의 다음 데이타 'b'를 상기 멀티플렉서(210)에서 부여된 인덱스 코드 '01'에 의해 'b'가 판독된 제 1 메모리(110)에 기록하고, 레지스터 카운터(320)와 제 1 메모리(110)의 어드레스 카운터(110A)를 감소시켜 제 1 어드레스 카운터(110A)의 값 AC1 = 2, 레지스터 카운터(320)의 값 R-CNT = 6이 된다.If a stop signal is generated in the operation block 330 in the course of performing the above operation, the controller 400 detects the stop signal and outputs the next data 'b' in the FIFO 310 to the index given by the multiplexer 210 The address counter 110A of the first memory 110 is decremented by writing the first address counter 110A to the first memory 110 in which 'b' is read by the code '01' And the value R-CNT of the register counter 320 = 6.
계속해서 제어부(400)는 FIFO(310)내의 데이타 'd'를 인덱스 코드'10'에 의해 그 데이타의 출처인 제 2 메모리(120)에 기록하고 제 2 어드레스 카운터(120A)의 값 AC2와 레지스터 카운터(320)의 값 R-CNT는 각각 감소하여 '1'과 '5'가 되며 데이타 'c'는 제 1 메모리(110)에 기록하고 제 1 어드레스 카운터(110A)의 값 AC1과 레지스터 카운터(320)의 값 R-CNT(320)는 '1'과 '4'가 된다.The control unit 400 writes the data 'd' in the FIFO 310 in the second memory 120 which is the source of the data by the index code '10', and stores the value AC2 of the second address counter 120A and the register ' The value R-CNT of the counter 320 decreases and becomes '1' and '5', the data 'c' is written to the first memory 110 and the value AC1 of the first address counter 110A and the value of the register counter The value of R-CNT 320 becomes '1' and '4'.
또한, 'e'는 제 2 메모리(120)에 기록되어 제 2 어드레스 카운터(120A)의 값 AC2와 레지스터 카운터(320)의 값 R-CNT는 '0'과 '3'이 되며, 'g'는 제 3 메모리(130)에 기록된 후 제 3 어드레스 카운터(120A)의 값 AC3와 레지스터 카운터(320)의 값 R-CNT는 각각 '2'가 된다. 계속해서, 'f'는 제 3 메모리(130)에 기록된 후 AC3 = 1, R-CNT = 1이 되고, 마지막 데이타인 'h'도 제 3 메모리(130)에 기록된 후 AC3 = 0, R-CNT = 0이 된다.'E' is written in the second memory 120 so that the value AC2 of the second address counter 120A and the value R-CNT of the register counter 320 are '0' and '3' The value AC3 of the third address counter 120A and the value R-CNT of the register counter 320 become '2' after being written in the third memory 130. [ Next, 'f' is recorded in the third memory 130 and then AC3 = 1 and R-CNT = 1, and the last data 'h' is also recorded in the third memory 130, R-CNT = 0.
상기의 결과를 볼 때 어드레스 카운터중 FIFO(310)내에서 데이타가 처리된 AC1(110A)은 제로가 되지 않고 '1'의 값을 갖게 되어 결국 다음 오퍼레이션 수행시 AC1 = 1에서부터 처리하게 된다.In view of the above results, the AC1 110A processed in the FIFO 310 among the address counters does not become zero and has a value of '1', so that AC1 = 1 is processed at the next operation.
이와 같은 방법으로 제어부(400)는 FIFO(310)내의 데이타를 상기 멀티플렉서(210)에 의해 부여된 인덱스 코드에 따라 원래의 판독된 메모리로 재 전송하는 방법으로 백업을 수행하여 레지스터 카운터(320)의 값이 제로가 됨으로서 종료하게 된다.In this way, the control unit 400 performs a backup operation by re-transmitting the data in the FIFO 310 to the originally read memory according to the index code given by the multiplexer 210, The value ends up being zero.
상술한 바와 같이 본 발명은 다중 메모리내의 비연속적인 디지탈 데이타를 처리함에 있어 오퍼레이션이 정지될 경우 인덱스에 의해 데이타를 판독된 메모리로 백업하므로서 다음 오퍼레이션 수행시 데이타를 다시 처음부터 처리하지 않아도 되는 효과가 있다.As described above, according to the present invention, in the case of discontinuous digital data processing in multiple memories, when the operation is stopped, the data is backed up to the readout memory by the index so that the data is not required to be processed again from the beginning when the next operation is performed have.
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960054088A KR100253730B1 (en) | 1996-11-14 | 1996-11-14 | Backup device of non-continuous multi-source digital data |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019960054088A KR100253730B1 (en) | 1996-11-14 | 1996-11-14 | Backup device of non-continuous multi-source digital data |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19980035676A KR19980035676A (en) | 1998-08-05 |
KR100253730B1 true KR100253730B1 (en) | 2000-06-01 |
Family
ID=19481858
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019960054088A KR100253730B1 (en) | 1996-11-14 | 1996-11-14 | Backup device of non-continuous multi-source digital data |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100253730B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20030017721A (en) | 2001-08-22 | 2003-03-04 | 삼성전자주식회사 | Display system and control method thereof |
-
1996
- 1996-11-14 KR KR1019960054088A patent/KR100253730B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19980035676A (en) | 1998-08-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5587953A (en) | First-in-first-out buffer memory | |
JPS6035373A (en) | Data compression and restoration system | |
US5127088A (en) | Disk control apparatus | |
CA1266130A (en) | Circular first-in, first-out buffer | |
KR100253730B1 (en) | Backup device of non-continuous multi-source digital data | |
US6772280B1 (en) | First-in first-out storage device | |
JPH07210468A (en) | Semiconductor auxiliary memory | |
JPS6211736B2 (en) | ||
JP2000003332A (en) | Bi-directional bus size conversion circuit | |
JPH0833869B2 (en) | Data processing device | |
SU1339653A1 (en) | Memory | |
JP2949984B2 (en) | Memory monitoring circuit | |
KR0134461B1 (en) | First-in/first-out memory device | |
JPS6148186B2 (en) | ||
JP3633450B2 (en) | Signal processing device | |
JPH0684344A (en) | Memory control device | |
JPH0241694Y2 (en) | ||
KR0137408B1 (en) | Fifo data i/o method | |
JPS63224487A (en) | Digital data recorder controller | |
JPH01106136A (en) | Hardware queue | |
JPH04165529A (en) | Fifo memory control circuit | |
JPH0199138A (en) | Information history storage | |
JPH1051469A (en) | Atm switch | |
JPS6373458A (en) | Shared memory access device | |
JPS60239970A (en) | Data buffer system |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20030115 Year of fee payment: 4 |
|
LAPS | Lapse due to unpaid annual fee |