KR100252947B1 - 발광 다이오드 및 그 제조방법 - Google Patents

Abstract

발광 다이오드 및 그 제조방법에 관한 것으로, 기판상에 제 1 에피택셜층, 활성층 그리고 제 2 에피택셜층을 순차적으로 형성하고, 활성층 및 제 2 에피택셜층을 패터닝하여 제 1 에피택셜층의 일정영역을 노출시킨다. 그리고, 제 1, 제 2 에피택셜층상의 소정영역에 각각 ⅢB~ⅧB 그룹으로 부터 선택된 천이금속 중 어느 하나와 Si을 순차적으로 적층한 후, 열처리 하여 실리사이드층을 형성한 다음, 실리사이드층상에 Au 또는 Al을 형성하여 제 1 에피택셜층의 소정영역에 제 1 전극을, 제 2 에피택셜층의 소정영역에는 제 2 전극을 형성함으로써, 소자의 전기적 특성이 매우 우수하고, 본딩공정이 수월하며, 공정이 간단하고 비용을 절감할 수 있다.

Description

발광 다이오드 및 그 제조방법

본 발명은 디스플레이 소자에 관한 것으로, 특히 발광 다이오드 및 그 제조방법에 관한 것이다.

일반적으로, 발광 다이오드는 주입된 전자와 정공이 재결합할 때 과잉 에너지를 빛으로 방출하는 다이오드로서, GaAsp 등을 이용한 적색 발광 다이오드, GaP등을 이용한 녹색 발광 다이오드, InGaN/AlGaN 더블 헤테로(double hetero)구조를 이용한 청색 발광 다이오드 등이 있다.

이러한, 발광 다이오드는 저전압, 저전력이란 장점으로 인해 숫자 문자 표시 소자, 신호등 센서, 광결합 소자용 광원 등 여러 분야에 광범위하게 사용되고 있다.

이와 같이 좋은 발광 다이오드를 제조하기 위해서는 다음 4가지 사항을 만족하여야 한다.

첫째는 휘도가 좋아야 하고, 둘째는 수명이 길어야 하며, 셋째는 열적 안정성이 있어야 하고, 넷째는 저전압에서 동작하여야 한다.

휘도는 발광 다이오드의 재료와 밀접한 관계를 가지고 있기 때문에, 현재 발광 다이오드의 휘도를 높이기 위하여 재료 개발에 박차를 가하고 있으며, 수명, 열적 안전성, 저전압 동작은 발광 다이오드의 전극과 화합물 반도체와의 콘택 저항에 매우 밀접한 관계를 가지고 있으므로 전극의 물질과 화합물 반도체와의 콘택 부위에서 전류가 잘 흐르도록 콘택 저항을 낮추기 위한 여러 가지 제조방법들이 현재 대두되고 있는 추세이다.

그러나, 좋은 발광 다이오드를 제조하기 위한 조건중에 콘택 저항을 낮추는 것은 그리 쉬운 것이 아니다.

도 1은 종래 기술에 따른 발광 다이오드의 구조를 보여주는 구조단면도로서, 특히 요즘 청색 발광다이오드의 재료로 각광을 받고 있는 GaN계 물질을 사용한 발광 다이오드이다.

도 1에 도시된 바와 같이, 종래의 발광 다이오드는 GaN(도핑 레벨(doping level)이 약 10¹⁵이하)층상에 전극 물질을 증착한 후, 열처리 공정을 통해 전극 물질과 GaN 계면에 캐리어 도펀트(carrier dopant)가 축적되도록 하여 전위 장벽(potential barrier)를 낮추어 저항을 낮추는 방법을 사용하고 있다.

여기서, 발광 다이오드의 GaN은 저항이 매우 높기 때문에 GaN과 접촉되는 전극 물질을 잘 선택해야만 콘택 저항을 낮출 수 있다.

이와 같이 콘택 저항을 낮추기 위한 전극 물질로서 Ti(Titanium) 금속을 주로 사용하는데 그 이유는 Ti는 GaN과 이의 계면 부근에서 TiN을 형성하기 때문이다.

즉, GaN의 N이 전극인 Ti와 결합하면서 반도체인 GaN은 결핍(defact) 현상으로 고농도의 캐리어를 많이 확보하게 되어 결국 전류는 저항을 크게 느끼지 않으면서 잘 흐르게 된다.

그러므로, 종래에는 p형 전극으로 Au/Ti/Cr/Ti, n형 전극으로 Au/Ti/Al/Ti, Al/Ti, Au/Ti 등으로 금속을 적층하여 전극을 형성하였다.

이처럼, 금속들을 적층하여 전극을 형성하는 이유는 전극의 모폴로지(morphology) 문제 때문이다.

전극 물질 선택시, GaN과의 반응을 고려해야 하는 것도 중요하지만 더 중요한 것은 전극의 모폴로지(morphology) 문제를 고려하여야 한다.

전극의 표면이 깨끗하지 못하면 전극에 연결되는 와이어의 단선 등이 발생하여 소자의 특성을 저하시키는 원인이 되고 있다.

그러므로, 전극 형성시 여러층의 금속들을 적층하여 각 금속들이 서로 잘 반응되도록 하여 전극의 모폴로지를 줄이고 있다.

그러나, 여전히 모폴로지의 문제는 남아 있다.

다른 방법으로는 GaN층에 Mg과 같은 도펀트를 하이 도핑하여 캐리어 농도를 약 10^18~19/cc 이상으로 함으로써 전극과의 콘택 저항을 낮추는 방법이 있지만 이런 방법은 GaN층에 크랙 현상 등을 발생시켜 공정상 적용하기가 매우 어렵다.

그러므로, GaN층에 도펀트를 중간 레벨로 도핑하고 그 위에 전극을 형성하는 방법을 주로 사용하고 있다.

이와 같이 상기의 방법들은 모두 전극과의 콘택을 이루는 반도체 부위에서 고농도의 캐리어를 만들어서, 전극과 반도체와의 접촉 부위를 통해 전자가 터널링(tunneling)에 의해 전류가 흐르도록 하는 터널링 방법을 기초로 하고 있다.

종래 기술에 따른 발광 다이오드에 있어서는 다음과 같은 문제점이 있었다.

첫째, 여러층의 금속들을 적층하여 전극을 형성한 후, 고온(700℃ 이상)의 열처리 공정으로 소자를 제조하므로 제조공정이 복잡하고 비효율적이다.

둘째, 전도성이 좋은 발광 다이오드를 제작하기 위해서는 GaN층에 도펀트(dopant)를 하여 도핑(high doping)을 시켜야 하지만 하이 도핑을 시킬 경우 GaN층에 크랙(crack)등이 형성되어 발광 다이오드의 수율을 저하시킨다.

셋째, 전극 표면의 모폴로지 문제로 인하여 와이어 본딩과 같은 후속공정이 어렵다.

본 발명은 이와 같은 문제점을 해결하기 위한 것으로, 콘택 저항이 매우 낮은 발광 다이오드 및 그 제조방법을 제공하는데 그 목적이 있다.

본 발명의 다른 목적은 전극 표면의 모폴로지를 향상시킬 수 있는 발광 다이오드 및 그 제조방법을 제공한데 있다.

제1도는 종래 기술에 따른 발광 다이오드의 구조를 보여주는 구조단면도.

제2a도 내지 제2e도는 본 발명에 제 1 실시예에 따른 발광 다이오드 제조공정을 보여주는 공정단면도.

제3a도는 종래의 Au(1000Å)/Ti(400Å)로 이루어진 전극의 전기적 특성을 보여주는 그래프.

제3b도는 본 발명의 Au(1000Å)/Ti(500Å)/Ti(150Å)로 이루어진 전극의 전기적 특성을 보여주는 그래프.

제4a도는 본 발명 제 2 실시예에 따른 Au(1000Å)/Ti(400Å)/Si(1450Å)/Ti(150Å)로 이루어진 전극의 전기적 특성을 보여주는 그래프.

제4b도는 본 발명 제 2 실시예에 따른 Au(1000Å)/Ti(400Å)/Si(500Å)/Ti(150Å)로 이루어진 전극의 전기적 특성을 보여주는 그래프.

제5a도는 종래의 Au/Ti/Al/Ti로 이루어진 전극의 표면을 보여주는 사진이고, 제5b도는 본 발명의 Au/Ti/Si/Ti로 이루어진 전극의 표면을 보여주는 사진.

〈도면의 주요부분에 대한 부호의 설명〉

1 : 기판 2 : 버퍼층

3 : n형 GaN 에피택셜층 4 : 활성층

5 : p형 GaN 에피택셜층 6 : Ti층

7 : Si층 8 : 실리사이드층

9 : Au 또는 Al층 10 : n형 전극

11 : p형 전극

본 발명에 따른 발광 다이오드의 특징은 기판상에 형성되는 제 1 에피택셜층과, 제 1 에피택셜층상의 일정영역에 형성되는 활성층과, 활성층상에 형성되는 제 2 에피택셜층과, 제 1 에피택셜층상의 일정영역에 형성되고 MSi인 실리사이드로 이루어진 제 1 전극과, 제 2 에피택셜층상의 일정영역에 형성되고 MSi인 실리사이드로 이루어진 제 2 전극으로 구성되는데 있다.

본 발명에 따른 발광 다이오드의 다른 특징은 기판과, 기판상에 형성되는 제 1 GaN층과, 제 1 GaN층상의 일정영역에 형성되는 활성층과, 활성층상에 형성되는 제 2 GaN층과, 제 1 GaN층상의 일정영역에 형성되고, MSi_X(x=1~2)인 실리사이드로 이루어진 제 1 층과 Au 또는 Al으로 이루어진 제 2 층이 적층되어 형성되는 제 1 전극과, 제 2 GaN층상의 일정영역에 형성되고, MSi_X(x=1~2)인 실리사이드로 이루어진 제 1 층과 Au 또는 Al으로 이루어진 제 2 층이 적층되어 형성되는 제 2 전극으로 구성되는데 있다.

본 발명에 따른 발광 다이오드의 또 다른 특징은 기판과, 기판상에 형성되는 n형 GaN층과, n형 GaN층상의 일정영역에 형성되는 활성층과, 활성층상에 형성되는 p형 GaN층과, n형 GaN층상의 일정영역에 형성되고, ⅢB~ⅤB 그룹으로 부터 선택된 천이금속 중 어느 하나인 M과 Si를 MSi_x(x=1~2)의 형태로 조합한 실리사이드로 이루어진 제 1 층과 Au 또는 Al으로 이루어진 제 2 층이 적층되어 형성되는 n형 전극과, p형 GaN층상의 일정영역에 형성되고, ⅥB~ⅧB 그룹으로 부터 선택된 천이금속 중 어느 하나인 M과 Si를 MSi_x(x=1~2)의 형태로 조합한 실리사이드로 이루어진 제 1 층과 Au 또는 Al으로 이루어진 제 2 층이 적층되어 형성되는 p형 전극으로 구성되는데 있다.

본 발명에 따른 발광 다이오드 제조방법의 특징은 기판상에 제 1 에피택셜층, 활성층 그리고 제 2 에피택셜층을 순차적으로 형성하는 제 1 스텝과, 활성층 및 제 2 에피택셜층을 패터닝하여 제 1 에피택셜층의 일정영역을 노출시키는 제 2 스텝과, 제 1, 제 2 에피택셜층상의 소정영역에 각각 ⅢB~ⅧB 그룹으로 부터 선택된 천이금속 중 어느 하나와 Si을 순차적으로 적층한 후, 열처리 하여 실리사이드층을 형성하는 제 3 스텝과, 실리사이드층상에 Au 또는 Al을 형성하여 제 1 에피택셜층의 소정영역에는 제 1 전극을, 제 2 에피틱셜층의 소정영역에는 제 2 전극을 형성하는 제 4 스텝으로 이루어짐에 있다.

본 발명에 따른 발광 다이오드 제조방법의 다른 특징은 기판상에 제 1 에피택셜층, 활성층 그리고 제 2 에피택셜층을 순차적으로 형성하는 제 1 스텝과, 활성층 및 제 2 에피틱셜층을 패터닝하여 제 1 에피택셜층의 일정영역을 노출시키는 제 2 스텝과, 제 1, 제 2 에피택셜층상의 소정영역에 코스퍼터(co-sputter) 또는 실리사이드 타겟을 이용하여 실리사이드층을 형성하고, 실리사이드층상에 Au 또는 Al을 형성하여 제 1 에피택셜층의 소정영역에는 제 1 전극을, 제 2 에피택셜층의 소정영역에는 제 2 전극을 형성하는 제 3 스텝으로 이루어짐에 있다.

상기와 같은 특징을 갖는 본 발명에 따른 발광 다이오드 및 그 제조방법을 첨부된 도면을 참조하여 설명하면 다음과 같다.

본 발명에서는 전극과 반도체와의 콘택 저항을 줄이기 위하여 먼저 전극 물질을 일함수(work fuction)가 아주 낮은 물질을 선택하기로 한다.

그 이유는 전극과 반도체와의 계면에 일함수가 아주 낮아 전자를 잘 방출할 수 있는 층이 있으면 전류를 흘릴때 콘택 저항이 거의 무시되는 오믹 콘택(omic contact)을 만들 수 있기 때문이다.

일함수가 낮은 물질로는 알칼리 토족이 있지만 알칼리 토족의 물질을 소자의 전극으로 사용할 경우, 소자의 전기적 특성을 저하시킬 뿐만 아니라 산소와의 결합으로 전극이 산화되어 본딩이 이루어지지 않는다.

소자의 전극으로 사용되기 위해서는 반도체와의 접촉이 가능해야 하고, 본딩이 잘 이루어져야 하며, 안정한 물질이어야 한다.

또한, 상기의 조건에 일함수까지 낮은 물질이면 더욱 이상적인 전극이 될 수 있다.

그러므로 본 발명에서는 상기의 이상적인 조건에 가장 적합한 전극의 재료로서, 실리사이드(silicide)를 사용하기로 한다.

실리사이드는 금속 M과 실리콘 Si를 열처리하여 MSi 형태로 얻을 수 있는데, 금속 M에 따른 실리사이드의 종류 및 금속 M과 실리콘 Si의 두께(조성비)에 따라 다른 일함수값을 얻을 수 있는 잇점이 있다.

왜냐하면, 종류 및 두께를 조절하여, 목적에 맞도록 낮은 일함수값을 갖는 실리사이드는 n형에 적용하고, 높은 일함수값을 갖는 실리사이드는 p형에 각각 적용할 수 있기 때문이다.

실리사이드를 형성하기 위한 금속 M으로는 ⅢB~ⅧB 그룹에 속하는 천이금속 대부분을 적용할 수 있다.

여기서, ⅢB~ⅧB 그룹에 속하는 천이금속 중 ⅢB~ⅤB 그룹에 속하는 천이금속으로 실리사이드를 형성하면 일함수값이 낮아 n형 전극에 적합하고, ⅥB~ⅧB 그룹에 속하는 천이금속으로 실리사이드를 형성하면 일함수값이 높아 p형 전극에 적합하다.

단일 금속과 실리사이드와의 일함수값을 비교해 보면 다음 표 1과 같다.

상기의 표 1에서 보듯, 순수한 단일 금속에 비해 실리사이드의 일함수값이 낮음을 알수 있다.

그러므로, 단일 금속으로 전극을 형성하는 경우에는 베리어 장벽을 낮추기 위하여 후속공정으로 고온의 열처리가 필요하였지만, 실리사이드를 사용하는 경우에는 이러한 열처리가 필요 없어도 오믹(ohmic)특성을 가질 수 있다.

[제 1 실시예]

제 1 실시예에서는 ⅢB~ⅧB 그룹에 속하는 천이금속 중 Ti를 사용한 실리사이드로 발광 다이오드의 전극을 제조하는 방법을 설명하기로 한다.

도 2a 내지 2d는 본 발명 제 1 실시예에 따른 발광 다이오드 제조공정을 보여주는 공정단면도로서, 도 2a에 도시된 바와 같이, 사파이어 기판(1)상에 GaN 버퍼층(2)을 저온(약 500℃)에서 성장시킨 다음, 버퍼층(2)상에 고온(약 1000℃)에서 n형 불순물을 도핑(doping)시킨 n형 GaN 에피택셜층(3)을 일정 두께로 성장시킨다.

이때, n형 GaN 에피택셜층(3)의 도핑원소로는 Si등을 사용한다.

이어, 도 2b에 도시된 바와 같이, n형 GaN 에피택셜층(3)상에 연속적으로 활성층(4) 및 p형 불순물을 도핑시킨 p형 GaN 에피택셜층(5)을 일정 두께로 성장시킨다.

이때, p형 GaN 에피택셜층(5)의 도핑원소로는 Mg을 사용한다.

그리고, 도 2c에 도시된 바와 같이, 사진석판술(photolithograpy) 및 식각공정으로 활성층(4) 및 p형 GaN 에피택셜층(5)을 선택적으로 제거하여 n형 GaN 에피택셜층(3)의 일정영역을 노출시킨다.

이어, 도 2d에 도시된 바와 같이, n형 및 p형 GaN 에피택셜층(3,5)상의 일정 영역에 이-빔(e-beam) 또는 스퍼터 방법으로 Ti층(6)과 Si층(7)을 순차적으로 형성한다.

여기서, Ti층(6)과 Si층(7)의 두께비를 n형의 경우 약 1 : 1, p형의 경우 1 : 2 정도로 하되, n형 또는 p형에 적합한 일함수값을 얻을 수 있도록 적당히 두께를 조절한다.

또는, Ti 대신 ⅢB~ⅧB 그룹에 속하는 천이금속 중에서 n형에 적합한 일함수값을 갖는 천이금속과 p형에 적합한 일함수값을 갖는 천이금속을 각각 선택하여 n형 및 p형 전극을 형성할 수도 있다.

그리고, 도 2e에 도시된 바와 같이, Ti층(6)과 Si층(7)을 퍼니스(furnace) 또는 RTA(Rapid Thermal Annealing)를 이용하여 약 700℃ 이하에서 열처리한다.

이때, Ti층(6)과 Si층(7)은 열처리에 의해 TiSi 또는 TiSi₂인 실리사이드층(8)으로 형성된다.

이어, 실리사이드층(8)상에 본딩(bonding)을 위한 Au 또는 Al층(9)을 형성하여 n형 GaN 에피택셜층(3)상에는 n형 전극(10)을 형성하고, p형 GaN 에피택셜층(5)상에는 p형 전극(11)을 형성한다.

이와 같이, 형성된 전극은 종래의 단일 금속을 사용한 전극보다 월등히 우수한 전기적 특성을 보여준다.

도 3a는 종래의 Au(1000Å)/Ti(400Å)로 이루어진 전극의 전기적 특성을 보여주는 그래프이고, 도 3b는 본 발명의 Au(1000Å)/Si(500Å)/Ti(150Å)로 이루어진 전극의 전기적 특성을 보여주는 그래프로서, 도 3a에 도시된 바와 같이, 종래에는 전류-전압 커브(curve)가 곡선으로 오믹(ohmic)이 아님을 알 수 있다.

즉, 오믹이 아니라는 사실은 그만큼 콘택저항으로 인해 전기적 특성이 좋지 않음을 의미한다.

하지만, 도 3b에 도시된 바와 같이, 본 발명은 전류-전압 커브(curve)가 직선으로 한눈에 오믹(ohmic) 특성임을 알 수 있다.

[제 2 실시예]

제 2 실시예에서는 금속층을 추가하거나 적층 순서를 바꾸어 전극을 형성한다.

즉, Au/Ti/Si/Ti인 형태로 적층한 후, 열처리하여 실리사이드를 형성하는 방법이다.

제조공정은 제 1 실시예와 동일하므로 자세한 설명은 생략하기로 한다.

이 경에우도 제 1 실시예와 마찬가지로 전기적 특성이 매우 좋아진다.

도 4a는 본 발명 제 2 실시예에 따른 Au(1000Å)/Ti(400Å)/Si(500Å)/Ti(150Å)로 이루어진 전극의 전기적 특성을 보여주는 그래프이고, 도 4b는 본 발명 제 2 실시예에 따른 Au(1000Å)/Ti(400Å)/Si(1450Å)/Ti(150Å)로 이루어진 전극의 전기적 특성을 보여주는 그래프로서, 도 4a 및 4b에 도시된 바와 같이, Si층 상하로 Ti층을 형성하여도 오믹 특성을 갖는다.

또한, Si층의 두께에 따라 그래프의 기울기가 변함을 알 수 있다.

즉, 기울기가 작을수록 저항값이 큼을 의미한다.

[제 3 실시예]

제 3 실시예에서는 제 1 실시예와 같이 금속층을 순차적으로 적층한 후, 열처리하여 실리사이드를 형성하지 않고, 실리사이드 타겟을 이용하거나 코스퍼터링(cosputtering)방법으로 한 번의 공정으로 실리사이드막을 형성한다.

이때, 실리사이드의 조성비는 타겟의 면적, 타겟의 양, 바이어스 전압 중 어느 하나를 선택하여 조절할수 있다.

이 경우에는 실리사이드에 필요한 열처리가 필요없거나 아주 낮은 온도에서 실리사이드를 형성할 수 있으므로 공정이 매우 간단하다.

이와 같이, 본 발명에서는 실리사이드를 사용하여 발광 다이오드의 전극을 형성함으로써, 전기적으로 우수한 오믹 특성을 가질 수 있으며, 표면의 모폴로지를 아주 깨끗하게 유지할 수 있다.

도 5a는 종래의 Au/Ti/Al/Ti로 이루어진 전극의 표면을 보여주는 사진이고, 도 5b는 본 발명의 Au/Ti/Si/Ti로 이루어진 전극의 표면을 보여주는 사진이다.

도 5a 및 도 5b에서 보는 바와 같이, 종래의 전극의 표면 모폴로지에 비해 본 발명의 전극의 모폴로지가 매우 깨끗함을 알 수 있다.

그러므로 본 발명은 종래에 큰 문제였던 본딩 불량을 줄일 수 있다.

본 발명에 따른 발광 다이오드 및 그 제조방법에 있어서는 다음과 같은 효과가 있다.

첫째, 전극과 반도체층과의 콘택 저항을 크게 줄일 수 있으므로 소자의 전기적 특성이 매우 우수하다.

둘째, 전극 표면의 모폴로지가 매우 좋으므로 본딩공정에 유리하다.

셋째, 종래와 같은 고온의 후속 열처리 공정이 필요없으므로 공정이 간단하고 비용을 절감할 수 있다.

넷째, 실리사이드의 종류 및 조성비에 따라 전극 타입(type)에 적합하게 일함수값을 쉽게 조절할 수 있으므로 공정이 간편하다.

Claims (17)

1. 기판상에 형성되는 제 1 에피택셜층; 상기 제 1 에피택셜층상의 일정영역에 형성되는 활성층; 상기 활성층상에 형성되는 제 2 에피택셜층; 상기 제 1 에피택셜층상의 일정영역에 형성되고 MSi인 실리사이드로 이루어진 제 1 전극; 상기 제 2 에피택셜층상의 일정영역에 형성되고 MSi인 실리사이드로 이루어진 제 2 전극을 포함하여 구성됨을 특징으로 하는 발광 다이오드.
2. 제1항에 있어서, 상기 MSi인 실리사이드에서, M은 ⅢB~ⅧB 그룹으로 부터 선택된 천이금속 중 어느 하나임을 특징으로 하는 발광 다이오드.
3. 제1항에 있어서, 상기 제 1 전극을 이루는 MSi인 실리사이드에서, M은 ⅢB~ⅤB 그룹으로 부터 선택된 천이금속 중 어느 하나임을 특징으로 하는 발광 다이오드.
4. 제1항에 있어서, 상기 제 2 전극을 이루는 MSi인 실리사이드에서, M은 ⅥB~ⅧB 그룹으로 부터 선택된 천이금속 중 어느 하나임을 특징으로 하는 발광 다이오드.
5. 기판; 상기 기판상에 형성되는 제 1 GaN층; 상기 제 1 GaN층상의 일정영역에 형성되는 활성층; 상기 활성층상에 형성되는 제 2 GaN층; 상기 제 1 GaN층상의 일정영역에 형성되고, MSi_x(x=1~2)인 실리사이드로 이루어진 제 1 층과 Au 또는 Al으로 이루어진 제 2 층이 적층되어 형성되는 제 1 전극; 상기 제 2 GaN층상의 일정영역에 형성되고, MSi_x(x=1~2)인 실리사이드로 이루어진 제 1 층과 Au 또는 Al으로 이루어진 제 2 층이 적층되어 형성되는 제 2 전극을 포함하여 구성됨을 특징으로 하는 발광 다이오드.
6. 제5항에 있어서, 상기 제1전극을 이루는 MSi_x(x=1~2)인 실리사이드에서, M은 ⅢB~ⅤB 그룹으로 부터 선택된 천이금속 중 어느 하나임을 특징으로 하는 발광 다이오드.
7. 제5항에 있어서, 상기 제2전극을 이루는 MSi_x(x=1~2)인 실리사이드에서, M은 ⅥB~ⅧB 그룹으로 부터 선택된 천이금속 중 어느 하나임을 특징으로 하는 발광 다이오드.
8. 기판; 상기 기판상에 형성되는 n형 GaN층; 상기 n형 GaN층상의 일정영역에 형성되는 활성층; 상기 활성층상에 형성되는 p형 GaN층; 상기 n형 GaN층상의 일정영역에 형성되고, ⅢB~ⅤB 그룹으로 부터 선택된 천이금속 중 어느 하나인 M와 MSi를 MSi_x(x=1~2)의 형태로 조합한 실리사이드로 이루어진 제 1 층과 Au 또는 Al으로 이루어진 제 2 층이 적층되어 형성되는 n형 전극; 상기 p형 GaN층상의 일정영역에 형성되고, ⅥB~ⅧB 그룹으로 부터 선택된 천이금속 중 어느 하나인 M과 Si를 MSi_x(x=1~2)의 형태로 조합한 실리사이드로 이루어진 제 1 층과 Au 또는 Al으로 이루어진 제 2 층이 적층되어 형성되는 p형 전극을 포함하여 구성됨을 특징으로 하는 발광 다이오드.
9. 기판상에 제 1 에피택셜층, 활성층 그리고 제 2 에피택셜층을 순차적으로 형성하는 제 1 스텝; 상기 활성층 및 제 2 에피택셜층을 패터닝하여 상기 제 1 에피택셜층의 일정 영역을 노출시키는 제 2 스텝; 상기 제 1, 제 2 에피택셜층상의 소정영역에 각각 ⅢB~ⅧB 그룹으로 부터 선택된 천이금속 중 적어도 하나와 Si를 적층한 후, 열처리 하여 실리사이드층을 형성하는 제 3 스텝; 상기 실리사이드층상에 Au 또는 Al을 형성하여 상기 제 1 에피택셜층의 소정 영역에는 제 1 전극을, 상기 제 2 에피택셜층의 소정영역에는 제 2 전극을 형성하는 제 4 스텝을 포함하여 이루어짐을 특징으로 하는 발광 다이오드 제조방법.
10. 제9항에 있어서, 상기 제 1 에피택셜층은 n형 GaN으로 형성하고, 상기 제 2 에피택셜층은 p형 GaN으로 형성함을 특징으로 하는 발광 다이오드 제조방법.
11. 제9항에 있어서, 상기 제 3 스텝에서, 제 1 에피택셜층상에 ⅢB~ⅤB 그룹으로 부터 선택된 천이금속 중 어느 하나를 형성함을 특징으로 하는 발광 다이오드 제조방법.
12. 제9항에 있어서, 상기 제 3 스텝에서, 제 2 에피택셜층상에 ⅥB~ⅧB 그룹으로 부터 선택된 천이금속 중 어느 하나를 형성함을 특징으로 하는 발광 다이오드 제조방법.
13. 제9항에 있어서, 상기 제 3 스텝에서, 천이금속과 실리콘은 이-빔(e-beam) 또는 스퍼터 방법으로 형성함을 특징으로 하는 발광 다이오드 제조방법.
14. 제9항에 있어서, 상기 제 3 스텝에서, 천이금속과 실리콘의 두께비는 1 : 1 또는 1 : 2임을 특징으로 하는 발광 다이오드 제조방법.
15. 제9항에 있어서, 상기 실리사이드층은 제 1, 제 2 에피택셜층상의 소정영역에 천이금속, 실리콘, 천이금속을 순차적으로 적층한 후, 열처리하여 형성함을 특징으로 하는 발광 다이오드 제조방법.
16. 기판상에 제 1 에피택셜층, 활성층 그리고 제 2 에피택셜층을 순차적으로 형성하는 제 1 스텝; 상기 활성층 및 제 2 에피택셜층을 패터닝하여 상기 제 1 에피택셜층의 일정 영역을 노출시키는 제 2 스텝; 상기 제 1, 제 2 에피택셜층상의 소정영역에 코스퍼터(cosputter) 또는 실리사이드 타겟을 이용하여 실리사이드층을 형성하고, 상기 실리사이드층상에 Au 또는 Al을 형성하여 상기 제 1 에피택셜층의 소정영역에는 제 1 전극을, 상기 제 2 에피택셜층의 소정영역에는 제 2 전극을 형성하는 제 3 스텝을 포함하여 이루어짐을 특징으로 하는 발광 다이오드 제조방법.
17. 제16항에 있어서, 상기 실리사이드층의 조성비는 타겟의 면적, 타겟의 양, 바이어스 전압 중 어느 하나로 조절함을 특징으로 하는 발광 다이오드 제조방법.

Images