KR100252867B1 - 반도체 소자의 박막 식각방법 - Google Patents

반도체 소자의 박막 식각방법 Download PDF

Info

Publication number
KR100252867B1
KR100252867B1 KR1019970063356A KR19970063356A KR100252867B1 KR 100252867 B1 KR100252867 B1 KR 100252867B1 KR 1019970063356 A KR1019970063356 A KR 1019970063356A KR 19970063356 A KR19970063356 A KR 19970063356A KR 100252867 B1 KR100252867 B1 KR 100252867B1
Authority
KR
South Korea
Prior art keywords
etching
contact hole
semiconductor device
thin film
gas
Prior art date
Application number
KR1019970063356A
Other languages
English (en)
Other versions
KR19990042514A (ko
Inventor
김한수
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019970063356A priority Critical patent/KR100252867B1/ko
Publication of KR19990042514A publication Critical patent/KR19990042514A/ko
Application granted granted Critical
Publication of KR100252867B1 publication Critical patent/KR100252867B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/7684—Smoothing; Planarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H01L21/32137—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas of silicon-containing layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은 식각 균일도(Etch Uniformity) 향상 및 잔여물을 남지 않게 하는데 적당한 반도체 소자의 박막 식각방법에 관한 것으로서, 기판상에 절연막을 형성하는 단계와, 상기 기판의 표면이 소정부분 노출되도록 상기 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 기판의 전면에 전도층을 형성하는 단계와, 상기 전도층에 Cl2+ N2가스를 이용한 플라즈마 식각장비로 소정두께 만큼 1차 식각하는 단계와, 그리고 상기 잔존하는 전도층을 SF6에 O2또는 Ar 등을 첨가한 식각가스를 이용한 플라즈마 식각장비로 2차 식각하여 콘택홀내부에 플러그를 형성하는 단계를 포함하여 형성함을 특징으로 한다.

Description

반도체 소자의 박막 식각방법
본 발명은 반도체 소자의 제조 공정에 관한 것으로, 특히 식각 균일도(Etch Uniformity) 향상 및 잔여물을 남지 않게 하는데 적당한 반도체 소자의 박막 식각방법에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래의 반도체 소자의 박막 식각방법을 설명하면 다음과 같다.
도 1a 내지 도 1c는 종래의 반도체 소자의 박막 식각방법을 나타낸 공정단면도이다.
도 1a에 도시한 바와같이 반도체 기판(11)상에 절연막(12)을 형성하고, 사진석판술 및 식각공정으로 상기 반도체 기판(11)의 표면이 소정부분 노출되도록 상기 절연막(12)을 선택적으로 식각하여 콘택홀(13)을 형성한다.
도 1b에 도시한 바와같이 상기 콘택홀(13)을 포함한 반도체 기판(11)의 전면에 폴리 실리콘층(14)을 형성한다.
도 1c에 도시한 바와같이 플라즈마 식각장비에서 상기 폴리 실리콘층(14)을 선택적으로 식각하여 플러그(14a)를 형성한다.
여기서 상기 플라즈마 식각장비에 사용되는 식각가스로 SF6에 산소(O2) 또는 아르곤(Ar) 등을 첨가하여 사용한다.
한편, 상기 폴리 실리콘층(14)은 두 단계의 식각공정으로 플러그(14a)를 형성하는데 먼저, 1단계에서 식각종말점(End Point)을 검출하고, 이어 2단계에서 오버에치(Over Etch)를 실시하여 식각한다.
그러나 상기와 같은 종래의 반도체 소자의 박막 식각방법에 있어서 플라즈마 식각가스로 SF6에 산소(O2), 아르곤(Ar) 등을 사용함으로써 플라즈마 식각시 직진성 보다는 측면 식각의 성질이 강하기 때문에 식각균일도가 좋지 않고, 균일한 식각이 요구되는 깊은 콘택홀내의 플러그형성시 웨이퍼내 식각량 차이가 생겨 제품에 치명적인 결함이 발생하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 플라즈마 식각장비에서 식각가스의 특성을 이용한 식각가스를 사용하여 식각균일도를 향상 및 잔여물을 제거시키도록 한 반도체 소자의 박막 식각방법을 제공하는데 그 목적이 있다.
도 1a 내지 도 1c는 종래의 반도체 소자의 박막 식각방법을 나타낸 공정단면도
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 박막 식각방법을 나타낸 공정단면도
도면의 주요 부분에 대한 부호의 설명
21 : 반도체 기판 22 : 절연막
23 : 콘택홀 24 : 폴리 실리콘층
24a : 플러그
상기와 같은 목적을 달성하기 위한 본 발명에 의한 반도체 소자의 박막 식각방법은 기판상에 절연막을 형성하는 단계와, 상기 기판의 표면이 소정부분 노출되도록 상기 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계와, 상기 콘택홀을 포함한 기판의 전면에 전도층을 형성하는 단계와, 상기 전도층에 Cl2+ N2가스를 이용한 플라즈마 식각장비로 소정두께 만큼 1차 식각하는 단계와, 그리고 상기 잔존하는 전도층을 SF6에 O2또는 Ar 등을 첨가한 식각가스를 이용한 플라즈마 식각장비로 2차 식각하여 콘택홀내부에 플러그를 형성하는 단계를 포함하여 형성함을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명에 의한 반도체 소자의 박막 식각방법을 상세히 설명하면 다음과 같다.
도 2a 내지 도 2d는 본 발명에 의한 반도체 소자의 박막 식각방법을 나타낸 공정단면도이다.
도 2a에 도시한 바와같이 반도체 기판(21)상에 절연막(22)을 형성하고, 사진석판술 및 식각공정에 의해 상기 반도체 기판(21)의 표면이 소정부분 노출되도록 상기 절연막(22)을 선택적으로 식각하여 콘택홀(23)을 형성한다.
도 2b에 도시한 바와같이 상기 콘택홀(23)을 포함한 반도체 기판(21)의 전면에 폴리 실리콘층(24)을 형성한다.
도 2c에 도시한 바와같이 플라즈마 식각장비를 이용하여 상기 폴리 실리콘층(24)의 표면으로부터 깊이방향으로 70%정도를 식각한다.
여기서 상기 플라즈마 식각장비의 식각가스로 Cl2+ N2를 사용하고, Cl2+ N2의 구성비는 50 : 1이다.
한편, 상기 폴리 실리콘층(24)을 70%만 식각하는 이유는 이후 공정의 2차 플라즈마 식각시 식각종말점을 검출할 수 있는 최소한의 두께를 갖도록 한다.
또한 , Cl2+ N2가스를 이용한 이유는 플라즈마 식각에서 플라즈마 안정도가 높고, 폴리 실리콘층(24)과 다른 막질(예를 들면 산화막, 질화막, 감광제 등)과의 식각선택비가 우수하며 특히 O2및 N2가스를 소량 혼합할 경우 폴리 실리콘층 (24)의 식각에서 높은 균일도를 얻을 수 있다.
도 2d에 도시한 바와같이 플라즈마 식각장비를 이용하여 상기 폴리 실리콘층(24)이 상기 콘택홀(23)내부에만 남도록 식각하여 플러그(24a)를 형성한다.
여기서 상기 플라즈마 식각장비의 식각가스로 SF6에 산소(O2) 또는 아르곤(Ar) 등을 첨가하여 식각종말점을 검출 및 오버에치한다.
또한, 상기 2차 식각가스로 SF6에 산소(O2) 또는 아르곤(Ar) 등을 사용함으로써 잔여물을 깨끗이 제거할 수 있다.
이상에서 설명한 바와같이 본 발명에 의한 반도체 소자의 박막 식각방법에 있어서 플라즈마 식각장비에서 Cl2+ N2를 이용해 1차로 식각하고, 이후 SF6에 산소(O2) 또는 아르곤(Ar) 등을 첨가한 식각가스로 2차 식각함으로써 식각 균일도의 향상 및 잔여물을 완전히 제거할 수 있는 효과가 있다.

Claims (3)

  1. 기판상에 절연막을 형성하는 단계;
    상기 기판의 표면이 소정부분 노출되도록 상기 절연막을 선택적으로 제거하여 콘택홀을 형성하는 단계;
    상기 콘택홀을 포함한 기판의 전면에 전도층을 형성하는 단계;
    상기 전도층에 Cl2+ N2가스를 이용한 플라즈마 식각장비로 소정두께 만큼 1차 식각하는 단계; 그리고
    상기 잔존하는 전도층을 SF6에 O2또는 Ar 등을 첨가한 식각가스를 이용한 플라즈마 식각장비로 2차 식각하여 콘택홀내부에 플러그를 형성하는 단계를 포함하여 형성함을 특징으로 하는 반도체 소자의 박막 식각방법.
  2. 제 1 항에 있어서,
    상기 1차 식각되는 전도층은 표면으로부터 70% 정도 식각함을 특징으로 하는 반도체 소자의 박막 식각방법.
  3. 제 1 항에 있어서,
    상기 Cl2+ N2가스는 50 : 1의 구성비를 갖음을 특징으로 하는 반도체 소자의 박막 식각방법.
KR1019970063356A 1997-11-27 1997-11-27 반도체 소자의 박막 식각방법 KR100252867B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970063356A KR100252867B1 (ko) 1997-11-27 1997-11-27 반도체 소자의 박막 식각방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970063356A KR100252867B1 (ko) 1997-11-27 1997-11-27 반도체 소자의 박막 식각방법

Publications (2)

Publication Number Publication Date
KR19990042514A KR19990042514A (ko) 1999-06-15
KR100252867B1 true KR100252867B1 (ko) 2000-04-15

Family

ID=19525739

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970063356A KR100252867B1 (ko) 1997-11-27 1997-11-27 반도체 소자의 박막 식각방법

Country Status (1)

Country Link
KR (1) KR100252867B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100422021B1 (ko) * 2001-06-16 2004-03-12 (주)울텍 전이금속박막 건식 식각 공정

Also Published As

Publication number Publication date
KR19990042514A (ko) 1999-06-15

Similar Documents

Publication Publication Date Title
KR100512904B1 (ko) 반도체소자의 제조방법
KR910008983B1 (ko) 비등방성 식각을 이용한 잔유물 제거방법
KR100252867B1 (ko) 반도체 소자의 박막 식각방법
KR100278277B1 (ko) 실리사이드의콘택저항개선을위한반도체소자제조방법
KR20010045401A (ko) 반도체 소자의 게이트 형성방법
KR100282416B1 (ko) 반도체소자의제조방법
KR100424477B1 (ko) 전도성 성분 및 전도성 라인 형성방법
KR20030000592A (ko) Ｓｔｉ/ｄｔｉ 구조를 갖는 반도체 소자의 제조방법
KR20010058959A (ko) 반도체 소자의 제조 방법
KR0139072B1 (ko) 접촉구멍에 플러그를 형성하는 공정을 갖는 반도체 장치 제조방법
US5990018A (en) Oxide etching process using nitrogen plasma
KR100458087B1 (ko) 반도체장치제조방법
JP2001332510A (ja) 半導体装置およびその製造方法
KR100434312B1 (ko) 반도체 소자의 콘택홀 형성 방법
KR100249384B1 (ko) 접촉홀 형성방법
KR0142838B1 (ko) 플라즈마 식각 장치의 쳄버 크리닝 방법
KR100447261B1 (ko) 반도체 소자의 제조방법
KR0167694B1 (ko) 반도체 소자 제조시 경사 콘택홀 형성 방법
KR20030059418A (ko) 반도체 소자의 제조방법
KR20020032697A (ko) 반도체 소자의 측벽 스페이서 형성 방법
KR20010048306A (ko) 콘택 형성방법
KR20020080857A (ko) 박막트랜지스터 액정표시장치의 제조방법
KR20030091452A (ko) 피팅 현상을 방지하는 패턴 형성 방법
KR100259071B1 (ko) 반도체소자의 식각방법
KR20080084280A (ko) 반도체 소자의 게이트 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20041230

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee