KR100252503B1 - Apparatus and method for examining pci i/o bus line in a computer - Google Patents

Apparatus and method for examining pci i/o bus line in a computer Download PDF

Info

Publication number
KR100252503B1
KR100252503B1 KR1019970046912A KR19970046912A KR100252503B1 KR 100252503 B1 KR100252503 B1 KR 100252503B1 KR 1019970046912 A KR1019970046912 A KR 1019970046912A KR 19970046912 A KR19970046912 A KR 19970046912A KR 100252503 B1 KR100252503 B1 KR 100252503B1
Authority
KR
South Korea
Prior art keywords
signal
pci bus
signal line
searching
search
Prior art date
Application number
KR1019970046912A
Other languages
Korean (ko)
Other versions
KR19990025331A (en
Inventor
김영규
Original Assignee
강병호
대우통신주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 강병호, 대우통신주식회사 filed Critical 강병호
Priority to KR1019970046912A priority Critical patent/KR100252503B1/en
Publication of KR19990025331A publication Critical patent/KR19990025331A/en
Application granted granted Critical
Publication of KR100252503B1 publication Critical patent/KR100252503B1/en

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/36—Handling requests for interconnection or transfer for access to common bus or bus system
    • G06F13/362—Handling requests for interconnection or transfer for access to common bus or bus system with centralised access control
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4204—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus
    • G06F13/4221—Bus transfer protocol, e.g. handshake; Synchronisation on a parallel bus being an input/output bus, e.g. ISA bus, EISA bus, PCI bus, SCSI bus

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Debugging And Monitoring (AREA)

Abstract

PURPOSE: An apparatus and method for searching a PCI bus signal line of a medium size computer is provided for a user to offer a convenience by manufacturing by one board and attaching a slot of a PCI bus to a signal line searching device. CONSTITUTION: A processor unit(33) stores a searching program and outputs a signal line analysis command to a signal searching control unit(35), and displays a signal line of a PCI bus through a screen display unit(34). The signal searching control unit(35) inputs the signal line analysis command outputted from the processor unit(33), and outputs a control signal to a searching memory(32) and a PCI bus interface unit(31). If the control signal is inputted from the signal searching control unit(35), the searching memory(32) makes a preparation for storing the signal line. If the storing of the signal line is completed, the searching memory(32) outputs a storing completion signal to the processor unit(33). If the control signal is inputted from the signal searching control unit(35), the PCI bus interface unit(31) reads the signal line of the PCI bus and stores the signal line to the searching memory(32). The PCI bus interface unit(31), the searching memory(32), the processor unit(33), the screen display unit(34) and the signal searching control unit(35) are mounted to one board. The board is inserted in a slot of a PCI bus(10).

Description

중형 컴퓨터의 ＰＣＩ 버스 신호선 검색장치 및 방법 ( An apparatus and method for examining PCI I/O bus line in a computer )An apparatus and method for examining PCI I / O bus line in a computer

본 발명은 고속 중형 컴퓨터에서 채택되는 입출력 버스인 PCI 버스 신호선을 검색하는 장치에 관한 것이다.The present invention relates to an apparatus for searching for a PCI bus signal line, which is an input / output bus adopted in a high speed medium computer.

일반적으로 중대형 컴퓨터 시스템은 데이타 처리능력을 향상시키기 위하여 다수의 프로세서를 채택한 멀티 프로세서 시스템으로 구현되는데, 멀티 프로세서 시스템은 공통의 시스템 버스에 다수개의 프로세서 보드와, 메모리 보드, 입출력 보드가 연결되어 데이타를 교환하도록 구성되어 있다.In general, a medium to large computer system is implemented as a multiprocessor system employing a plurality of processors in order to improve data processing capability. A multiprocessor system includes a plurality of processor boards, memory boards, and input / output boards connected to a common system bus to transfer data. It is configured to exchange.

즉, 멀티 프로세서 시스템은 시스템 보드들간의 정보전달의 통로가 되는 시스템 버스와 외부의 입출력 디바이스를 연결하기 위한 입출력 버스가 분리되어 있고, 각 버스는 전용버스 혹은 표준버스로 되어 있는 바, 중형 컴퓨터에서 입출력 버스로는 PCI 버스가 채택되어 사용된다.In other words, in a multiprocessor system, the system bus, which is a path for information transfer between system boards, and the I / O bus for connecting external I / O devices are separated, and each bus is a dedicated bus or a standard bus. The PCI bus is adopted as the input / output bus.

상기한 중형 컴퓨터에서 PCI 버스에서 동작되고 있는 신호선을 검색하기 위하여 종래에는 도 2에 도시된 바와 같이 PCI 버스를 PCI 버스 분석기(21)에 연결하고, 상기 PCI 버스 분석기(21)를 통해 감지되는 신호를 개인용 컴퓨터(PC)(22)에 연결하여 신호분석을 하도록 되어있다.In order to search for a signal line operating in the PCI bus in the medium computer, a PCI bus is connected to the PCI bus analyzer 21 as shown in FIG. 2 and a signal sensed by the PCI bus analyzer 21 is conventionally used. Is connected to a personal computer (PC) 22 to perform signal analysis.

즉, 종래에는 값비싼 PCI 버스 분석기(21)를 별도로 구입하여야 하고, PCI 버스 분석기(21)와 개인용 컴퓨터(22)를 연결하여 사용하여야 하기 때문에 사용하는데 상당한 불편함이 있었으며, 필요한 장소에 쉽게 이동하면서 사용할 수 없다는 등의 문제점이 있었다.That is, in the past, expensive PCI bus analyzer 21 must be purchased separately, and the PCI bus analyzer 21 and the personal computer 22 must be connected and used, which is inconvenient to use, and can be easily moved to a necessary place. There was a problem such as not being available.

따라서, 본 발명은 상기와 같은 종래기술의 문제점을 해결하기 위해 안출된 것으로서, 하나의 보드로 제작될 수 있는 버스 신호선 검색장치 및 방법을 제공하는데 그 목적이 있다.Accordingly, an object of the present invention is to provide a bus signal line searching apparatus and method which can be fabricated as a single board to solve the problems of the prior art.

상기와 같은 목적을 달성하기 위하여 본 발명의 장치는, 검색 프로그램이 저장되어 신호검색 제어부로 신호선 분석 명령을 출력하고 화면 표시부를 통해 PCI 버스의 신호선을 디스플레이하는 프로세서부와, 상기 프로세서부에서 출력되는 신호선 분석 명령을 입력받아 검색 메모리와 PCI 버스 인터페이스부로 제어신호를 출력하는 상기 신호검색 제어부와, 상기 신호검색 제어부로부터 제어신호가 입력되면 신호선을 저장할 준비를 하고 신호선 저장이 완료되면 상기 프로세서부로 저장 완료신호를 출력하는 상기 검색 메모리와, 상기 신호검색 제어부로부터 제어신호가 입력되면 PCI 버스의 신호선을 읽은 후 상기 검색 메모리에 저장하는 상기 PCI 버스 인터페이스부로 구성된 것을 특징으로 한다.In order to achieve the above object, the apparatus of the present invention includes a processor for storing a search program and outputting a signal line analysis command to a signal search control unit, and displaying a signal line of a PCI bus through a screen display unit, which is output from the processor unit. The signal search control unit for receiving a signal line analysis command and outputting control signals to the search memory and the PCI bus interface unit, and preparing to store the signal line when the control signal is input from the signal search control unit, and storing the signal line when the signal line storage is completed. And a PCI bus interface unit for reading a signal line of the PCI bus and storing the signal in the search memory when a control signal is input from the signal search controller.

또한, 본 발명에 따른 방법은 PCI 버스 신호선의 동작흐름을 분석하기 위한 신호선 분석 명령이 출력되는 단계와, 검색 메모리가 PCI 버스 신호선을 저장하기 위해 준비하는 단계와, PCI 버스 신호선이 PCI 버스 인터페이스부를 통해 검색 메모리에 저장되는 단계와, 상기 PCI 버스 신호선이 화면에 표시되는 단계로 이루어진 것을 특징으로 한다.In addition, the method according to the present invention comprises the steps of outputting a signal line analysis command for analyzing the operation flow of the PCI bus signal line, preparing the search memory to store the PCI bus signal line, PCI bus signal line is a PCI bus interface unit And storing the PCI bus signal lines on the screen.

도 1은 본 발명이 적용되는 고속 중형 컴퓨터의 개략 구성을 도시한 블록도,1 is a block diagram showing a schematic configuration of a high speed medium computer to which the present invention is applied;

도 2는 종래기술에 따른 중형 컴퓨터의 PCI 버스 신호선 검색장치를 도시한 블록도,2 is a block diagram showing a PCI bus signal line searching apparatus of a medium computer according to the prior art;

도 3은 본 발명에 따른 중형 컴퓨터의 PCI 버스 신호선 검색장치를 도시한 블록도,3 is a block diagram showing a PCI bus signal line searching apparatus of a medium computer according to the present invention;

도 4는 본 발명에 따른 중형 컴퓨터의 PCI 버스 신호선 검색방법을 도시한 흐름도이다.4 is a flowchart illustrating a PCI bus signal line searching method of a medium computer according to the present invention.

*도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10: PCI 버스 12: 프로세서 보드(MPU)10: PCI bus 12: processor board (MPU)

14: 메모리 보드(MEM) 16: 입출력 제어보드(IOP)14: memory board (MEM) 16: input / output control board (IOP)

18: 시스템 제어보드 31: PCI 버스 인터페이스부18: System Control Board 31: PCI Bus Interface

32: 검색 메모리 33: 프로세서부32: search memory 33: processor unit

34: 화면 표시부 35: 신호검색 제어부34: screen display part 35: signal search control part

이하, 첨부된 도면을 참조하여 본 발명의 일 실시예를 보다 상세하게 살펴보도록 한다.Hereinafter, an embodiment of the present invention will be described in detail with reference to the accompanying drawings.

먼저, 본 발명이 적용되기에 적합한 중형 컴퓨터는 도 1에 도시된 바와 같이, 입출력 버스인 PCI 버스(10)에 연결된 다수의 프로세스 보드(MPU:12)와 다수의 메모리 보드(MEM:14)와, 다수의 입출력 제어보드(IOP:16)와, 시스템 제어보드(18)로 구성된다.First, as illustrated in FIG. 1, a medium computer suitable for the present invention may include a plurality of process boards (MPU) 12 and a plurality of memory boards (MEM: 14) connected to the PCI bus 10 as an input / output bus. And a plurality of input / output control boards IOP: 16 and a system control board 18.

또한, 도면에는 도시되지 않았으나 다수의 입출력 디바이스들이 상기 입출력보드(16)에 접속된다.In addition, although not shown, a plurality of input / output devices are connected to the input / output board 16.

이때, 상기 프로세스 보드(12)는 팬티엄 프로세서 및 캐쉬 메모리가 구비되며 운영체제 및 사용자의 프로그램을 수행하는 주 보드로서 공유 버스상에 10개의 보드까지 확장이 가능한 밀결합 다중 프로세스이다.In this case, the process board 12 includes a Pentium processor and a cache memory, and is a main board that executes programs of an operating system and a user, and is a tightly coupled multiple process that can be extended to 10 boards on a shared bus.

상기 메모리 보드(14)는 운영체제 및 사용자의 프로그램 및 데이타를 저장하는 보드로서 16M 비트의 DRAM을 기반으로 256M의 기억용량을 보드당 가질 수 있고, 공유버스상에 최대 8장까지 실장할 수 있다.The memory board 14 is a board that stores programs and data of an operating system and a user. The memory board 14 may have a storage capacity of 256M per board based on 16M bits of DRAM and may be mounted on a shared bus up to eight.

또한, 입출력 제어보드(16)는 디스크와 테이프등과 같은 대용량의 디바이스와 주기억장치 사이의 데이터 전송을 효율적으로 처리하기 위한 프로세싱과 통로역할을 담당하는 보드로서, 블록 입출력 디바이스의 제어를 위한 디바이스를 저장하기 위한 롬 및 로칼 램을 구비하며 전송데이타를 임시 저장하기 위한 대용량의 버퍼도 가지고 있다.In addition, the input / output control board 16 is a board that is responsible for processing and passage roles for efficiently processing data transfer between a large-capacity device such as a disk and a tape and a main memory, and a device for controlling a block input / output device. It has ROM and local RAM to store and has a large buffer to temporarily store transmission data.

상기 입출력 제어보드(16)는 복수개의 SCSI-2버스 인터페이스를 제공함으로써, 다양한 블록 디바이스( 예를 들면, 하드 디스크, 디스크 어레이, 광디스크, 릴 테이프, DAT, VT 등 )로부터 입출력 요구를 처리한다. 또한, 상기 입출력 제어보드(16)은 고속 백업 기능을 구비하고 있는 바, 이는 같은 입출력 처리기 내에 있는 블록 디바이스간의 데이터 전송시 내부에서 처리하는 기능이다.The input / output control board 16 provides a plurality of SCSI-2 bus interfaces to process input / output requests from various block devices (for example, hard disks, disk arrays, optical disks, reel tapes, DATs, VTs, and the like). In addition, the input / output control board 16 has a high-speed backup function, which is a function that is processed internally during data transfer between block devices in the same input / output processor.

상기 시스템 제어보드(18)은 시스템 부트 및 초기화, 시스템 운영 상태의 감시 및 표시, 고장진단 등 시스템 차원의 제어기능을 수행하고, 시스템 전체 자원으로써 시스템 버스 클럭, 기준 시계, 시스템 구성표, 콘솔, 프린터 등을 제공한다. 상기한 시스템 제어보드(18)는 2개까지 장착할 수 있으며, LAN, WAN, ISDN등의 통신 디바이스 연결을 위하여 VME 버스 인터페이스를 제공한다. 여기서 VME 버스에 연결될 수 있는 문자입출력 및 통신 디바이스는 이더넷 제어기, FDDI 제어기, 터미날 제어기, X.25 제어기, ISDN 제어기 등이다.The system control board 18 performs system level control functions such as booting and initializing the system, monitoring and displaying the system operation status, and diagnosing a failure. The system control board 18 includes system bus clocks, reference clocks, system schemes, consoles, and printers as system-wide resources. And so on. The system control board 18 can be mounted up to two, and provides a VME bus interface for connecting communication devices such as LAN, WAN, and ISDN. The character I / O and communication devices that can be connected to the VME bus here are Ethernet controllers, FDDI controllers, terminal controllers, X.25 controllers, ISDN controllers, and the like.

상기와 같이 구성된 PCI 버스가 채택된 중형 컴퓨터에서, 상기 PCI 버스 신호선을 검색하기 위한 장치는 도 3에 도시된 바와 같이 검색 프로그램이 저장되어 신호검색 제어부(35)로 신호선 분석 명령을 출력하고 화면 표시부(34)를 통해 PCI 버스의 신호선을 디스플레이하는 프로세서부(33)와, 상기 프로세서부(33)에서 출력되는 신호선 분석 명령을 입력받아 검색 메모리(32)와 PCI 버스 인터페이스부(31)로 제어신호를 출력하는 상기 신호검색 제어부(35)와, 상기 신호검색 제어부(35)로부터 제어신호가 입력되면 신호선을 저장할 준비를 하고 신호선 저장이 완료되면 상기 프로세서부(33)로 저장 완료신호를 출력하는 상기 검색 메모리(32)와, 상기 신호검색 제어부(35)로부터 제어신호가 입력되면 PCI 버스의 신호선을 읽은 후 상기 검색 메모리(32)에 저장하는 상기 PCI 버스 인터페이스부(31)로 구성된다.In the medium computer employing the PCI bus configured as described above, the apparatus for searching for the PCI bus signal line is stored in the search program as shown in Figure 3 to output the signal line analysis command to the signal search control unit 35 and the screen display unit A processor unit 33 displaying a signal line of the PCI bus through the 34 and a signal line analysis command output from the processor unit 33 and receiving a control signal to the search memory 32 and the PCI bus interface unit 31. The signal retrieval control unit 35 for outputting the control signal, and when the control signal is input from the signal retrieval control unit 35, preparing to store a signal line, and outputting a storage completion signal to the processor unit 33 when the signal line storage is completed. When the control signal is input from the search memory 32 and the signal search control unit 35, the PCI signal is read from the signal bus of the PCI bus and stored in the search memory 32. It is composed of a bus interface unit 31.

또한, 상기한 PCI 버스 인터페이스부(31)와 검색 메모리(32), 프로세서부(33), 화면 표시부(34) 및 신호검색 제어부(35)는 하나의 보드에 장착할 수 있고, 상기 보드를 PCI 버스(10)의 슬롯(slot)에 끼우도록 되어있다.In addition, the PCI bus interface unit 31, the search memory 32, the processor unit 33, the screen display unit 34 and the signal search control unit 35 may be mounted on one board, and the board is PCI It is adapted to fit into a slot of the bus 10.

상기와 같이 구성된 본 발명의 작용 및 효과를 도 3의 구성도 및 도 4의 흐름도를 참조하여 살펴보면 다음과 같다.The operation and effects of the present invention configured as described above will be described with reference to the configuration diagram of FIG. 3 and the flowchart of FIG. 4.

먼저, 본 발명에 의한 중형 컴퓨터의 PCI 버스 신호선 검색방법은 PCI 버스 신호선의 동작흐름을 분석하기 위한 신호선 분석 명령이 출력되는 단계와, 검색 메모리(32)가 PCI 버스 신호선을 저장하기 위해 준비하는 단계와, PCI 버스 신호선이 PCI 버스 인터페이스부(31)를 통해 검색 메모리(32)에 저장되는 단계와, 상기 PCI 버스 신호선이 화면에 표시되는 단계로 이루어진다.First, the PCI bus signal line searching method of a medium computer according to the present invention is a step of outputting a signal line analysis command for analyzing the operation flow of the PCI bus signal line, and the search memory 32 to prepare for storing the PCI bus signal line And the PCI bus signal line is stored in the search memory 32 through the PCI bus interface unit 31, and the PCI bus signal line is displayed on the screen.

이를 상세하게 설명하면, 프로세스부(33)는 PCI 버스 신호선의 동작 흐름을 분석하기 위하여 신호선 분석 명령을 신호검색 제어부(35)로 출력한다(단계 41).In detail, the processor 33 outputs a signal line analysis command to the signal search control unit 35 to analyze the operation flow of the PCI bus signal line (step 41).

상기 신호검색 제어부(35)는 상기 신호선 분석 명령이 입력되면 검색 메모리(32)로 제어신호를 출력하는 바(단계 42), 상기 검색 메모리(32)는 PCI 버스 신호선을 저장하기 위한 준비를 한다.The signal search control unit 35 outputs a control signal to the search memory 32 when the signal line analysis command is input (step 42), and the search memory 32 prepares to store the PCI bus signal line.

상기 검색 메모리(32)가 저장 준비를 완료하면(단계 43) 상기 신호검색 제어부(35)는 PCI 버스 인터페이스부(31)로 제어신호를 출력하는 바(단계 44), 상기 PCI 버스 인터페이스부(31)는 PCI 버스 신호선을 읽어들여 검색 메모리(32)로 저장한다(단계 45).When the search memory 32 is ready for storage (step 43), the signal search control unit 35 outputs a control signal to the PCI bus interface unit 31 (step 44). The PCI bus interface unit 31 ) Reads the PCI bus signal line and stores it into the search memory 32 (step 45).

상기 검색 메모리(32)는 PCI 버스 신호선의 저장이 모두 완료되면 상기 검색 메모리(32)는 프로세스부(33)로 저장 완료신호를 출력한다(단계 46). 상기 프로세서부(33)는 상기 저장 완료신호가 상기 검색 메모리(32)로부터 입력되면 상기 검색 메모리(32)에 저장된 PCI 버스 신호선을 화면 표시부(34)에 디스플레이한다(단계 47).When all the storage of the PCI bus signal line is completed, the search memory 32 outputs a storage completion signal to the processor 33 (step 46). When the storage completion signal is input from the search memory 32, the processor 33 displays the PCI bus signal line stored in the search memory 32 on the screen display 34 (step 47).

즉, PCI 버스 신호선을 검색하고자 하는 검색자는 상기 화면 표시부(34)에 디스플레이되는 PCI 버스 신호선을 보면서 오류를 검출할 수 있게 된다.That is, the searcher who wants to search the PCI bus signal line may detect an error while looking at the PCI bus signal line displayed on the screen display unit 34.

상기와 같이 본 발명은, PCI 버스의 슬롯에 신호선 검색장치가 부착되어 있기 때문에 사용이 매우 편리하고, 별도의 PCI 버스 분석기를 구입하지 않아도 되므로 경제적이며, 일정한 작업공간이 확보되지 않더라도 원하는 장소로 쉽게 이동하여 사용할 수 있는 효과가 있는 것이다.As described above, the present invention is very convenient to use because the signal line search device is attached to the slot of the PCI bus, economical because you do not need to purchase a separate PCI bus analyzer, even if a constant working space is not secured easily to a desired place There is an effect that can be moved and used.

Claims (2)

검색 프로그램이 저장되어 신호검색 제어부로 신호선 분석 명령을 출력하고 화면 표시부를 통해 PCI 버스의 신호선을 디스플레이하는 프로세서부와,A processor for storing a search program to output a signal line analysis command to a signal search controller and to display a signal line of a PCI bus through a screen display; 상기 프로세서부에서 출력되는 신호선 분석 명령을 입력받아 검색 메모리와 PCI 버스 인터페이스부로 제어신호를 출력하는 상기 신호검색 제어부와,The signal search controller which receives a signal line analysis command output from the processor and outputs a control signal to a search memory and a PCI bus interface; 상기 신호검색 제어부로부터 제어신호가 입력되면 신호선을 저장할 준비를 하고 신호선 저장이 완료되면 상기 프로세서부로 저장 완료신호를 출력하는 상기 검색 메모리와,The search memory for preparing to store a signal line when a control signal is input from the signal search control unit and outputting a storage completion signal to the processor unit when signal line storage is completed; 상기 신호검색 제어부로부터 제어신호가 입력되면 PCI 버스의 신호선을 읽은 후 상기 검색 메모리에 저장하는 상기 PCI 버스 인터페이스부로 구성된 것을 특징으로 하는 중형 컴퓨터의 PCI 버스 신호선 검색장치.And a PCI bus interface unit configured to read a signal line of a PCI bus and store it in the search memory when a control signal is input from the signal search control unit. PCI 버스 신호선의 동작흐름을 분석하기 위한 신호선 분석 명령이 출력되는 단계와,Outputting a signal line analysis command for analyzing the operation flow of the PCI bus signal line; 검색 메모리가 PCI 버스 신호선을 저장하기 위해 준비하는 단계와,Preparing the lookup memory to store the PCI bus signal lines; PCI 버스 신호선이 PCI 버스 인터페이스부를 통해 검색 메모리에 저장되는 단계와,The PCI bus signal line is stored in the search memory through the PCI bus interface; 상기 PCI 버스 신호선이 화면에 표시되는 단계로 이루어진 것을 특징으로 하는 중형 컴퓨터의 PCI 버스 신호선 검색방법.And displaying the PCI bus signal lines on a screen.
KR1019970046912A 1997-09-12 1997-09-12 Apparatus and method for examining pci i/o bus line in a computer KR100252503B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970046912A KR100252503B1 (en) 1997-09-12 1997-09-12 Apparatus and method for examining pci i/o bus line in a computer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970046912A KR100252503B1 (en) 1997-09-12 1997-09-12 Apparatus and method for examining pci i/o bus line in a computer

Publications (2)

Publication Number Publication Date
KR19990025331A KR19990025331A (en) 1999-04-06
KR100252503B1 true KR100252503B1 (en) 2000-04-15

Family

ID=19521193

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970046912A KR100252503B1 (en) 1997-09-12 1997-09-12 Apparatus and method for examining pci i/o bus line in a computer

Country Status (1)

Country Link
KR (1) KR100252503B1 (en)

Also Published As

Publication number Publication date
KR19990025331A (en) 1999-04-06

Similar Documents

Publication Publication Date Title
US5644705A (en) Method and apparatus for addressing and testing more than two ATA/IDE disk drive assemblies using an ISA bus
US5371861A (en) Personal computer with small computer system interface (SCSI) data flow storage controller capable of storing and processing multiple command descriptions ("threads")
US5121501A (en) First processor inserting hooks into software and sending unique identifications to output bus and second processor associating data frames and time with these unique identifications
KR0149891B1 (en) Bus status analyzer
US4628511A (en) Apparatus for analysis of computer channel failures
JPS634217B2 (en)
US5586279A (en) Data processing system and method for testing a data processor having a cache memory
JPH06103213A (en) Input/output device
US6092219A (en) Method for use of bus parking states to communicate diagnostic information
US6484273B1 (en) Integrated EJTAG external bus interface
US5377344A (en) Selective memory transaction monitor system
KR100252503B1 (en) Apparatus and method for examining pci i/o bus line in a computer
HU219931B (en) Computer system as well as method of operating the computer system
US6898644B1 (en) Method of programming I/O adapter settings for optimal performance
US5835297A (en) Detecting diskette insertion
US20040049511A1 (en) Method for acquiring and monitoring hardware data of computer system
KR0171768B1 (en) System bus analysis apparatus of computer system
KR0171767B1 (en) System bus analysis apparatus of computer system
KR100259943B1 (en) Apparatus and method for interfacing backplane to high speed micro-processor
JPS583246B2 (en) data processing system
JPH02278417A (en) Sector address converting circuit
Comerford Engineering workstations-Add-ons add versatility
KR0171774B1 (en) System bus analysis apparatus of computer system
JP3039054B2 (en) Image processing device
KR960014165B1 (en) Data backup method of computer

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee