KR100252310B1 - Method of manufacturing thin-film transistor - Google Patents

Method of manufacturing thin-film transistor Download PDF

Info

Publication number
KR100252310B1
KR100252310B1 KR1019970002448A KR19970002448A KR100252310B1 KR 100252310 B1 KR100252310 B1 KR 100252310B1 KR 1019970002448 A KR1019970002448 A KR 1019970002448A KR 19970002448 A KR19970002448 A KR 19970002448A KR 100252310 B1 KR100252310 B1 KR 100252310B1
Authority
KR
South Korea
Prior art keywords
layer
metal layer
benzocyclobutene
heat treatment
metal
Prior art date
Application number
KR1019970002448A
Other languages
Korean (ko)
Other versions
KR19980066748A (en
Inventor
김웅권
김정현
Original Assignee
구본준, 론 위라하디락사
엘지.필립스 엘시디주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 구본준, 론 위라하디락사, 엘지.필립스 엘시디주식회사 filed Critical 구본준, 론 위라하디락사
Priority to KR1019970002448A priority Critical patent/KR100252310B1/en
Publication of KR19980066748A publication Critical patent/KR19980066748A/en
Application granted granted Critical
Publication of KR100252310B1 publication Critical patent/KR100252310B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051—Deposition of metallic or metal-silicide layers
    • H01L21/32053—Deposition of metallic or metal-silicide layers of metal-silicide layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate

Abstract

PURPOSE: A method for fabricating a thin film transistor is provided to allow the formation of an ohmic contact layer at low temperature and thereby to obtain an excellent ohmic characteristic. CONSTITUTION: In the method, the first metal layer used as source and drain electrodes(203,205) is formed on a transparent insulating substrate(200), and a benzocyclobutene(BCB) layer is then formed on the first metal layer(203,205). The first metal layer(203,205) is made of copper, chromium or titanium, and the BCB layer includes silicon. Next, the first metal layer(203,205) and the BCB layer are treated with heat, so that a silicide layer(207) is formed at an interface between the first metal layer and the BCB layer by diffusion of metal into the BCB layer. The BCB layer is then removed, and a semiconductor layer(208) such as an amorphous silicon layer is formed on the silicide layer(207). Next, a gate insulating layer(209) is formed on the semiconductor layer(208), and the second metal layer used as a gate electrode(210) is formed on the gate insulating layer(209).

Description

박막트랜지스터의 제조방법Method of manufacturing thin film transistor

본 발명은 박막트랜지스터의 제조방법에 관한 것으로, 더 상세히는 금속과 벤조사이클로부텐을 열처리하여 실리사이드를 형성하는 방법과 이러한 방법에 의해 형성된 실리사이드를 오믹접촉층으로 이용하는 박막트랜지스터의 제조방법에 관한 것이다.The present invention relates to a method of manufacturing a thin film transistor, and more particularly, to a method of forming a silicide by heat-treating a metal and benzocyclobutene and a method of manufacturing a thin film transistor using the silicide formed by the method as an ohmic contact layer.

액정표시장치는 각 화소의 구동 및 제어를 위해 박막트랜지스터와 같은 능동소자를 스위칭소자로 이용하고 있다.The liquid crystal display uses an active element such as a thin film transistor as a switching element for driving and controlling each pixel.

박막트랜지스터어레이를 갖춘 일반적인 액정표시장치의 구성을 제1도를 참조하여 설명한다.A configuration of a general liquid crystal display device having a thin film transistor array will be described with reference to FIG.

액정표시장치는 서로 대향하는 제1, 제2의 기판으로 이루어져 있다. 박막트랜지스터어레이가 형성되는 제1기판(100)에는 데이터버스라인(123)이 횡방향으로, 게이트버스라인(120)이 종방향으로 평행하게 복수개 설치되어 있으며, 소스/드레인전극, 반도체층, 게이트전극으로 이루어진 박막트랜지스터는 각 게이트버스라인과 각 데이터버스라인의 교차점에 설치되어 있다. 박막트랜지스터의 게이트전극은 게이트버스라인(10)에서 분기되며, 소스전극은 데이터버스라인(123)에서 분기된다. 게이트버스라인과 데이터버스라인이 교차하여 만드는 영역에는 화소전극(130)이 설치되어 있다. 화소전극(130)은 박막트랜지스터의 드레인전극과 전기적으로 연결되어 있다. 한편, 컬러필터층(151)과 대향전극(153) 등이 형성된 제2기판(150)은 제1기판(100)과 대향하여 설치되어 있다. 상기 제1기판과 제2기판 사이에는 액정(180)이 채워져 있으며, 제1기판과 제2기판의 바깥면에는 편광판(190,191)이 설치되어 있다.The liquid crystal display device is composed of first and second substrates facing each other. The first substrate 100 on which the thin film transistor array is formed is provided with a plurality of data bus lines 123 in the transverse direction and in parallel with the gate bus lines 120 in the longitudinal direction, and includes source / drain electrodes, semiconductor layers, and gates. A thin film transistor composed of electrodes is provided at the intersection of each gate bus line and each data bus line. The gate electrode of the thin film transistor is branched from the gate bus line 10, and the source electrode is branched from the data bus line 123. The pixel electrode 130 is provided in an area formed by the intersection of the gate bus line and the data bus line. The pixel electrode 130 is electrically connected to the drain electrode of the thin film transistor. On the other hand, the second substrate 150 on which the color filter layer 151 and the counter electrode 153 are formed is provided to face the first substrate 100. The liquid crystal 180 is filled between the first substrate and the second substrate, and polarizers 190 and 191 are disposed on outer surfaces of the first substrate and the second substrate.

상기와 같은 구성을 갖는 액정표시장치의 화상표시는 게이트버스라인의 주사 신호와 데이터버스라인의 데이터신호에 의해 박막트랜지스터가 도통되고 도통된 박막트랜지스터에 연결된 화소전극에 전압이 가해짐으로써 액정의 배열이 변화되어 이루어진다.In the image display of the liquid crystal display having the above configuration, the thin film transistor is connected by the scan signal of the gate bus line and the data signal of the data bus line, and a voltage is applied to the pixel electrode connected to the thin film transistor. This is done by changing.

상기의 구성요소 중 박막트랜지스터의 개략적인 구성을 제2도를 참조하여 설명한다. 제2도는 게이트전극이 상측에, 소스/드레인전극이 하측에 설치된 스태거형 박막트랜지스터를 액정표시장치의 스위칭소자로 이용하는 경우의 단면도이다.A schematic configuration of the thin film transistor among the above components will be described with reference to FIG. 2. 2 is a cross sectional view of a case where a staggered thin film transistor having a gate electrode on the upper side and a source / drain electrode on the lower side is used as a switching element of the liquid crystal display device.

제2도를 참조하여, 박막트랜지스터의 구조를 설명하면 투명유리기판(100) 상에 Mo, Ta, Cr 등으로 된 소스전극(103)과 드레인전극(105)이 형성되어 있다. 드레인 전극은 기판 상에 형성된 ITO 등의 투명도전막으로 된 화소전극(130)과 연결되어 있다. 소스전극과 드레인전극에는 n+비정질실리콘의 오믹접촉층(107)이 형성되어 있으며, 오믹접촉층 및 기판 상에는 비정질실리콘의 반도체층(108)이 형성되어 있으며, 반도체층 상에는 질화실리콘의 게이트절연막(109)이, 그리고 게이트절연막상에는 게이트전극(110)이 형성되어 있다.Referring to FIG. 2, when the structure of the thin film transistor is described, a source electrode 103 and a drain electrode 105 made of Mo, Ta, Cr, or the like are formed on the transparent glass substrate 100. The drain electrode is connected to the pixel electrode 130 made of a transparent conductive film such as ITO formed on the substrate. An ohmic contact layer 107 of n + amorphous silicon is formed on the source electrode and the drain electrode, and an amorphous silicon semiconductor layer 108 is formed on the ohmic contact layer and the substrate, and a gate insulating film of silicon nitride is formed on the semiconductor layer. 109 and a gate electrode 110 are formed on the gate insulating film.

상기의 박막트랜지스터는 막의 증착 및 패터닝공정이 반복되어 형성되는데, 이하, 제3도를 참조하여 스태거형 박막트랜지스터의 제조방법을 설명한다.The thin film transistor is formed by repeatedly depositing and patterning a film. Hereinafter, a method of manufacturing a staggered thin film transistor will be described with reference to FIG. 3.

먼저, 기판(100)상에 Mo, Ta, Cr 등으로 된 제1금속층을 스퍼터링법을 이용하여 증착한다. 이어서, n+비정질실리콘 등의 오믹접촉층(107)을 증착한다. 증착된 제1금속층과 오믹접촉층을 차례로 패터닝하여 소스전극(103)과 드레인전극(105)을 형성한다. 상기의 소스전극과 드레인전극의 형성시에 소스버스라인도 형성된다(제3a도).First, a first metal layer made of Mo, Ta, Cr, or the like is deposited on the substrate 100 by sputtering. Subsequently, an ohmic contact layer 107 such as n + amorphous silicon is deposited. The deposited first metal layer and the ohmic contact layer are sequentially patterned to form a source electrode 103 and a drain electrode 105. A source bus line is also formed at the time of forming the source electrode and the drain electrode (Fig. 3A).

이어서, 비정질실리콘의 반도체층(108)과 질화실리콘의 게이트절연막(109)을 플라즈마CVD법을 이용하여 차례로 증착한다. 게이트절연막(109), 불순물반도체층(108), n+불순물반도체층(107)을 차례로 패터닝한다(제3b도).Subsequently, the semiconductor layer 108 of amorphous silicon and the gate insulating film 109 of silicon nitride are sequentially deposited by plasma CVD. The gate insulating film 109, the impurity semiconductor layer 108, and the n + impurity semiconductor layer 107 are patterned sequentially (FIG. 3B).

게이트절연막(109) 상에 Cr, Al 등으로 된 제2금속층을 증착한 후 패터닝하여 게이트전극(110)을 형성한다. 상기의 게이트전극의 형성시에 게이트버스라인도 형성된다(제3c도).A gate electrode 110 is formed by depositing and patterning a second metal layer of Cr, Al, or the like on the gate insulating layer 109. A gate bus line is also formed at the time of forming the gate electrode (Fig. 3C).

상기의 공정들을 거쳐 박막트랜지스터가 완성된다. 상기의 박막트랜지스터를 액정표시장치의 스위칭소자로 이용할 때, ITO등의 투명도전막을 증착한 후 패터닝하여 화소전극을 형성하는 공정이 추가되는데, 화소전극의 형성공정은 주로 박막트랜지스터의 소스/드레인 전극을 형성하는 공정이전에 행해지며, 화소전극(130)은 이후에 형성되는 드레인전극(105)과 전기적으로 연결된다.Through the above processes, the thin film transistor is completed. When the thin film transistor is used as a switching element of a liquid crystal display device, a process of forming a pixel electrode by depositing and patterning a transparent conductive film such as ITO is added. The process of forming the pixel electrode is mainly a source / drain electrode of the thin film transistor. The pixel electrode 130 is electrically connected to the drain electrode 105 to be formed later.

상기의 공정들을 거쳐 박막트랜지스터 및 액정표시장치의 제1기판이 만들어진다.Through the above processes, the first substrate of the thin film transistor and the liquid crystal display is manufactured.

상기의 같이 막의 증착 및 패터닝이 반복되어 박막트랜지스터를 비롯하여 액정표시장치의 제1기판이 만들어지는데, 상기 오믹접촉층의 증착은 일반적으로 300℃ 이상의 고온에서 이루어진다. 이처럼 증착온도가 높기 때문에, 오믹접촉층을 증착할 때에는 기판과 피착된 금속막의 열팽창계수의 차이로 인하여 금속막이 벗겨지는 박리현상 등이 일어난다.As described above, the deposition and patterning of the film are repeated to form the first substrate of the liquid crystal display including the thin film transistor. The deposition of the ohmic contact layer is generally performed at a high temperature of 300 ° C. or higher. As such, since the deposition temperature is high, when the ohmic contact layer is deposited, a peeling phenomenon occurs in which the metal film is peeled off due to the difference in thermal expansion coefficient between the substrate and the deposited metal film.

그리고, 좋은 화질의 액정표시장치를 얻기 위해서는 우수한 On/Off 특성이 요구되는데, 오믹접촉층의 오믹특성이 좋을수록 우수한 On/Off 특성이 얻어진다.Further, in order to obtain a liquid crystal display device having good image quality, excellent on / off characteristics are required. As the ohmic characteristics of the ohmic contact layer are better, excellent on / off characteristics are obtained.

따라서, 본 발명의 목적은 오믹접촉층을 낮은 온도에서 형성할 수 있는 박막트랜지스터의 제조방법 및 그 방법에 의헤 제조되는 박막트랜지스터를 제공하는 것이다.Accordingly, an object of the present invention is to provide a method for manufacturing a thin film transistor capable of forming an ohmic contact layer at a low temperature, and a thin film transistor manufactured by the method.

본 발명의 또 다른 목적은 오믹 특성이 우수한 박막트랜지스터를 제공하는 것이다.Still another object of the present invention is to provide a thin film transistor having excellent ohmic characteristics.

제1도는 일반적인 액정표시장치의 사시도이다.1 is a perspective view of a general liquid crystal display device.

제2도는 박막트랜지스터의 개략적인 구성을 나타내는 단면도이다.2 is a cross-sectional view showing a schematic configuration of a thin film transistor.

제3도는 종래의 일반적인 박막트랜지스터의 제조방법을 나타내는 공정단면도이다.3 is a process sectional view showing a conventional method for manufacturing a general thin film transistor.

제4도는 본 발명의 실시예에 따르는 박막트랜지스터의 제조방법을 나타내는 공정단면도이다.4 is a process cross-sectional view showing a method of manufacturing a thin film transistor according to an embodiment of the present invention.

제5도는 본 발명의 실시예에 따르는 박막트랜지스터의 드레인전극과 접속된 화소전극을 갖는 액정표시장치의 단면구조도이다.5 is a cross-sectional structure diagram of a liquid crystal display device having a pixel electrode connected to a drain electrode of a thin film transistor according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

100,150,200 : 기판 103,203 : 소스전극100,150,200: substrate 103,203: source electrode

105,205 : 드레인 전극 108,208 : 반도체층105,205: drain electrode 108,208: semiconductor layer

109,209 : 절연막 110,210 : 게이트전극109,209 insulating film 110,210 gate electrode

130,230 : 화소전극 151 : 컬러필터130,230 pixel electrode 151 color filter

153 : 대향전극 190,191 ; 편광판153: counter electrode 190,191; Polarizer

123 : 데이터버스라인 120 : 게이트버스라인123: data bus line 120: gate bus line

206 : BCB막 207 : 실리사이드층206: BCB film 207: silicide layer

이러한 목적을 달성하기 위한 본 발명의 박막트랜지스터의 제조방법은 기판상에 소스전극과 드레인 전극이 되는 제1금속층을 형성하는 단계와, 상기 제1금속층 상에 벤조사이클로부텐(BCB)막을 형성하는 단계와, 상기 제1금속층과 상기 벤조사이클로부텐막을 열처리하여 상기 제1금속층 상에 실리사이드층을 형성하는 단계와, 상기 벤조사이클로부텐막을 제거하는 단계와, 상기 실리사이드층 상에 반도체층을 형성하는 단계와, 상기 반도체층 상에 게이트절연막을 형성하는 단계와 그리고, 상기 게이트절연막 상에 게이트전극이 되는 제2금속층을 형성하는 단계를 포함하여 이루어진다.In order to achieve the above object, a method of manufacturing a thin film transistor according to the present invention includes forming a first metal layer serving as a source electrode and a drain electrode on a substrate, and forming a benzocyclobutene (BCB) film on the first metal layer. And heat treating the first metal layer and the benzocyclobutene film to form a silicide layer on the first metal layer, removing the benzocyclobutene film, and forming a semiconductor layer on the silicide layer; And forming a gate insulating film on the semiconductor layer, and forming a second metal layer serving as a gate electrode on the gate insulating film.

상기와 같이 박막트랜지스터의 오믹접촉층 등으로 쓰이는 실리사이드층의 형성방법은 금속층과 벤조사이클로부텐을 형성하되 서로 접촉하도록 형성하는 단계와, 상기 금속층과 상기 벤조사이클로부텐층을 열처리하여 상기 금속층과 상기 벤조사이클로부텐층의 계면반응에 의한 실리사이드를 형성하는 단계를 포함하여 이루어진다.As described above, the method of forming the silicide layer used as the ohmic contact layer of the thin film transistor may include forming a metal layer and benzocyclobutene, but contacting each other, and heat treating the metal layer and the benzocyclobutene layer to heat the metal layer and the benzo. Forming a silicide by interfacial reaction of the cyclobutene layer.

벤조사이클로부텐막과 소스/드레인전극의 열처리시에 소스/드레인전극을 이루는 금속이 벤조사이클로부텐막으로 확산하여 금속-실리콘의 결합을 갖는 침전물이 생성되고 이 침전물, 즉 실리사이드는 박막트랜지스터의 오믹접촉층으로 우수한 오믹특성을 나타낸다. 상기의 소스/드레인을 이루는 금속이 Cu이나 Cr 또는 Ti일 경우 열처리온도는 250℃이며 열처리기간이 길수록 금속-실리콘의 결합이 많은 실리사이드가 형성되어 오믹특성이 우수해진다.During the heat treatment of the benzocyclobutene film and the source / drain electrode, the metal forming the source / drain electrode diffuses into the benzocyclobutene film to form a precipitate having a metal-silicon bond. The layer shows excellent ohmic characteristics. When the metal forming the source / drain is Cu, Cr, or Ti, the heat treatment temperature is 250 ° C., and the longer the heat treatment period is, the more silicide is formed between the metal-silicon bonds and the ohmic characteristics are excellent.

이하, 본 발명의 실시예에 따르는 박막트랜지스터의 제조방법을 제4도를 참조하여 설명한다.Hereinafter, a method of manufacturing a thin film transistor according to an embodiment of the present invention will be described with reference to FIG.

[실시예]EXAMPLE

Cu, Cr, Ti 등으로 된 제1금속층을 스퍼터링법 등을 이용하여 유리기판 등의 투명절연성기판(200) 상에 증착한 후 패터닝하여 소스전극(203)과 드레인전극(205)을 형성한다(제4a도).A first metal layer made of Cu, Cr, Ti, or the like is deposited on a transparent insulating substrate 200 such as a glass substrate by sputtering or the like, and then patterned to form a source electrode 203 and a drain electrode 205 ( 4a).

이어서, 소스전극(203)과 드레인전극(205)을 포함하여 기판(200)상에 벤조사이클로부텐(BCB, 206)를 도포한다. 벤조사이클로부텐의 도포방법으로는 스핀코팅법을 이용한다. 기판 상에 벤조사이클로부텐을 도포한 후 벤조사이클로부텐막이 Cu, Cr, Ti 등의 제1금속층과 양호하게 접착되도록 베이킹 및 경화공정을 거친다. 상기 베이킹 및 경화공정은 질소가스에서 행하되, 벤조사이클로부텐막이 산화되지 않도록 질소 중의 산소의 양은 10ppm이 되도록 한다(제4b도).Subsequently, benzocyclobutene (BCB, 206) is coated on the substrate 200 including the source electrode 203 and the drain electrode 205. As a coating method of benzocyclobutene, the spin coating method is used. After coating benzocyclobutene on the substrate, the benzocyclobutene film is subjected to a baking and curing process so that the benzocyclobutene film is well adhered to the first metal layer such as Cu, Cr, Ti, or the like. The baking and curing process is performed in nitrogen gas, but the amount of oxygen in nitrogen is 10 ppm so as not to oxidize the benzocyclobutene membrane (Fig. 4b).

이어서, 제1금속층을 형성하는 금속에 따라 각각 온도와 기간을 달리하여 열처리를 행한다. 제1금속층을 형성하는 금속이 Cu이면 열처리온도는 250℃, 열처리기간은 17시간의 조건으로 어닐한다. 제1금속층을 형성하는 금속이 Cr이면 열처리온도는 250℃, 열처리기간은 3시간 이상의 조건으로 어닐한다. 제1금속층을 형성하는 금속이 Ti이면 열처리온도는 250℃, 열처리기간은 10시간 이상의 조건으로 어닐한다.Subsequently, heat treatment is performed at different temperatures and periods depending on the metal forming the first metal layer. If the metal forming the first metal layer is Cu, the heat treatment temperature is annealed at 250 ° C. and the heat treatment period is 17 hours. If the metal forming the first metal layer is Cr, the annealing temperature is 250 ° C., and the annealing period is annealed for 3 hours or more. If the metal forming the first metal layer is Ti, the annealing temperature is 250 ° C., and the annealing period is annealed for 10 hours or more.

상기의 열처리에 의해 Cu, Cr, Ti 등의 제1금속이 벤조사이클로부텐막으로 확산한다. 제1금속의 벤조사이클로부텐막으로 확산여부 및 확산될 경우 어느 정도 확산되는가는 어닐온도 및 시간을 비롯한 여러 조건에 의해 달라지는데, 위에서 제시한 각각의 금속에 따른 온도와 시간에서는 각 금속의 벤조사이클로부텐막으로의 확산이 일어난다.By the above heat treatment, a first metal such as Cu, Cr, Ti, or the like diffuses into the benzocyclobutene film. The diffusion of the first metal into the benzocyclobutene membrane and the degree of diffusion to the benzocyclobutene membrane may vary depending on various conditions including annealing temperature and time. Diffusion to the butene membrane occurs.

Cu, Cr, Ti 등의 제1금속이 벤조사이클로부텐막으로 확산함에 따라 금속/BCB의 계면 주위의 벤조사이클로부텐막에는 금속-Si(예를 들어 Cu-Si, Cr-Si, Ti-Si) 결합을 갖는 침전물이 생성된다. 벤조사이클로부텐은 실리콘을 포함하여 산소, 탄소로 이루어진 유기물로 그 분자구조는 다음과 같다.As the first metals such as Cu, Cr, Ti, etc. diffuse into the benzocyclobutene film, the benzocyclobutene film around the metal / BCB interface has a metal-Si (for example, Cu-Si, Cr-Si, Ti-Si). A precipitate with bonds is produced. Benzocyclobutene is an organic substance composed of oxygen and carbon including silicon, and its molecular structure is as follows.

Figure kpo00002
Figure kpo00002

상기와 같은 분자구조를 갖는 벤조사이클로부텐으로 Cu, Cr, Ti 등의 제1금속이 확산되면 금속-Si의 결합을 갖는 침전물, 즉 실리사이드(207)가 형성된다. 제1금속과 벤조사이클로부텐의 계면 주위에 형성되는 실리사이드의 두께는 각각의 금속마다 어닐온도와 어닐기간을 달리함으로써 제어할 수 있는데 박막트랜지스터의 오믹접촉층으로서의 역할을 할 수 있도록 그 온도 및 기간을 설정한다(제4c도).When a first metal such as Cu, Cr, Ti, etc. is diffused into the benzocyclobutene having the molecular structure as described above, a precipitate having a metal-Si bond, that is, silicide 207 is formed. The thickness of the silicide formed around the interface between the first metal and the benzocyclobutene can be controlled by varying the annealing temperature and the annealing period for each metal. The temperature and duration of the silicide may be controlled to serve as an ohmic contact layer of the thin film transistor. (Fig. 4c).

어닐 후 소정두께의 실리사이드를 제외한 나머지 실리사이드 및 BCB를 에칭하여 제거한다. 벤조사이클로부텐의 에칭은 O2+SF6플라즈마 에칭을 이용한다. O2+SF6플라즈마 에칭으로 벤조사이클로부텐을 제거시 다른 플라즈마에칭에 비하여 에칭이 빨리 진행되며 산화막이 생성되지 않는다(제4d도).After annealing, the remaining silicide and BCB except for silicide having a predetermined thickness are etched and removed. Etching of benzocyclobutene uses an O 2 + SF 6 plasma etch. When benzocyclobutene is removed by O 2 + SF 6 plasma etching, etching proceeds faster than other plasma etching and no oxide film is formed (FIG. 4D).

이어서, 비정질실리콘 등의 반도체층(208)을 플라즈마CVD법 등을 이용하여 증착한 후 패터닝을 행한다(제4e도).Subsequently, a semiconductor layer 208 such as amorphous silicon is deposited by plasma CVD or the like and then patterned (FIG. 4E).

상기 반도체층 상에 질화실리콘층 또는 산화실리콘층 등을 증착한 후 패터닝하여 게이트절연막(209)을 형성한다. 게이트절연막은 본 실시예와 같이 반도체층상에만 형성할 수도 있지만 기판의 전체면을 덮도록 형성할 수도 있다(제4f도).A silicon nitride layer or a silicon oxide layer is deposited on the semiconductor layer and then patterned to form a gate insulating film 209. The gate insulating film may be formed only on the semiconductor layer as in the present embodiment, but may be formed so as to cover the entire surface of the substrate (FIG. 4f).

이어서, 상기 게이트절연막 상에 Mo, Ta, Cr 등으로 된 제2금속층을 증착한다. Mo, Ta, Cr 등의 제2금속층을 패터닝하여 게이트전극(210)을 형성한다(제4g도).Subsequently, a second metal layer of Mo, Ta, Cr, or the like is deposited on the gate insulating film. A second metal layer such as Mo, Ta, Cr, etc. is patterned to form the gate electrode 210 (FIG. 4g).

상기의 공정들을 거쳐 소스/드레인전극, 실리사이드층, 반도체층, 게이트절연막, 게이트전극이 형성되어 스태거형 박막트랜지스터가 제조된다.Through the above processes, a source / drain electrode, a silicide layer, a semiconductor layer, a gate insulating film, and a gate electrode are formed to manufacture a staggered thin film transistor.

액정표시장치의 화소전극(230)은 주로 소스/드레인 전극을 형성하기 위한 제1금속층을 증착하기 전에, ITO 등의 투명도전막을 기판의 전체면에 걸쳐 증착한 후 패터닝하여 형성하는데 제5a도에 나타낸 것과 같이 드레인전극과 전기적으로 연결되도록 형성한다.The pixel electrode 230 of the liquid crystal display is formed by depositing a transparent conductive film such as ITO over the entire surface of the substrate and then patterning it before depositing the first metal layer for forming the source / drain electrodes. As shown, it is formed to be electrically connected to the drain electrode.

또는 제5b도에 나타낸 것과 같이 박막트랜지스터를 형성한 후, ITo 등의 투명도전막을 증착 및 패터닝하여 드레인전극(205)과 전기적으로 연결되도록 화소전극(230)을 형성한다. 화소전극과 드레인전극의 전기적연결을 위해 드레인전극 상의 실리사이드(207)의 일부분을 선택적으로 제거한다.Alternatively, as shown in FIG. 5B, after forming the thin film transistor, the pixel electrode 230 is formed to be electrically connected to the drain electrode 205 by depositing and patterning a transparent conductive film such as ITo. A portion of the silicide 207 on the drain electrode is selectively removed for electrical connection between the pixel electrode and the drain electrode.

상기와 같이 금속과 벤조사이클로부텐의 열처리시의 계면반응을 이용하여 제조되는 박막트랜지스터의 오믹접촉층은 금속-Si의 결합을 갖는 실리사이드로 오믹특성이 우수하고 비교적 낮은 온도(250℃)로 형성할 수 있다. 상기의 오믹접촉층은 금속과 벤조사이클로부텐의 계면반응에 의해 형성되는 것으로 소스/드레인 전극의 전체면을 덮으며 형성되고 형성 후 실리사이드의 일부가 선택적으로 제거될 수 있다. 상기의 실리사이드의 오믹접촉층의 형성방법은 본 실시예의 박막트랜지스터 외에도 전극과 반도체층의 오믹접촉을 위한 오믹접촉층이 요구되는 반도체장치 모두에 적용시킬 수 있다.As described above, the ohmic contact layer of the thin film transistor manufactured using the interfacial reaction during the heat treatment of the metal and the benzocyclobutene is a silicide having a metal-Si bond and has excellent ohmic characteristics and can be formed at a relatively low temperature (250 ° C.). Can be. The ohmic contact layer is formed by an interfacial reaction between a metal and benzocyclobutene, and covers the entire surface of the source / drain electrode, and after formation, a part of the silicide may be selectively removed. The method of forming the silicide ohmic contact layer may be applied to both semiconductor devices requiring an ohmic contact layer for ohmic contact between the electrode and the semiconductor layer in addition to the thin film transistor of the present embodiment.

본 발명에 의하면, Cu, Cr, Ti 등으로된 금속과 벤조사이클로부텐을 250℃의 온도로 소정시간 열처리하여 생성된 금속/벤조사이클로부텐의 계면반응물인 실리사이드를 박막트랜지스터의 오믹접촉층으로 형성함으로써 균일한 두께를 가지며 오믹특성이 우수한 박막트랜지스터 및 박막트랜지스터를 스위칭소자로 사용하는 액정표시장치를 얻을 수 있다.According to the present invention, by forming a silicide which is an interfacial reactant of a metal / benzocyclobutene produced by heat-treating a metal made of Cu, Cr, Ti, etc. and benzocyclobutene at a temperature of 250 ° C. for a predetermined time, by forming an ohmic contact layer of a thin film transistor A liquid crystal display using a thin film transistor and a thin film transistor having a uniform thickness and excellent ohmic characteristics can be obtained.

Claims (9)

기판 상에 소스전극과 드레인 전극이 되는 제1금속층을 형성하는 단계와;Forming a first metal layer serving as a source electrode and a drain electrode on the substrate; 상기 제1금속층 상에 벤조사이클로부텐(BCB)막을 형성하는 단계와;Forming a benzocyclobutene (BCB) film on the first metal layer; 상기 제1금속층과 벤조사이클로부텐막을 열처리하여 제1금속층 상에 실리사이드층을 형성하는 단계와;Heat treating the first metal layer and the benzocyclobutene film to form a silicide layer on the first metal layer; 상기 벤조사이클로부텐막을 제거하는 단계와;Removing the benzocyclobutene membrane; 상기 실리사이드층 상에 반조체층을 형성하는 단계와;Forming a semi-structured layer on the silicide layer; 상기 반도체층 상에 게이트절연막을 형성하는 단계와 그리고, 게이트절연막상에 게이트전극이 되는 제2금속층을 형성하는 단계를 포함하여 이루어지는 박막트랜지스터의 제조방법.Forming a gate insulating film on the semiconductor layer, and forming a second metal layer serving as a gate electrode on the gate insulating film. 제1항에 있어서, 상기 제1금속층은 크롬(Cr)이며, 열처리온도는 250℃, 열처리기간은 3시간 이상인 것을 특징으로 하는 박막트랜지스터의 제조방법.The method of claim 1, wherein the first metal layer is chromium (Cr), a heat treatment temperature is 250 ° C., and a heat treatment period is 3 hours or more. 제1항에 있어서, 상기 제1금속층은 티탄(Ti)이며, 열처리온도는 250℃, 열처리기간은 10시간 이상인 것을 특징으로 하는 박막트랜지스터의 제조방법.The method of claim 1, wherein the first metal layer is titanium (Ti), a heat treatment temperature is 250 ° C., and a heat treatment period is 10 hours or more. 제1항에 있어서, 상기 제1금속층은 구리(Cu)이며, 열처리온도는 250℃, 열처리기간은 17시간 이상인 것을 특징으로 하는 박막트랜지스터의 제조방법.The method of claim 1, wherein the first metal layer is copper (Cu), a heat treatment temperature is 250 ° C., and a heat treatment period is 17 hours or longer. 제1항에 있어서, O2+SF6가스를 상기 벤조사이클로부텐(BCB)막의 에칭시의 에칭가스로 이용하는 것을 특징으로 하는 박막트랜지스터의 제조방법.The method of manufacturing a thin film transistor according to claim 1, wherein O 2 + SF 6 gas is used as an etching gas during etching of the benzocyclobutene (BCB) film. 금속층과 벤조사이클로부텐층을 형성하되 서로 접촉하도록 형성하는 단계와;Forming a metal layer and a benzocyclobutene layer so as to be in contact with each other; 상기 금속층과 상기 벤조사이클로부텐층을 열처리하여 실리사이드를 형성하는 단계를 포함하여 이루어지는 실리사이드의 형성방법.And heat treating the metal layer and the benzocyclobutene layer to form silicide. 제6항에 있어서, 상기 금속층은 크롬(Cr)이며, 열처리온도는 250℃, 열처리기간은 3시간 이상인 것을 특징으로 하는 실리사이드의 제조방법.The method of claim 6, wherein the metal layer is chromium (Cr), a heat treatment temperature is 250 ° C., and a heat treatment period is 3 hours or more. 제6항에 있어서, 상기 금속층은 티탄(Ti)이며, 열처리온도는 250℃, 열처리기간은 10시간 이상인 것을 특징으로 하는 실리사이드의 제조방법.The method of claim 6, wherein the metal layer is titanium (Ti), a heat treatment temperature is 250 ° C., and a heat treatment period is 10 hours or more. 제6항에 있어서, 상기 금속층은 구리(Cu)이며, 열처리온도는 250℃, 열처리기간은 17시간 이상인 것을 특징으로 하는 실리사이드의 제조방법.The method of claim 6, wherein the metal layer is copper (Cu), the heat treatment temperature is 250 ° C., and the heat treatment period is 17 hours or more.
KR1019970002448A 1997-01-28 1997-01-28 Method of manufacturing thin-film transistor KR100252310B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970002448A KR100252310B1 (en) 1997-01-28 1997-01-28 Method of manufacturing thin-film transistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970002448A KR100252310B1 (en) 1997-01-28 1997-01-28 Method of manufacturing thin-film transistor

Publications (2)

Publication Number Publication Date
KR19980066748A KR19980066748A (en) 1998-10-15
KR100252310B1 true KR100252310B1 (en) 2000-04-15

Family

ID=19495735

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970002448A KR100252310B1 (en) 1997-01-28 1997-01-28 Method of manufacturing thin-film transistor

Country Status (1)

Country Link
KR (1) KR100252310B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5127155B2 (en) * 2006-05-12 2013-01-23 株式会社日立製作所 Wiring and organic transistor and its manufacturing method

Also Published As

Publication number Publication date
KR19980066748A (en) 1998-10-15

Similar Documents

Publication Publication Date Title
US6087205A (en) Method of fabricating staggered thin film transistor with an improved ohmic contact structure
JPH1195256A (en) Active matrix substrate
KR100930362B1 (en) Polycrystalline Silicon Film Formation Method And Manufacturing Method Of Thin Film Transistor Including The Same
US7462291B2 (en) Method of fabricating array substrate for liquid crystal display device
KR100404351B1 (en) Thin-film transistor and fabrication method thereof
US5989782A (en) Method for producing liquid crystal display device
KR960010338B1 (en) Hydrogenizing method of polysilicon thin film transistor
KR100480368B1 (en) Thin film transistor and its manufacturing method
KR100303141B1 (en) Method for fabricating thin film transistor
KR100252310B1 (en) Method of manufacturing thin-film transistor
JPH1065174A (en) Thin-film transistor and its manufacture
KR100525436B1 (en) Process for crystallizing amorphous silicon and its application - fabricating method of TFT-LCD
JP2752983B2 (en) Method of manufacturing thin film transistor for liquid crystal display
JPH08172195A (en) Thin film transistor
JP2711003B2 (en) Matrix type display device
KR100696262B1 (en) Method of Fabricating Liquid Crystal Display Device
JP4271770B2 (en) Manufacturing method of TFT array substrate
KR950005488B1 (en) Making method of tft
KR20010066349A (en) Method of Fabricating Liquid Crystal Display Device
KR20000014381A (en) Thin film transistor and method for fabricating the same
JPH01113731A (en) Production of thin film semiconductor device
KR100303710B1 (en) Amorphous Silicon Thin Film Transistor and Liquid Crystal Display Device Structure and Manufacturing Method
KR100323736B1 (en) Thin film transistor and fabricating method thereof
KR0156216B1 (en) Fabricating method of thin film transistor
KR100452446B1 (en) Method for fabricating of poly silicon Thin film transistor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
N231 Notification of change of applicant
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121228

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20131227

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20141230

Year of fee payment: 16

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 17

FPAY Annual fee payment

Payment date: 20161214

Year of fee payment: 18

EXPY Expiration of term