KR100248722B1 - 이종송수신클록의 피씨엠데이터처리장치 - Google Patents

Abstract

본 발명은 소정의 수신 클록(RXCLK)에 따라 직렬변환 데이터를 제공받아 제1데이터(RXDO)와 상기 제1데이터(RXDO)를 시프트시킨 제2데이터(RXD1)를 생성하는 액세스 데이터발생부(10)와, 상기 액세스 데이터발생부(10)에서 생성된 제1및 제2데이터 중 어느 하나를 선택하는 데이터 선택부(20), 및 상기 데이터 선택부(20)에서 선택된 데이터를 병렬로 변환하여 최종적으로 송신하는 데이터 송신부(30)를 구비함으로써, 각기 서로 다른 송,수신 클록을 외부로부터 입력받아 동시에 사용하는 회로에서 데이터의 천이 구간에서 발생할 수 있는 손실을 방지할 수 있는 이종 송수신 클록의 피씨엠(PCM) 데이터 처리장치를 제공한다.

Description

이종 송수신 클록의 피씨엠 데이터 처리장치

본 발명은 피씨엠(PCM) 64K 병렬데이터의 천이 구간에서 데이터를 액세스하는 회로에 관한 것으로 특히, 송신클록과 수신클록을 서로 다른 클록 공급원에서 제공되는 경우에 적당한 이종 송수신 클록의 피시엠 데이터 처리장치에 관한 것이다.

일반적으로, 종래의 병렬데이터 처리장치에서는 피씨엠 64K 병렬데이터의 천이 구간에서 데이터를 읽었을 때, 클록 동기가 불안정함에 따라 전혀 다른 데이터 값을 가지게 되는 경우가 종종 발생된다.

더욱이, 송신클록과 수신클록을 서로 다른 클록 공급원에서 제공되는 경우에는 에러 발생의 빈도가 상당히 높아 시스템의 성능 및 신뢰성이 저하되는 문제점이 있었다.

따라서, 본 발명의 목적은 송신클록과 수신클록의 서로 다른 클록을 공급받아 동시에 사용하는 회로에 있어 데이터 천이 구간에서 발생하는 에러 손실을 방지할 수 있는 이종 송수신 클록의 피씨엠 데이터 처리장치를 제공하는 데 있다.

상기 목적을 달성하기 위한 본 발명의 기술적 수단은, 소정의 수신 클록 (RXCLK)에 따라 직렬변환 데이터를 제공받아 제1데이터(RXDO)와 상기 제1데이터(RXDO)를 시프트시킨 제2데이터(RXD1)를 생성하는 액세스 데이터발생부 (10)와, 상기 액세스 데이터발생부(10)에서 생성된 제1및 제2데이터 중 어느 하나를 선택하는 데이터 선택부(20), 및 상기 데이터 선택부(20)에서 선택된 데이터를 병렬로 변환하여 최종적으로 송신하는 데이터 송신부(30)를 구비한 것을 특징으로 한다.

제1도는 본 발명에 의한 피씨엠(PCM) 64K 병렬데이터 처리 장치를 나타낸 블록 회로도이고.

제2도는 제1도에 도시된 멀티플렉서의 단위 구성을 나타낸 예시도이고.

제3도는 제1도의 각종 입출력 신호의 동작을 나타낸 타이밍도이다.

* 도면의 주요부분에 대한 부호의 설명

10 : 액세스 데이터발생부 20 : 데이터 선택부

30 : 데이터 송신부 DF : 디플립플롭

MUX : 멀티플렉서

이하, 첨부한 도면을 참조하여 본 발명을 보다 상세하게 살펴보고자 한다.

제1도는 본 발명에 의한 피씨엠 병렬데이터 처리장치를 나타낸 구성도로서, 이에 도시되어 있는 바와 같이 병렬데이터를 소정의 수신 클록으로 읽어서 최초에 읽어들인 데이터(RXDO)와 상기 데이터(RXDO)를 소정비트 시프트(Shift)시켜 생성시킨 데이터 (RXD1)를 만드는 액세스 데이터발생부(10)와, 상기 액세스 데이터발생부(10)에서 만들어지는 두 형태의 데이터 중 어느 하나를 선택하는 데이터 선택부(20)와, 상기 데이터 선택부(20)에서 선택된 데이터를 최종적으로 송신하는 데이터 송신부(30)로 구성된다.

상기한 액세스 데이터발생부(10)는 입력되는 병렬신호를 직렬신호로 변환하는 병/직렬 변환부(11)와, 수신클록(RXCLK)을 입력받아 반전시켜 출력하는 제1인버터 (INV1)와, 데이터 입력단에 입력되는 상기 병/직렬 변환부(11)의 출력신호를 상기 제 1인버터(INV1)의 출력신호를 동기신호로 하여 입력받아 출력하는 제1D플립플롭 (DF1)과, 데이터 입력단에 입력되는 상기 제1D플립플롭(DF1)의 출력신호를 상기 제 1인버터(INV1)의 출력신호를 동기신호로 하여 입력받아 출력하는 제2D플립플롭 (DF2)으로 구성된다.

또한, 상기 데이터 선택부(20)는 상기 제1D플립플롭(DF1)의 출력신호를 제1및 제2데이터 입력단에 인가받고 제1제어신호에 따라 선택적으로 출력하는 제1멀티플렉서(MUX1)와, 송신클록(TXCLK)의 반전신호를 동기신호로 입력받아 데이터 입력단에 입력되는 신호를 출력하여 상기 제1멀티플렉서(MUX1)에 제1제어신호로 인가하는 제3D플립플롭(DF3)과, 상기 제3D플립플롭(DF3)의 출력신호와 수신클록(RXFCK)을 제1및 제2데이터 입력단에 인가받고 제2제어신호에 따라 선택적으로 출력하는 제 2멀티플렉서(MUX2)와, 로딩신호 입력시 설정된 초기값으로부터 상기 송신클록(TXCLK)의 반전신호를 동기신호로 사용하여 카운트하는 카운터(C)와, 상기 카운터(C)에서 발생되는 캐리신호와 송신클록(TXFCK)을 입력받아 부정 논리합하여 상기 카운터(C)의 로딩신호로 인가하는 노어게이트(NOR)로 구성된다.

이때, 상기 카운터(C)에서 발생되는 캐리신호는 상기 제2멀티플렉서(MUX2)의 제2제어신호로 사용된다.

또한, 상기 데이터 송신부(30)는 상기 카운터(C)에서 발생되는 캐리신호를 제어신호로 하여 제2데이터 입력단에 입력되는 제1멀티플렉서(MUX1)의 출력신호와 제1데이터 입력단에 입력되는 신호를 선택하여 출력하는 제3멀티플렉서(MUX3)와, 상기 제3멀티플렉서(MUX3)의 출력신호를 동기신호로 사용하여 데이터 입력단에 입력되는 송신클록(TXCLK)의 반전신호를 출력하여 상기 제3멀티플렉서(MUX3)의 제1데이터 입력단에 입력시키는 제4D플립플롭(DF4)과, 상기 송신클록(TXCLK)을 입력받아 반전시켜 상기 제3D플립플롭(DF3)과 카운터(C)의 동기신호로 제공하고 상기 제4D플립플롭(DF4)의 데이터 입력단에 인가하는 제2인버터(INV2)와, 상기 제4D플립플롭(DF4)의 출력 데이터를 병렬형태로 변환하는 직/병렬 변환부(31)로 구성된다.

또한, 상기 제1내지 제3멀티플렉서(MUX1~3)는 각각 첨부한 제2도에 도시되어 있는 바와 같이, 제2데이터 입력(B)과 선택신호(S)를 논리곱하여 출력하는 제1앤드게이트(AND1)와, 상기 선택신호(S)의 반전신호와 제1데이터 입력(A)을 논리곱 동작하여 출력하는 제2앤드게이트(AND2)와, 상기 제1및 제2앤드게이트(AND1, AND2)의 출력신호를 논리합하여 출력하는 오아게이트(OR)로 구성되어 있다.

이와 같이 구성된 본 발명의 작용 및 효과를 설명하면 다음과 같다.

병/직렬 변환부(11)에서 수신되는 병렬신호를 직렬신호(RXD 7:0)로 변환하여 출력하면, 제1D플립플롭(DF1)은 반전된 수신클록(RXCLK)에 동기되어 데이터를 읽어들인다.

또한, 상기 동작으로 읽어들인 데이터(RXD0)는 다시 제2D플립플롭(DF2)에 의하여 수신클록(RXCLK)의 1클록 간격에 대응한 시프트 데이터(RXD)가 생성딘다.

이때, 수신프레임 클록(RXFCK)이 '하이' 상태인 구간에서 새로운 바이트 (TXD7:0)가 송신되고자 할 때, 송신클록과 수신클록이 서로 다른 위상을 가지기 때문에 수신클록으로 한 번 읽은 데이터(RXDO)를 그대로 송신단에 넘겨주면 데이터 (RXDO)가 송신되는 구간에서 TXCLKN으로 데이터를 읽는 제4D플립플롭(DF4)의 출력(TXD 7:0)이 상기 데이터(RXDO)와 전혀 다른 값을 가질 수 있다.

따라서, 카운터(C)에서 64K 송신데이터의 마직막 비트임을 알리는 캐리신호 (RCO)가 '하이'가 되면 제2멀티플렉서(MUX2)가 RXFCK를 선택하여 상기 RXFCK가 '로우'가 되는 구간에서는 제2멀티플렉서(MUX2)와 제3D 플립플롭(DF3)의 출력이 모두 '로우'가 되어서 RXDO가 제1멀티플렉서(MUX1)로 출력이 되며, 제3도의 타이밍도에 도시되어 있는 경우 1과 같이 TXD로는 RXDO값이 출력된다.

만약, RXFCK가 '하이'인 구간에서 제3D플립플롭(DF3)의 클록공급원 TXCLKN의 상승에지가 존재하면 제3D플립플롭(DF3)의 출력이 '하이'가 되어서 제1멀티플렉서(MUX1)는 RXD1을 선택하게 되고, 그에 따라 제4D플립플롭(DF4)의 출력은 제3도의 타이밍도에 도시되어 있는 경우 2와 3과 같이 RXD1이 된다.

또한, 제3멀티플렉서(MUX3)는 카운터(C)의 캐리신호(RCO)가 '하이'인 구간에서 제1멀티플렉서(MUX1)의 출력을 선택하고 '로우'인 구간에서는 제4D플립플롭 (DF4)의 출력을 되돌려 받아서 바이트 단위로 데이터를 래치시켜 주는 역할을 한다.

또한, 제1멀티플렉서(MUX1)와 제2멀티플렉서(MUX2) 및 제3멀티플렉서 (MUX3)는 도 2에 도시되어 있는 바와 같이, 제어신호(S)가 '하이'일 경우에 제2데이터 입력단에 입력되는 신호(B)가 출력된다.

따라서, 본 발명에서는 각기 서로 다른 송,수신 클록을 외부로부터 입력받아 동시에 사용하는 회로에서 데이터의 천이 구간에서 발생할 수 있는 손실을 방지할 수 있는 효과가 있다.

Claims (6)

1. 소정의 수신 클록(RXCLK)에 따라 직렬변환 데이터를 제공받아 제1데이터 (RXDO)와 상기 제1데이터(RXDO)를 시프트시킨 제2데이터(RXD1)를 생성하는 액세스 데이터발생부(10); 상기 액세스 데이터발생부(10)에서 생성된 제1및 제2데이터 중 어느 하나를 선택하는 데이터 선택부(20); 및 상기 데이터 선택부(20)에서 선택된 데이터를 병렬로 변환하여 최종적으로 송신하는 데이터 송신부(30)를 구비한 것을 특징으로 하는 이종 송수신 클록의 피씨엠 데이터 처리장치.
2. 제 1항에 있어서, 상기 액세스 데이터발생부는, 병렬 데이터를 직렬 데이터로 변환하는 병/직렬 변환부(11); 수신클록(RXCLK)을 반전시키는 제1인버터(INV1); 상기 제1인버터의 출력 클록에 따라 상기 병/직렬 변환부에서 출력되는 데이터를 제공받아 래치하는 제1D플립플롭(DF1); 및 상기 제1인버터의 출력 클록에 따라 상기 제1D플립플롭에서 출력되는 데이터를 제공받아 래치하는 제2D플립플롭(DF2)으로 구성된 것을 특징으로 하는 이종 송수신 클록의 피씨엠 데이터 처리장치.
3. 제 1항에 있어서, 상기 데이터 선택부는, 상기 제1D플립플롭(DF1)과 제2D플립플롭으로부터 출력되는 신호를 각각 제공받아 제1제어신호에 따라 선택적으로 출력하는 제1멀티플렉서(MUX1); 소정의 반전 송신클록(TXCLK)에 따라 제1제어신호를 생성하여 상기 제1멀티플렉서(MUX1)로 공급하는 제3D플립폴롭(DF3); 상기 제3D플립플롭의 제1제어신호와 소정의 수신플레임클록(RXFCK)을 각각 제공받아 제2제어신호에 따라 선택적으로 출력하는 제2멀티플렉서(MUX2); 로딩신호 입력시 설정된 초기값으로부터 상기 송신클록(TXCLK)의 반전신호를 동기신호로 사용하여 카운트하는 카운터(C); 및 상기 카운터(C)에서 발생되는 캐리신호와 소정의 전송프레임클록(TXFCK)을 제공받아 논리 연산한 후 상기 카운터(C)의 로딩신호로 인가하는 노어게이트(NOR)로 구성된 것을 특징으로 하는 이종 송수신 클록의 피씨엠 데이터 처리장치.
4. 제3항에 있어서, 상기 카운터에서 발생되는 캐리신호는, 상기 제2멀티플렉서의 제2제어신호로 사용되는 것을 특징으로 하는 이종 송수신 클록의 피씨엠 데이터 처리장치.
5. 제1항에 있어서, 상기 데이터 송신부는, 상기 제1멀티플렉서의 출력신호와 소정의 피드백된 신호를 각각 제공받아 상기 카운터에서 발생되는 캐리신호에 따라 선택적으로 출력하는 제3멀티플렉서 (MUX3); 상기 제3멀티플렉서의 출력신호를 동기신호로 사용하여 소정의 반전 송신클록 (TXCLKN)을 직렬 출력하는 제4D플립플롭(DF4); 소정의 송신클록(TXCLK)을 반전시켜 상기 제3및 제 4D플립플롭과 카운터로 각각 동기신호를 제공하는 제2인버터(INV2); 및 상기 제4D플립플롭(DF4)의 출력 데이터를 병렬로 변환하여 출력하는 직/병렬 변환부(31)로 구성된 것을 특징으로 하는 이종 송수신 클록의 피씨엠 데이터 처리장치.
6. 제3항 또는 제 5항에 있어서, 상기 제1내지 제3멀티플렉서의 각각은, 제2데이터(B)과 선택신호(S)를 논리 연산하여 제1앤드게이트(AND1); 상기 선택신호(S)의 반전신호와 제1데이터(A)를 논리 연산하는 제2앤드게이트(AND2); 및 상기 제1및 제2앤드게이트의 출력신호를 논리 연산하는 오아게이트(OR)로 구성된 것을 특징으로 하는 이종 송수신 클록의 피씨엠 데이터 처리장치.