KR100243901B1 - 고전압펌핑회로 - Google Patents

고전압펌핑회로 Download PDF

Info

Publication number
KR100243901B1
KR100243901B1 KR1019930031874A KR930031874A KR100243901B1 KR 100243901 B1 KR100243901 B1 KR 100243901B1 KR 1019930031874 A KR1019930031874 A KR 1019930031874A KR 930031874 A KR930031874 A KR 930031874A KR 100243901 B1 KR100243901 B1 KR 100243901B1
Authority
KR
South Korea
Prior art keywords
node
high voltage
pumping
power supply
vpp
Prior art date
Application number
KR1019930031874A
Other languages
English (en)
Other versions
KR950022122A (ko
Inventor
정동식
이재진
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019930031874A priority Critical patent/KR100243901B1/ko
Publication of KR950022122A publication Critical patent/KR950022122A/ko
Application granted granted Critical
Publication of KR100243901B1 publication Critical patent/KR100243901B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dram (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Dc-Dc Converters (AREA)

Abstract

본 발명은 반도체 소자의 고전압 펌핑회로에 관한 것으로, 전하 펌핑 동작시에 전원전압(VEXT)에 노이즈가 발생하여 고전압(VPP) 보다 높은 전압이 전원전압(VEXT)에 인가되더라도 전류 누설 패스가 형성되지 못하도록, 전원전압(VEXT)과 고전압 펌핑단 사이에 게이트가 펌핑된 고전압(VPP)에 의해 제어되는 트랜지스터를 포함시켜 구현한 고전압 펌핑회로에 관한 기술이다.

Description

고전압 펌핑회로
제1도는 종래의 고전압 펌핑회로를 도시한 회로도.
제2도는 본 발명의 고전압 펌핑회로를 도시한 회로도.
* 도면의 주요부분에 대한 부호의 설명
11 : 제1펌핑단 12 : 제2펌핑단
본 발명은 반도체 소자의 고전압 펌핑회로(high voltage pumping circuit)에 관한 것으로, 특히 전하 펌핑 동작시에 전원전압(VEXT)에 노이즈가 발생하여 고전압(VPP) 보다 높은 전압이 전원전압(VEXT)에 인가되더라도 전류 누설 패스가 형성되지 못하도록, 전원전압(VEXT)과 고전압 펌핑단사이에 게이트가 펌핑된 고전압 (VPP)에 의해 제어되는 트랜지스터를 포함시켜 구현한 고전압 펌핑회로에 관한 것이다.
일반적으로, 고전압 펌핑회로는 반도체 소자의 내부회로를 구동하는 전원보다 더 높은 전위인 고전압(VPP)을 필요로 하는 회로, 예를 들어 디램소자의 워드라인 드라이버(word line driver)를 구동하기 위하여, 한쪽 노이드의 전위가 변화하면 다른쪽 노드의 전위가 그 변화되는 전위를 따라 변화하는 캐패시터의 특성을 이용한다.
제1도는 종래의 고전압 펌핑회로를 도시한 것으로, 좌우 대칭의 구조를 이루며 교대로 상반되게 동작하는 제1 및 제2펌핑단(11, 12)을 포함하고 있다.
제1 및 제2펌핑단(11, 12)으로 입력되는 신호(I11, I12, I21, I22)는 통상 링 발진기(ring oscillator)에서 출력되는 신호로 일정한 주기를 갖는 펄스 신호이다. 상기 신호(I11)과 신호(I22)는 서로 동일한 주기와 로직 상태를 가지고, 신호(I12)와 신호(I21) 또한 서로 동일한 주기와 로직 상태를 가지며 상기 신호(I11, I22)와는 서로 상반되게 동작한다.
제1도의 제1펌핑단(11)은 드레인과 소오스의 공통 노드로 입력신호(I11)이 인가되는 캐패시터 구조의 NMOS형 트랜지스터(CAP11)과, 드레인과 소오스의 공통 노드로 입력신호(I12)가 인가되는 캐패시터 구조의 NMOS형 트랜지스터(CAP12)와, 드레인과 게이트로 전원전압(VEXT)가 인가되며 소오스가 상기 NMOS형 트랜지스터(CAP11)의 게이트인 노드(N11)에 접속된 NMOS형 트랜지스터(M13)과, 전원전압(VEXT)과 상기 NMOS형 트랜지스터(CAP12)의 게이트인 노드(N12) 사이에 접속되며 게이트가 상기 노드(N11)에 연결된 프리차지 트랜지스터(M11)과, 드레인은 상기 노드(N12)에 연결되고 게이트는 제2펌핑단(12)에 크로스 커플드(cross coupled)구조로 접속되며 소오스와 벌크는 고전압 출력단(VPP)에 연결된 전달 트랜지스터(M12)로 이루어져 있다.
제2펌핑단(12)은 상기 제1펌핑단(11)과 그 구조는 동일하나 서로 상반되게 동작한다.
상기 제1도에서 제1 및 제2펌핑단(11, 12)의 전달 트랜지스터(M12, M22)는 각각의 드레인과 게이트가 크로스 커플드된 구조로 제1 및 제2 펌핑단(11, 12)의 동작을 서로 제어하기 위한 것이다.
상기 제1펌핑단(11)을 중심으로 하여 펌핑회로의 동작을 설명하기로 한다.
우선, 링 발진기로부터 출력된 신호에 의해 초기에 신호(I11, I12)가 로직로우, 로직하이인 상태라면 노드(N11)에는 NEXT - Vt(트랜지스터(M13)의 문턱전압)이 전달되게 된다. 이후 신호(I11, I12)가 로직하여, 로직로우로 전이하게 되면 캐패시터(CAP11)에 의해 노드(N11)이 전원전압(VEXT)보다 훨씬 높은 전위를 갖게 되어 프리차지 트랜지스터(M11)을 턴-온(turn-on)시키므로, 노드(N12)에 전원전압(VEXT)가 프리차지 된다. 이때 신호(I12)는 로직로우 상태이므로 캐패시터(CAP12)는 특별한 기능을 하지 못한다.
다음으로 신호(I11, I12)가 다시 로직로우, 로직하이 상태로 전이하게 되면 노드(N11)의 전위는 낮아지고 대신 캐패시터(CAP12)의 특성에 의해 노드(N12)의 전위가 프리차지된 전원전압(VEXT)보다 더 높은 전위로 변환하게 된다. 이때 제2펌핑단(12)은 상기 제1펌핑단(11)과 상반되게 동작하므로 노드(N22)에는 프리차지 상태인 전원전압(VEXT)가 유기되므로 전달 트랜지스터(M12)가 동작하여 고전압 출력단(VPP)에 캐패시터(CAP12)에 의해 높아진 노드(N12)의 전위가 전달되게 된다.
다시 신호(I11, I12)의 로직 상태가 변환되면 상기의 동작이 반복되며, 제2펌핑단(12)의 경우는 신호(I21, I22)의 로직 상태에 따라 상기와 동일한 동작이 이루어진다.
즉, 입력신호가 로직로우에서 로직하이 또는 로직하이에서 로직로우로 변환하는 각각의 경우에 상기 제1펌핑단(11)과 제2펌핑단(12)이 번갈아 동작하여 고전압 출력단(VPP)에 전하를 펌핑하게 되는 것이다.
그러나, 제1도의 고전압 펌핑회로는 여러 가지 요인으로 전원전압(VEXT)에 노이즈(noise)가 발생하여 전원전압(VEXT)의 전위가 펌핑된 고전압(VPP)+Vt(다이오드 구조의 트랜지스터(M13, M23)의 문턱전압)보다 높아지게되면 펌핑 동작시에 프리차지 트랜지스터(M11, M21)을 통한 전류 누설 또는 래치-업(latch-up)이 발생하여 펌핑효율이 저하되는 문제가 발생하며, 반도체 소자가 고집적화되어 소자의 내부회로를 구동하는 전원의 전위가 낮아질수록 이러한 문제는 더욱 심각해진다.
따라서, 본 발명에서는 상기 제1 및 제2펌핑단의 프리차지 트랜지스터(M11, M21)의 드레인과 전원전압(VEXT) 사이에 게이트가 펌핑된 고전압(VPP)에 의해 제어되는 트랜지스터를 포함시켜 펌핑회로를 구현함으로써, 전원전압(VEXT)에 높은 전위의 노이즈가 발생하더라도 전류 누설이나 래치-업이 생기지 못하도록 하여 펌핑회로의 효율을 향상시키는데에 그 목적이 있다.
제2도는 본 발명의 고전압 펌핑회로를 도시한 것으로, 제1도의 펌핑회로에 게이트가 펌핑된 고전압(VPP)에 의해 제어되는 트랜지스터(M14, M24)를 포함시켜 구현한 것이다.
본 발명의 펌핑회로에서는 전원전압(VEXT)에 노이즈가 발생하더라도 프리차지 동작시 노드(N12 또는 N22)에 VPP-Vt(트랜지스터(M14 또는 M24)의 문턱전압) 이하의 전압이 인가되므로 프리차지 트랜지스터(M11 또는 M21)에서의 전류 누설이나 래치-업이 발생하는 것을 근원적으로 방지할 수 있으며, 또한 펌핑 동작시에 프리차지 트랜지스터가 턴-온되어 전원전압(VEXT)로 펌핑 노드의 전위가 누설되는 것도 방지하여 고전압 펌피회로의 효율을 향상시키는 효과를 얻게 된다.

Claims (1)

  1. 좌우 대칭 구조를 이루며 교대로 펌핑 동작을 하는 제1펌핑단과 제2펌핑단으로 구성되어 출력단에 고전압(VPP)를 출력하는 반도체 소자의 고전압 펌핑회로에 있어서, 한쪽 노드로 제1입력신호가 인가되는 제1캐패시터 소자와, 한쪽 노드로 제2입력신호가 인가되는 제2캐패시터 소자와, 드레인과 게이트로 전원전압(VEXT)가 인가되며 소오스가 상기 제1캐패시터 소자의 다른쪽 노드인 제1노드에 접속된 다이오드 구조의 제1NMOS형 트랜지스터와, 드레인이 전원전압(VEXT)에 연결되고 게이트가 고전압 출력단(VPP)에 접속된 제2NMOS형 트랜지스터와, 상기 제2NMOS형 트랜지스터의 소오스와 상기 제2캐패시터 소자의 다른쪽 노드인 제2노드 사이에 접속되며 게이트가 상기 제1노드에 연결된 프리차지 트랜지스터와, 드레인은 상기 제2노드에 연결되고 게이트는 제2펌핑단의 전달 트랜지스터의 드레인에 크로스 커플드(cross coupled)구조로 접속되며 소오스와 벌크는 고전압 출력단(VPP)에 연결된 전달 트랜지스터로 이루어진 제1펌핑단과, 상기 제1펌핑단과 동일한 구조를 이루고 있으며, 제3 및 제4입력신호를 입력으로 하여 제1펌핑단과 교대로 상기 고전압 출력단(VPP)에 전하를 펌핑하는 제2펌핑단을 포함하는 것을 특징으로 하는 고전압 펌핑회로.
KR1019930031874A 1993-12-31 1993-12-31 고전압펌핑회로 KR100243901B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019930031874A KR100243901B1 (ko) 1993-12-31 1993-12-31 고전압펌핑회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019930031874A KR100243901B1 (ko) 1993-12-31 1993-12-31 고전압펌핑회로

Publications (2)

Publication Number Publication Date
KR950022122A KR950022122A (ko) 1995-07-26
KR100243901B1 true KR100243901B1 (ko) 2000-02-01

Family

ID=19374799

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019930031874A KR100243901B1 (ko) 1993-12-31 1993-12-31 고전압펌핑회로

Country Status (1)

Country Link
KR (1) KR100243901B1 (ko)

Also Published As

Publication number Publication date
KR950022122A (ko) 1995-07-26

Similar Documents

Publication Publication Date Title
US5196996A (en) High voltage generating circuit for semiconductor devices having a charge pump for eliminating diode threshold voltage losses
US5321324A (en) Low-to-high voltage translator with latch-up immunity
KR100246015B1 (ko) 저전력 고속 레벨 시프터
US4346310A (en) Voltage booster circuit
KR0122246Y1 (ko) 레벨변환회로
US4806798A (en) Output circuit having a broad dynamic range
KR100218336B1 (ko) 레벨 시프터
KR20000018327A (ko) 부트스트랩 씨모스 구동장치
EP0055073B1 (en) Improvements in or relating to electronic clock generators
KR100226486B1 (ko) 고출력 전압 생성용 반도체 회로
KR940008267A (ko) 시모스(cmos)버퍼회로
US6624678B1 (en) Schmitt trigger device with disable
KR970001697B1 (ko) 레벨 변환 회로
KR19980065534A (ko) 문턱전압 변화에 둔감한 레벨쉬프터
US4004170A (en) MOSFET latching driver
KR100243901B1 (ko) 고전압펌핑회로
KR940010531A (ko) 전력 전압보다 작은 진폭을 갖는 입력 신호를 위한 버퍼 회로
US20020140455A1 (en) Level shift circuit for stepping up logic signal amplitude with improved operating speed
US4016430A (en) MIS logical circuit
JPS6331942B2 (ko)
KR100281281B1 (ko) 고전압 발생기
JPH0555905A (ja) Ｃｍｏｓ論理ゲート
KR100232893B1 (ko) 반도체 메모리 장치용 로우 디코더
KR940006072Y1 (ko) 백바이어스전압발생회로
KR100186345B1 (ko) 레벨시프트 회로

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20091028

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee