KR100241765B1 - Apparatus for generating id in atm communication system - Google Patents
Apparatus for generating id in atm communication system Download PDFInfo
- Publication number
- KR100241765B1 KR100241765B1 KR1019970026916A KR19970026916A KR100241765B1 KR 100241765 B1 KR100241765 B1 KR 100241765B1 KR 1019970026916 A KR1019970026916 A KR 1019970026916A KR 19970026916 A KR19970026916 A KR 19970026916A KR 100241765 B1 KR100241765 B1 KR 100241765B1
- Authority
- KR
- South Korea
- Prior art keywords
- signal
- unique number
- turn
- operation unit
- latch unit
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5603—Access techniques
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION
ATM방식의 통신시스템.ATM communication system.
2. 발명이 해결하려고 하는 기술적 과제2. The technical problem to be solved by the invention
종래 1:1로 신호원과 대상부품간을 연결하여 데이터를 통신하는 ATM방식의 통신 시스템에서 대상 부품의 수가 많으면 많을수록 그에 비례하여 제어신호선도 증가하므로써 신호 처리가 복잡할뿐만 아니라 그 구성도 복잡해지는 단점을 해결하고자 한 것임.In the conventional ATM type communication system in which data is connected between a signal source and a target component in a conventional manner, as the number of target components increases, control signal lines increase in proportion to the signal processing. To solve the shortcomings.
3. 발명의 해결방법의 요지3. Summary of Solution to Invention
미리 정해진 자신의 고유번호 신호(SID0-SID3)와 턴신호(TURN0-TURN3)를 논리 연산하여 그 결과치를 출력하는 논리연산부(10)와; 상기 논리연산부(10)에서 출력되는 데이터를 입력 클럭에 동기시켜 출력하는 래치부(20)와; 상기 래치부(20)에서 출력되는 신호와 수신신호(Rx)를 논리하여 그 결과치를 자신의 순서 신호(MY-TURN)로 발생하는 고유번호 발생부(30)로 이루어짐을 특징으로 한 것이다.A logical operation unit 10 for logically calculating a predetermined unique number signal SID0-SID3 and a turn signal TURN0-TURN3 and outputting a result value thereof; A latch unit 20 for outputting data output from the logic operation unit 10 in synchronization with an input clock; The signal output from the latch unit 20 and the reception signal (Rx) is characterized by consisting of a unique number generator 30 for generating the result value as its own order signal (MY-TURN).
4. 발명의 중요한 용도4. Important uses of the invention
ATM방식의 통신장치에 적용되는 것임.Applied to ATM type communication device.
Description
일반적으로, ATM방식의 통신 시스템은 여러개의 램이나 선입선출기(FIFO) 등의 소자나 동일한 기능의 회로팩들로 구성되며, 해당 부품 및 회로팩이 순차적으로 동작되도록 한다.In general, an ATM communication system is composed of devices such as several RAMs, first-in-first-out (FIFO), or circuit packs having the same function, and allow the corresponding parts and circuit packs to be operated sequentially.
이러한 ATM방식의 통신 시스템은 해당 부품 및 회로팩이 순차적으로 동작할 때 데이터의 충돌을 방지하기 위해서 신호원과 대상 부품간을 1:1로 제어신호선을 연결하여 통신이 이루어지도록 한다.The ATM communication system connects a control signal line 1: 1 between a signal source and a target component so as to prevent data collision when the corresponding parts and circuit packs operate sequentially.
따라서 상기와 같이 1:1로 신호원과 대상부품간을 연결하면 데이터의 충돌은 방지할 수 있다는 장점이 있으나, 반면 대상 부품의 수가 많으면 많을수록 그에 비례하여 제어신호선도 증가하므로 신호 처리가 복잡할뿐만 아니라 그 구성도 복잡해지는 단점이 있다.Therefore, there is an advantage in that data collision can be prevented by connecting the signal source and the target component in a 1: 1 manner as described above, whereas the larger the number of target components, the more the control signal line increases in proportion to the signal processing. But its configuration also has the disadvantage of becoming complicated.
이에 본 발명은 상기와 같은 일반적인 ATM방식의 통신 시스템에서 발생하는 제반 문제점을 해결하기 위해서 제안된 것으로, 본 발명의 목적은 여러개의 동일한 보드 또는 부품들의 순차적인 동작이 요구될 때 자신의 차례임을 알려주는 고유순서(ID)를 발생토록 한 ATM방식의 통신에서 고유번호(ID) 생성장치를 제공하는데 있다.Therefore, the present invention has been proposed to solve various problems occurring in the general ATM communication system as described above, and an object of the present invention is to indicate that it is its turn when a sequential operation of several identical boards or components is required. To provide a unique number (ID) generating device in the ATM communication to generate a unique order (ID).
이러한 본 발명의 목적을 달성하기 위한 기술적인 수단은, 미리 정해진 자신의 고유번호 신호와 턴신호를 논리 연산하여 그 결과치를 출력하는 논리연산부와; 상기 논리연산부에서 출력되는 데이터를 입력 클럭에 동기시켜 출력하는 래치부와; 상기 래치부에서 출력되는 신호와 수신신호를 논리하여 그 결과치를 자신의 순서 신호로 발생하는 고유번호 발생부로 이루어진다.Technical means for achieving the object of the present invention, the logical operation unit for outputting the result of the logical operation of its own unique number signal and turn signal; A latch unit for outputting data output from the logic operation unit in synchronization with an input clock; It consists of a unique number generator for generating a logic of the signal output from the latch unit and the received signal and the result value as its own order signal.
이하, 본 발명의 바람직한 실시예를 첨부한 도면에 의거 상세히 설명하면 다음과 같다.Hereinafter, with reference to the accompanying drawings, preferred embodiments of the present invention will be described in detail.
제1도는 본 발명에 의한 ATM방식의 통신에서 고유번호(ID) 생성장치 회로도.1 is a circuit diagram of a device for generating a unique number (ID) in an ATM communication according to the present invention.
제2도는 제1도의 각부 입출력 타이밍도.FIG. 2 is a timing diagram of input / output parts of FIG. 1.
제3도는 본 발명의 다른 실시예도.3 is another embodiment of the present invention.
* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings
10 : 논리연산부 20 : 래치부10: logic operation unit 20: latch unit
30 : 고유번호(ID) 발생부30: ID generation unit
제1도는 본 발명에 의한 ATM방식의 통신에서 고유번호(ID) 생성장치 구성도이다. 이에 도시된 바와같이, 미리 정해진 자신의 고유번호 신호(SID0-SID3)와 턴신호(TURN0-TURN3)를 논리 연산하여 그 결과치를 출력하는 논리연산부(10)와; 상기 논리연산부(10)에서 출력되는 데이터를 입력 클럭에 동기시켜 출력하는 래치부(20)와; 상기 래치부(20)에서 출력되는 신호와 수신신호(Rx)를 논리하여 그 결과치를 자신의 순서 신호(MY-TURN)로 발생하는 고유번호 발생부(30)로 구성된다.1 is a block diagram of a device for generating a unique number (ID) in an ATM communication according to the present invention. As shown therein, the
상기에서, 논리연산부(10)는 상기 자신의 고유번호 신호(SID0-SID3)와 턴신호(TURN0-TURN3)를 각각 배타적 논리합하는 제1 내지 제4 배타적 논리합소자(11-14)와, 상기 제1 내지 제4 배타적 논리합소자(11-14)의 각 출력신호를 논리곱하여 그 결과치를 출력하는 앤드게이트(15)로 구성된다.In the above description, the
또한, 상기 래치부(20)는 상기 논리연산부(10)에서 출력되는 데이터를 상기 수신 클럭(CLK)에 동기시켜 출력하는 플립플롭(21)으로 구성되며, 아울러 상기 고유번호 발생부(30)는 상기 래치부(20)의 출력신호와 수신 데이터(Tx)를 논리곱하여 그 결과치를 자신의 고유번호 신호(MY-TURN)로 출력하는 앤드게이트(31)로 구성된다.In addition, the
이와같이 구성된 본 발명에 의한 ATM방식의 통신에서 고유번호 생성장치의 작용을 첨부한 도면 제2도를 참조하여 상세히 설명하면 다음과 같다.When described in detail with reference to Figure 2 attached to the operation of the unique number generating device in the ATM communication according to the present invention configured as described above are as follows.
먼저, 논리연산부(10)내의 제1 내지 제4 배타적 논리합소자(11-14)는 미리 정해진 자신의 고유번호 신호(SID0-SID3)와 제2도의 (A) 내지 (D)와 같은 턴신호(TURN0-TURN3)를 각각 배타적 논리합하여 그 결과치를 출력시키게 되고, 앤드게이트(15)는 그 제1 내지 제4 배타적 논리합소자(11-14)에서 각각 출력되는 신호를 논리곱하여 그 결과치를 제2도의 (E)와 같이 출력시키게 된다. 즉, 논리연산부(10)는 미리 정해진 자신의 고유번호 신호(SID0-SID3)가 “1111”이라면 상기한 턴신호(TURN0-TURN3)가 모두“1”이 되는 순간 제2의 (E)와 같이 하이신호(“1”)를 출력시키게 되는 것이다.First, the first to fourth exclusive logical sum elements 11-14 in the
이렇게 출력되는 신호는 래치부(20)에 전달되며, 래치부(20)는 플립플롭(21)으로 그 입력되는 신호를 제2도의 (F)와 같이 입력되는 클럭(CLK)에 래치시켜 제2도의 (G)와 같은 타이밍으로 후단으로 출력하게 되며, 고유번호 발생부(30)는 그 래치된 출력신호와 수신되는 데이터(Rx)를 논리곱하여 그 결과치를 자신의 순서가 되었음을 알리는 고유번호 신호(MY-TURN)로 출력시켜 연속적으로 동작이 이루어지도록 하는 신호를 발생하게 되는 것이다.The output signal is transmitted to the
제3도는 본 발명의 다른 실시예로써, 참조 번호 41-44는 전술한 본 발명의 고유번호 발생장치를 모두 포함한 각각의 고유번호 생성장치를 나타내고, 이렇게 각각 출력되는 고유번호(턴신호)를 후단의 선입선출기(51-54)에 서로 공통으로 연결시키면, 턴신호가 순차적으로 진행됨에 따라 선입선출기(51-54)는 제1선입선출기(51)로부터 제4선입선출기(54)까지 차례로 액티브 동작을 수행하게 되는 것이다.3 is another embodiment of the present invention,
이상에서 상술한 바와같이 본 발명은 최소 개수의 소자를 이용하여 각각의 고유순서를 정해주는 신호를 용이하게 발생함으로써 여러개의 동일한 보드 또는 부품들이 연속적으로 동작할 때에도 순차적인 동작이 가능토록 해주는 효과가 있다.As described above, the present invention has an effect of enabling sequential operation even when several identical boards or components are continuously operated by easily generating a signal defining each unique order using a minimum number of elements. have.
본 발명은 ATM방식의 통신 시스템에서 여러개의 동일한 보드 또는 부품들의 순차적인 동작이 요구될 때 자신의 차례임을 알려주는 고유순서(ID)를 발생토록 한 ATM방식의 통신에서 고유번호(ID) 생성장치를 제공하고자 한 것이다.The present invention is a device for generating a unique number (ID) in the ATM communication to generate a unique order (ID) indicating that it is their turn when the sequential operation of the same board or components in the ATM communication system It is intended to provide.
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970026916A KR100241765B1 (en) | 1997-06-24 | 1997-06-24 | Apparatus for generating id in atm communication system |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970026916A KR100241765B1 (en) | 1997-06-24 | 1997-06-24 | Apparatus for generating id in atm communication system |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990003113A KR19990003113A (en) | 1999-01-15 |
KR100241765B1 true KR100241765B1 (en) | 2000-02-01 |
Family
ID=19510972
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970026916A KR100241765B1 (en) | 1997-06-24 | 1997-06-24 | Apparatus for generating id in atm communication system |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100241765B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100328762B1 (en) * | 1999-09-30 | 2002-03-15 | 서평원 | A device of detecting data collision by using id no. |
-
1997
- 1997-06-24 KR KR1019970026916A patent/KR100241765B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990003113A (en) | 1999-01-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5708801A (en) | Apparatus and method for operating chips synchronously at speeds exceeding the bus speed | |
US5365485A (en) | Fifo with fast retransmit mode | |
KR100255664B1 (en) | Clock forwarding circuit and method of semiconductor integrated circuit device | |
US5369672A (en) | Interface circuit capable of performing exact data transfer | |
KR960025082A (en) | Data transmission device | |
US5987083A (en) | Signal transmission apparatus with a plurality of LSIS | |
KR100241765B1 (en) | Apparatus for generating id in atm communication system | |
EP0237680B1 (en) | Event distribution and combination system | |
KR100617999B1 (en) | Method and apparatus for data capture in a memory device | |
EP0290121A1 (en) | Improved event distribution and combination system | |
KR930001589B1 (en) | Data transmission system and its method | |
KR930007593Y1 (en) | Control signal oscillating circuit for data input & output between apparatus | |
JPH117349A (en) | Noise reducing electronic circuit and integrated circuit for bus wiring | |
JPS6195648A (en) | Data transfer system | |
KR100250661B1 (en) | Circuit for detecting alarm generation and release for slave board | |
US6970477B2 (en) | Data transmission circuit and method | |
KR960001156B1 (en) | Clock signal transmission method and the circuit | |
KR0170508B1 (en) | Noise pulse filtering circuit | |
KR970007157Y1 (en) | Interface apparatus between system bus and multiple parallel port | |
KR950006826Y1 (en) | Serial data transmission circuit | |
JP2006121247A (en) | Signal transmission system and signal waveform conversion circuit and signal waveform restoration circuit for use therein | |
JPH0424713A (en) | Electronic equipment | |
KR900005661B1 (en) | Data transmitting circuit and mehtod between controller and laser printer | |
KR950001175B1 (en) | Improved data shift register | |
JPH0738386A (en) | Data latch circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20041018 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |