KR100241755B1 - 비교 특성이 개선된 필터 증폭기 - Google Patents

비교 특성이 개선된 필터 증폭기 Download PDF

Info

Publication number
KR100241755B1
KR100241755B1 KR1019970008600A KR19970008600A KR100241755B1 KR 100241755 B1 KR100241755 B1 KR 100241755B1 KR 1019970008600 A KR1019970008600 A KR 1019970008600A KR 19970008600 A KR19970008600 A KR 19970008600A KR 100241755 B1 KR100241755 B1 KR 100241755B1
Authority
KR
South Korea
Prior art keywords
frequency signal
amplifier
signal
gain
lower limit
Prior art date
Application number
KR1019970008600A
Other languages
English (en)
Other versions
KR19980073362A (ko
Inventor
최형진
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019970008600A priority Critical patent/KR100241755B1/ko
Publication of KR19980073362A publication Critical patent/KR19980073362A/ko
Application granted granted Critical
Publication of KR100241755B1 publication Critical patent/KR100241755B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/46Filters
    • H03H9/54Filters comprising resonators of piezoelectric or electrostrictive material
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F1/00Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32Modifications of amplifiers to reduce non-linear distortion
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/60Amplifiers in which coupling networks have distributed constants, e.g. with waveguide resonators
    • H03F3/602Combinations of several amplifiers
    • H03F3/604Combinations of several amplifiers using FET's
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H11/00Networks using active elements
    • H03H11/02Multiple-port networks

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Control Of Amplification And Gain Control (AREA)

Abstract

EFM 고주파 신호(Radio frequency signal)를 소망하는 디지털의 신호로 검출하기 위한 비교 증폭기에 관한 것으로, 특히 비교 특성이 개선된 필터 증폭기를 제공한다. 상기 필터 증폭기는 저주파수 신호와 고주파 신호가 합성된 주파수 신호를 입력하며, 상기 입력되는 주파수신호중 저주파수 신호를 고주파수 신호보다 양호한 이득으로 증폭하여 출력하는 이득 조절 증폭기와, 상기 이득 조절 증폭된 주파수 신호의 최대치와 하한치를 검출하여 홀드 출력하는 최대치 검출기 및 하한치 검출기와, 상기 검출 증폭된 최대치 신호 및 하한치 신호를 각각 입력하여 비교 출력하는 비교기를 포함하여 구성된다.

Description

비교 특성이 개선된 필터 증폭기
본 발명은 고주파 신호(Radio frequency signal)를 소망하는 디지털의 신호로 검출하기 위한 비교 증폭기에 관한 것으로, 특히 비교 특성이 개선된 필터 증폭기에 관한 것이다.
광학 기록 재생 장치는 디스크에 기록된 정보를 픽업하는 픽업 유니트로부터 출력되는 주파수신호 REO를 처리하기 위한 고주파회로(Radio frequency circuits)를 가지고 있다. 상기와 같은 고주파회로에서는 EFM(Eight to Fourteen Modulation)주파수신호 RFO를 2진 부호 값으로 변환하는 EFM비교기를 구비하고 있다.
EFM 비교기는 RF회로의 미러 블록(Mirror block)의 내부에서 최대치·하한치홀드(Peak and Bottom hold)를 실행하여 재생된 주파수신호 RFO의 최대치 및 하한치를 검출한다. 그리고, 상기 검출된 최대치 및 하한치의 값을 비교하여 2치화된 미러 신호를 출력하도록 되어 있다. 이와 같은 구서의 대표적인 예로서는 국내도서출판 “동신출판사”에서 1990년 8월 30일자로 발행한 “콤팩트 디스크 플레이어(이하“간행물”이라 칭함)”의 159면에 게재된 일본국 소니(Sony)사의 고주파회로 집적회로 “CAX108M”내에 실장된 EFM 비교기가 있다.
제1도는 종래의 기술에 의한 EFM 비교기의 회로도로서, 이에 대한 상세한 구성 및 동작 설명은 상기 간행물에 자세하게 기재되어 있다.
제2도는 제1도의 동작을 설명하기 위한 각 부분의 동작 파형도이다. 제2도에서 RFO는 EFM 변조된 주파수신호이며, G는 미러 증폭기에서 미러 증폭된 출력신호이며, H는 최대치 검출기의 최대치 홀드 파형이다. 그리고, I는 하한치 홀드의 파형도이며, K와 MIRR은 미러 홀드 증폭기 및 미러 비교기의 출력 파형도 이다.
우선, 제2도를 참조하여 제1도의 동작을 간단히 설명하면 하기와 같다.
지금, 제2도의 RFO와 같은 주파수신호가 입력되면, 미러증폭기 10은 상기 주파수신호를 반전시켜 제2도의 G와 같은 신호를 출력한다. 상기 반전 증폭된 신호는 두 개의 다이오드 12, 14의 애노드와 캐소드를 각각 통하여 최대치·하한치 홀드 회로16에 입력된다. 이때, 상기 최대치·하한치 홀드 회로 16은 상기 제2도의 G와 같은 미러 증폭 신호로부터 최대치신호와 하한치신호를 검출하여 제2도의 H와 I와 같은 신호를 출력한다. 상기 최대치신호와 하한치신호는 출력단자에 접속된 소정의 이득을 갖는 증폭기 18로 입력되어 비교된다. 상기 증폭기 18의 출력은 제2도의 J와 같으며, 이는 곧 저항 20, 22를 통해 미러 홀드 증폭기 24의 비반전단자 및 미러 비교기 26의 반전단자로 입력된다.
이때, 상기 미러 홀드 증폭기 24의 다이오드 28에 의해 설정되는 기준전압 K가 미러 홀드 증폭기 24의 반전단자와 미러 비교기 26의 비반전단자로 입력된다. 따라서, 상기 제2도의 J와 같은 파형의 신호는 상기 미러 홀드 증폭기 28의 출력단자와 미러 증폭기 26으로부터는 제2도와 같은 미러 홀드 신호와 미러 신호가 출력된다. 제1도의 미러 홀드 신호와 미러 신호 단자에는 미러 회로가 접속되며, 상기 미러 회로는 인접 트랙과 트랙 사이인 미러 부분을 검출하여 카운트함으로써 필요로 하는 만큼 트랙 점프를 제어할 수 있게된다. 그러나, 제1도와 같은 종래의 회로는 픽업된 주파수신호를 단순히 증폭하여 2치화시키는 구조로서, 비교 특성이 매우 양호하지 않았다.
따라서, 본 발명의 목적은 아나로그 신호를 2진 값으로 검출하는 회로의 비교 특성을 개선시킨 필터 증폭기를 제공함에 있다.
본 발명의 다른 목적은 입력되는 아나로그 신호의 최대치와 하한치를 검출하는 회로를 구비하여 비교하는 필터 증폭기의 비교 특성이 양호하도록 최대치·하한치 홀드전에 필터를 설치한 회로를 제공함에 있다.
상기한 목적을 달성하기 위한 본 발명은, 고주파 신호중 비교적 낮은 대역의 주파수를 높은 주파수 대역의 신호보다 양호한 이득으로 증폭하는 이득 조절 증폭기와, 상기 이득 조절 증폭된 고주파 신호의 최대치와 하한치를 검출하여 유지하는 최대치·하한치 검출기와, 상기 검출된 최대치신호를 소정의 이득으로 증폭하는 증폭기와, 상기 증폭된 최대치신호와 검출된 하한치 신호를 비교하여 출력하는 비교기로 구성함을 특성으로 한다.
제1도는 종래의 기술에 의한 EFM 비교기의 회로도를 도시한 도면.
제2도는 제1도의 동작을 설명하기 위한 각 부분의 동작 파형도.
제3도는 본 발명의 실시예에 따른 비교 특성이 개선된 필터 증폭기의 구성도.
제4도는 제3도에 도시된 최대치 검출기의 구체회로도.
제5(a)도와 제5(b)도는 제3도에 도시된 이득 조절 증폭기의 동작 파형도.
제5(c)도는 제3도에 도시된 이득 조절 증폭기의 이득조절 증폭 특성도.
이하 본 발명에 따른 바람직한 실시예를 첨부한 도면을 참조하여 상세히 설명한다.
제3도는 본 발명의 실시예에 따른 비교 특성이 개선된 필터 증폭기의 구성도로서, 제1대역의 주파수와 제2대역 주파수, 예를 들면, 비교적 높은 주파수와 이보다 낮은 주파수가 중첩된 주파수신호 RFO를 입력하여 상기 두 대역 주파수를 서로 다른 이득으로 증폭하여 출력하는 이득 조절 증폭기 30의 출력노드가 최대치 검출기 32와 하한치 검출기 34의 입력노드에 접속되어 있다. 여기서 상기 이득 조절 증폭기 30은 두 대역의 주파수중 비교적 낮은 저주파수를 높은 이득으로 증폭하며, 고주파수를 낮은 이득으로 증폭하도록 구성되어 있다. 상기 최대치 검출기 32와 하한치 검출기 34들 각각은 이득이 조절된 주파수 신호의 최대치와 하한치를 각각 검출하여 출력단자에 접속된 비교기 36의 두 입력단자에 입력시킨다. 여기서, 상기 최대치 검출기 32는 검출된 최대치신호를 소정의 이득으로 증폭하는 증폭기를 내장하고 있다. 최종으로 상기 최대치 검출기 32와 하한치 검출기 34의 출력을 입력하는 비교기 36은 상기 두 신호를 비교하여 이치화된 신호를 출력한다. 이때, 상기 최대치 검출신호는 소정의 이득으로 증폭되어진 신호이어서, 상기 비교기 36은 두신호의 비교를 더욱 용이하게 할 수 있어 비교 특성이 개선된다.
제4도는 제3도에 도시된 최대치 검출기(peak detction and hold)의 구체회로도이다. 제4도를 참조하면, 두 개의 N채널 모오스 트랜지스터 38, 40이 전원전압 Vcc와 그라운드 사이에 직렬 접속되어 이득 조절된 주파수 신호의 입력에 따라 스위칭되어 입력 신호의 최대치를 출력노드로 전달하는 스위칭회로 42와, 상기 스위칭회로 42의 출력노드의 전압을 충방전하여 홀드하는 홀드 캐패시터 44와, 상기 홀드된 최대치신호를 소정의 이득으로 증폭하는 증폭기 46으로 구성되어 있다.
제5(a)도와 제5(b)도는 제3도에 도시된 이득 조절 증폭기의 동작 파형도이다. 여기서, 제5(a)도는 고주파수와 저주파수의 신호가 중첩된 입력 주파수 신호 RFO이며, 제5(b)도는 이득 조절 증폭기 30에 의해 서로 다른 이득으로 조절된 상태의 파형도를 도시한 것이다.
제5(c)도는 제3도에 이득조절 증폭기 30의 이득조절 특성도를 나타낸 것이다. 제5(c)도를 참조하면, 상기 이득 조절 증폭기 30의 이득은 주파수가 비교적 낮은 저주파수의 증폭 이득은 매우 높으며, 주파수가 높은 고주파수의 증폭 이득은 상기 저주파수의 이득보다 비교적 낮게 되어 있다.
상기 제4도, 제5(a)도, 제5(b)도 및 제5(c)도를 참조하여 본 발명의 실시예에 따른 필터 증폭기의 동작을 설명한다.
지금 제5(c)도와 같은 증폭 이득을 갖는 이득 조절 증폭기 30에 제5(a)와 같이 저주파신호와 고주파신호가 합성된 주파수 신호 RFO가 입력되면, 연산증폭기 39 및 저항 41 및 캐패시터 43 등으로 구성된 상기 이득 조절 증폭기 30은 저주파수신호의 이득을 고주파수신호 보다 더 양호한 이득으로 증폭하여 제5(b)도와 같이 출력한다. 상기 이득 조절 증폭기 30의 출력은 최대치 검출기 32와 하한치 검출기 34로 입력된다.
상기 최대치 검출기 32는 상기 이득 조절 증폭기 30에서 제5(b)도와 같이 증폭된 주파수신호 RFO를 N채널 모오스 트랜지스터 38의 게이트에 입력하고 또다른 N채널 모오스 트랜지스터 40에 바이어스 전압을 입력시킨다. 이때, 상기 N채널 모오스 트랜지스터 38의 “온”저항은 N채널 모오스 트랜지스터 40의 “온”저항에 비하여 대단히 작게 설정되어 있기 때문에 출력노드에 접속된 홀드 캐패시터 44에는 입력되는 주파수 신호 RFO의 최대치신호가 저장된다. 즉, 홀드 캐패시터 44의 충전은 N채널 모오스 트랜지스터 38이 “턴온”되었을 때 실행되며, 방전은 N채널 모오스 트랜지스터 40이 “턴온”(방전시킬 때)되었을 때 이루어진다. 이와 같은 동작에 의해 검출된 최대치 신호는 높은 이득을 갖는 증폭기 52에 의해 증폭(약 6dB 정도의 이득)되어 비교기 36의 일측 입력단으로 공급된다.
하한치 검출기 34는 최대치 검출기 32와는 반대로 동작되게끔 구성되어 있다. 예를 들면, 상기 하한치 검출기 34의 구성은 최대치 검출기 32의 구성과 동일한 구성을 가지나, 최대치 검출기 32와는 반대로, 충전시에는 “턴온”저항이 비교적 큰 N채널 모오스 트랜지스터를 이용하며, 방전시는 저항이 비교적 작은 N채널 모오스 트랜지스터를 이용한다. 또한, 상기 하한치 검출기 34는 최대치 검출기 32와 같이 출력단자에 증폭기를 구비하고 있다. 상기 하한치 검출기 34에 의해 검출된 하한치신호도 약 6dB이득으로 증폭되어 비교기 36의 또다른 입력단자로 공급된다.
상기와 같은 동작에 의해 비교기 36은 비교적 높은 이득으로 증폭된 저주파 신호와 낮은 이득으로 증폭된 고주파신호가 합성된 주파수신호 RFO의 최대치검출신호와 하한치 검출신호를 비교함으로서 그 비교 결과를 보다 확실하게 얻을 수 있게된다. 즉, 비교 특성을 보다 더 정확하게 얻을 수 있게 된다.
따라서, 제3도에 도시된 필터 증폭기는 주파수신호 RFO의 최대치·하한치를 검출하여 소정의 이득으로 증폭하는 증폭기를 더 구비함으로써 그 신호가 비교기에 입력될 때 비교가 더욱 용이하고 앞단에 주파수 대역에 따라 증폭이득이 다른 필터 혹은 증폭기를 설치함으로써 더욱더 비교가 용이하게 된다.
상술한 바와 같이 본 발명은 주파수신호내 낮은 대역신호와 높은 대역신호를 서로 다른 이득으로 증폭하여 최대치 및 하한치를 검출하고, 이를 다시 증폭함으로써 비교결과의 특성을 향상시킬 수 있다.

Claims (3)

  1. 비교 특성이 개선된 필터 증폭기에 있어서, 저주파수 신호와 고주파 신호가 합성된 주파수 신호를 입력하며, 상기 입력되는 주파수 신호중 저주파수 신호를 고주파수 신호보다 양호한 이득으로 증폭하여 출력하는 이득 조절 증폭기와, 상기 이득 조절 증폭기의 출력에 접속되어 그로부터 출력되는 주파수 신호의 최대치와 하한치를 검출하여 증폭 출력하는 최대치 검출기 및 하한치 검출기와, 상기 검출 증폭된 최대치 신호 및 하한치 신호를 각각 입력하여 비교 출력하는 비교기를 포함하여 구성함을 특징으로 하는 비교 특성이 개선된 필터 증폭기.
  2. 제1항에 있어서, 상기 최대치 검출기는 홀드 캐패시터와, 전원전압과 그라운드 사이에 두 개의 N채널 모오스 트랜지스터가 직렬 접속되어 상기 이득 조절 증폭된 주파수 신호의 입력에 따라 스위칭되어 상기 홀드 캐패시터에 최대값을 홀드시키는 스위칭 회로와, 상기 홀드 캐패시터에 의해 홀드된 최대치 신호를 소정의 이득으로 증폭하는 증폭기로 구성함을 특징으로 하는 비교 특성이 개선된 필터 증폭기.
  3. 제2항에 있어서, 상기 두 개의 N채널 모오스 트랜지스터들중 전원전압측에 접속된 N채널 모오스 트랜지스터의 “온”저항이 그라운드측에 접속된 N채널 모오스 트랜지스터의 “온”저항보다 더 작음을 특징으로 하는 비교 특성이 개선된 필터 증폭기.
KR1019970008600A 1997-03-14 1997-03-14 비교 특성이 개선된 필터 증폭기 KR100241755B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970008600A KR100241755B1 (ko) 1997-03-14 1997-03-14 비교 특성이 개선된 필터 증폭기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970008600A KR100241755B1 (ko) 1997-03-14 1997-03-14 비교 특성이 개선된 필터 증폭기

Publications (2)

Publication Number Publication Date
KR19980073362A KR19980073362A (ko) 1998-11-05
KR100241755B1 true KR100241755B1 (ko) 2000-02-01

Family

ID=19499687

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970008600A KR100241755B1 (ko) 1997-03-14 1997-03-14 비교 특성이 개선된 필터 증폭기

Country Status (1)

Country Link
KR (1) KR100241755B1 (ko)

Also Published As

Publication number Publication date
KR19980073362A (ko) 1998-11-05

Similar Documents

Publication Publication Date Title
US5981936A (en) Photo detector circuit having a current mirror circuit
US6538246B2 (en) Variable resistance circuit, operational amplification circuit, semiconductor integrated circuit, time constant switching circuit and waveform shaping circuit
US6611485B2 (en) Apparatus and method for correcting asymmetry of optical disk reproducing system
US6437723B1 (en) Signal processing circuit and semiconductor integrated circuit converting AC signal using two voltage reference values
KR100192197B1 (ko) 레벨 설정 회로
KR100241755B1 (ko) 비교 특성이 개선된 필터 증폭기
JP2901899B2 (ja) 自動利得制御装置
US20040240372A1 (en) Offset adjusting circuit for optical disc and offset adjusting method
KR100725881B1 (ko) 신호 처리 회로 및 반도체 집적 회로
KR100474997B1 (ko) 오프셋 제거 기능을 갖는 서보처리장치 및 그의 오프셋 제거방법
JP2007150608A (ja) 受光増幅回路、及び、光ピックアップ装置
JP2621438B2 (ja) 記録信号再生装置
JP2529887B2 (ja) ビデオ装置のfm音声信号有無検出回路
KR920009033B1 (ko) 주파수 변조파용 자동이득 조절계
JP2006503393A (ja) 増幅器段の出力信号を制限するための手段
JPS60113334A (ja) 光デイスク装置における光信号検出方法
US6147554A (en) Control signal amplification circuit
JP3038721B2 (ja) Rf信号補正回路
KR19980086040A (ko) 광디스크의 재생신호 보상회로
JP3838043B2 (ja) 光ディスク装置
EP1187124A2 (en) Video processing integrated circuit
JP4377046B2 (ja) ミラー検出回路
US20050063286A1 (en) Control module for an automatic gain control device of an optical disc playback apparatus
JPH06104669A (ja) 自動利得制御回路及びこれを用いたデータ記憶装置
KR19990024305A (ko) 디지털 비디오 디스크 램의 데이터 슬라이스회로

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20071030

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee