KR100239369B1 - Median filter - Google Patents

Abstract

본 발명은 중앙값 필터에 관한 것으로, 종래의 중앙값 필터는 그 중앙값을 선택하기 위해 출력하기 위해

개의 비교기와

의 비교기 출력의 조합으로 중앙값 선택회로가 구성된다. 그러나 이때

의 조합회로는 많은 프로그램 가능한 로직의 배열을 사용하여 게이트의 수가 많아 동작속도가 감소하는 문제점이 있었다. 이와 같은 문제점을 감안한 본 발명은 홀수개의 입력신호를 각각 상호 중복되지 않도록 조합하여 비교기에 입력하고, 각각 공통된 입력신호를 입력받는 비교기의 출력신호를 검출하여 그 비교기의 출력신호중 고전위의 출력신호와 저전위의 출력신호의 수가 같은 경우 상기 공통된 입력신호를 중앙값으로 결정하는 중앙값 결정방법을 간단한 논리회로의 조합으로 구현함으로써, 종래의 중앙값 필터를 구성하는 게이트 수 보다 작은 수의 게이트를 사용하여 게이트를 통해 지연되는 시간을 단축하여 전체적인 동작속도를 증가시키는 효과가 있다.The present invention relates to a median filter, in which a conventional median filter outputs to select the median.

Comparators

The median selection circuit is composed of the comparator outputs. But at this time

The combination circuit has a problem that the operation speed decreases due to the large number of gates using an array of programmable logic. In view of the above problems, the present invention combines an odd number of input signals into a comparator so as not to overlap each other, and detects an output signal of a comparator receiving a common input signal, respectively, When the number of low-potential output signals is the same, a median determination method for determining the common input signal as a median is implemented by a combination of simple logic circuits. By shortening the delay time through the effect is to increase the overall operating speed.

Description

중앙값 필터{MEDIAN FILTER}Median filter {MEDIAN FILTER}

본 발명은 중앙값 필터에 관한 것으로, 특히 홀수개의 입력신호 중 중앙값이 될 수 경우를 계산하고, 이를 간단한 논리회로 조합으로 구현하여 홀수개의 입력을 받아 그 중앙값을 출력하는 중앙값 필터에 관한 것이다.The present invention relates to a median filter, and more particularly, to a median filter that calculates a case in which an odd number of input signals can be a median value, and implements a simple logic circuit combination to receive an odd number of inputs and output the median value.

일반적으로, 중앙값 필터는 비교기와 출력값을 결정하는 출력값 결정부를 구비하고, 그 비교기를 사용하여 각 입력값을 비교출력하고, 그 출력신호를 입력받은 출력값 결정부는 상기 입력신호중 중앙값을 선택하여 출력하도록 구성되며, 이와 같은 종래 중앙값 필터를 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.In general, the median filter includes a comparator and an output value determiner for determining an output value, and compares and outputs each input value using the comparator, and the output value determiner receiving the output signal is configured to select and output the median value among the input signals. When described in detail with reference to the accompanying drawings, such a conventional median filter as follows.

도1은 종래 중앙값 필터의 블록도로서, 이에 도시한 바와 같이 홀수개의 입력신호를 입력받아 비교출력하는 비교부(1)와; 상기 비교부(1)의 출력신호를 인가 받아 출력값을 결정하는 출력신호 결정부(2)와; 상기 출력신호 결정부(2)의 출력신호에 따라 상기 홀수개의 입력신호중 중앙값을 선택하여 출력하는 멀티플렉서(3)로 구성된다.1 is a block diagram of a conventional median filter, which includes a comparison unit 1 for receiving and comparing an odd number of input signals as shown therein; An output signal determiner 2 for receiving an output signal from the comparator 1 and determining an output value; The multiplexer 3 selects and outputs a median value among the odd numbered input signals according to the output signal of the output signal determiner 2.

이하, 상기와 같이 구성된 종래 중앙값 필터의 동작을 설명한다.Hereinafter, the operation of the conventional median filter configured as described above will be described.

먼저, n개(홀수)의 입력신호를 비교출력하기 위해서 비교부(1)는

개의 비교기를 구비해야 하며 상기 비교부(1)는 n개의 입력신호 각각을 비교하여

개의 출력신호를 출력한다.First, in order to compare and output n (odd) input signals, the comparator 1

Comparator and the comparator 1 compares each of the n input signals

Outputs two output signals.

그 다음, 상기 비교부(1)의

개의 출력신호를 입력받아서

개의 신호조합 개수에 대하여 중앙값을 선택할 수 있는 출력신호 결정부(2)는 중앙값을 선택하는 선택신호를 출력한다.Next, the comparison unit 1

Output signals

The output signal determination unit 2 capable of selecting the median value for the number of signal combinations outputs a selection signal for selecting the median value.

그 다음, 멀티플렉서(3)는 상기 출력신호 결정부(2)의 선택신호에 따라 n개의 입력신호중 중앙값을 선택하여 출력하게 된다.Then, the multiplexer 3 selects and outputs the median value of the n input signals according to the selection signal of the output signal determiner 2.

그러나, 상기한 바와 같이 종래의 중앙값 필터는 홀수개의 입력신호중 하나를 선택하기 위해서 각 입력신호를 비교하고, 그 비교기 출력들의 조합을 이용하여 중앙값을 선택할 출력신호 결정부를 구성한다. 이때 출력신호결정부는 n개의 입력이 있으면 비교기 출력은

개가 필요하고, 이 비교기 출력의 조합은

개로 입력수가 커질수록 기하급수적으로 커지게 되어 이로인한 회로가 복잡해지고, 처리시간의 지연이 초래되는 문제점이 있었다.However, as described above, the conventional median filter constructs an output signal determination unit for comparing each input signal to select one of the odd numbered input signals, and using the combination of the comparator outputs to select the median value. At this time, if there are n inputs, the comparator output is

Dogs and this combination of comparator

As the number of open inputs increases, the exponentially increases, which leads to a complicated circuit and a delay in processing time.

이와 같은 문제점을 감안한 본 발명은 간단한 논리회로로 출력신호 결정부를 구성하여 동작속도를 증가시킨 중앙값 필터의 제공에 그 목적이 있다.In view of the above problems, an object of the present invention is to provide a median filter which increases the operation speed by configuring an output signal determination unit using a simple logic circuit.

도1은 종래 중앙값 필터의 블록도.1 is a block diagram of a conventional median filter.

도2는 본 발명에 의한 중앙값 필터의 회로도.2 is a circuit diagram of a median filter according to the present invention.

***도면의 주요 부분에 대한 부호의 설명****** Description of the symbols for the main parts of the drawings ***

10~50:제 1 내지 제 5중앙값 출력부 AND1~AND3:앤드게이트10-50: 1st-5th center value output part AND1-AND3: And gate

XOR1,XOR2:배타적오아게이트 OR1:오아게이트XOR1, XOR2: Exclusive oragate OR1: Oragate

INV1~INV4:인버터INV1 to INV4: Inverter

상기와 같은 목적은 각 입력신호들 중 하나의 신호를 기준신호로 다수의 비교기에 입력하고, 다른 입력신호들을 비교가 되는 신호로 각각의 비교기에 입력하여 다수의 비교출력이 고전위로 출력되는 수와 저전위로 출력되는 수가 같은 경우 중앙값으로 판단하고, 그 결과를 출력하도록 함으로써 달성되는 것으로, 이와 같은 본 발명에 의한 중앙값 필터를 설명의 편의상 다섯 개의 입력신호가 입력되는 경우에 한정하여 첨부한 도면을 참조하여 상세히 설명하면 다음과 같다.The purpose of the above is to input one signal of each input signal to a plurality of comparators as a reference signal, and to input the other input signals to each comparator as a signal to be compared and the number of comparison outputs are output at high potential and This is achieved by judging by the median value and outputting the result when the number outputted at the low potential is the same. The median filter according to the present invention is limited to the case where five input signals are input for convenience of description. When described in detail as follows.

먼저, 입력신호(A),(B),(C),(D),(E)가 입력될 때, 그 입력신호를 10개의 비교기를 사용하여 각각 비교하면 각 비교기에 입력되는 신호는 (A B),(A C),(A D),(A E),(B C),(B D),(B E),(C D),(C E),(D E)로 표현할 수 있다. 만약 기준이 되는 신호가 입력신호(A)라고 하면 그 입력신호(A)는 입력신호(B),(C),(D),(E)와 각각 다른 비교기에서 비교된다. 이때, 그 입력신호(A)를 중앙값으로 판단하는 경우는 입력신호(B),(C),(D),(E)중 두 개의 입력신호 보다 크고 두 개의 입력신호 보다 작은 경우에 한정된다. 이를 입력신호(A)를 기준으로 하는 네 개의 비교기의 출력으로 표현하면 두 개의 비교기는 고전위 출력신호를 출력하고, 두 개의 비교기는 저전위 출력신호를 출력하면 입력신호(A)는 중앙값이 된다.First, when the input signals (A), (B), (C), (D), and (E) are input, the input signals are compared using 10 comparators, and the signals input to each comparator are (AB). ), (AC), (AD), (AE), (BC), (BD), (BE), (CD), (CE), and (DE). If the reference signal is an input signal A, the input signal A is compared with the input signals B, C, D, and E in different comparators. In this case, the determination of the input signal A as a median value is limited to the case where the input signal A is larger than two input signals among the input signals B, C, D, and E and smaller than the two input signals. Expressed as the output of four comparators based on the input signal A, the two comparators output the high potential output signal, and the two comparators output the low potential output signal, and the input signal A becomes the center value. .

상기 각 입력신호(A),(B),(C),(D),(E)에 대한 중앙값 결정방법에 의해 하나의 기준 입력신호에 대해 나머지 입력신호를 비교하여 비교결과가 두 개의 고전위 및 두 개의 저전위로 출력될 때 그 출력신호를 고전위로 출력하는 식으로 표현하면 아래의 식1 내지 식5와 같다.The result of comparing the other input signals with respect to one reference input signal by the median value determination method for each of the input signals A, B, C, D, and E is obtained. And when the output signal is output at high potential when two low potentials are output, Equation 1 to Equation 5 below.

중앙값 A=(a

b)(c

d)+abc'd'+a'b'cd---------------------식1Median A = (a

b) (c

d) + abc'd '+ a'b'cd --------------------- Equation 1

중앙값 B=(a

e)(f

g)+a'ef'g'+ae'fg---------------------식2Median B = (a

e) (f

g) + a'ef'g '+ ae'fg --------------------- Equation 2

중앙값 C=(b

e)(h

i)+b'e'h'i'+behi---------------------식3Median C = (b

e) (h

i) + b'e'h'i '+ behi --------------------- Equation 3

중앙값 D=(c

f)(h

j)+c'f'hj'+cfh'i---------------------식4Median D = (c

f) (h

j) + c'f'hj '+ cfh'i --------------------- Equation 4

중앙값 E=(d

g)(i

j)+d'g'ij+dgi'j'---------------------식5Median E = (d

g) (i

j) + d'g'ij + dgi'j '--------------------- Equation 5

(a,b,c,d,e,f,g,h,i,j는 각 비교기의 출력신호)(a, b, c, d, e, f, g, h, i, j are output signals of each comparator)

상기 중앙값 결정방법을 회로로 표현하면 다음과 같다.The median determination method is expressed as a circuit as follows.

도2는 본 발명에 의한 중앙값 필터의 회로도로서, 이에 도시한 바와 같이 입력신호(A,B,C,D,E)의 10개의 조합을 각각 입력받아 출력하는 10개의 비교기중 입력신호(A)를 기준으로 다른 입력신호를 비교하는 비교기의 출력신호(a,b,c,d)를 입력받아 그 비교기의 출력신호(a,b,c,d)중 두 개의 출력신호가 고전위이고, 두 개의 출력신호가 저전위인 경우 입력신호(A)를 중앙값으로 출력하는 제 1중앙값 출력부(10)와; 입력신호(B)를 기준으로 다른 입력신호를 비교 출력하는 비교기의 출력신호(a,e,f,g)를 입력받아 그 출력신호(a,e,f,g)중 두 개의 출력신호가 고전위 이고, 나머지 두 개의 출력신호가 저전위이면 입력신호(B)를 중앙값으로 출력하는 제 2중앙값 출력부(20)와; 입력신호(C)를 기준으로 다른 입력신호를 비교 출력하는 비교기의 출력신호(b,e,h,i)를 입력받아 그 출력신호(b,e,h,i)중 두 개의 출력신호가 고전위 이고, 나머지 두 개의 출력신호가 저전위이면 입력신호(C)를 중앙값으로 출력하는 제 3중앙값 출력부(30)와; 입력신호(D)를 기준으로 다른 입력신호를 비교 출력하는 비교기의 출력신호(c,f,h,g)를 입력받아 그 출력신호(c,f,h,g)중 두 개의 출력신호가 고전위이고, 나머지 두 개의 출력신호가 저전위이면 입력신호(D)를 중앙값으로 출력하는 제 4중앙값 출력부(40)와; 입력신호(E)를 기준으로 다른 입력신호를 비교 출력하는 비교기의 출력신호(d,g,i,j)를 입력받아 그 출력신호(d,g,i,j)중 두 개의 출력신호가 고전위이고, 나머지 두 개의 출력신호가 저전위이면 입력신호(E)를 중앙값으로 출력하는 제 5중앙값 출력부(50)로 구성되며, 각각의 중앙값 출력부(10,20,30,40,50)는 상기 식1 내지 식5를 구현하기 위해 배타적오아게이트 및 앤드게이트, 인버터를 포함하여 구성된다.FIG. 2 is a circuit diagram of a median filter according to the present invention, and as shown therein, input signals A of 10 comparators for receiving and outputting 10 combinations of input signals A, B, C, D, and E, respectively. Based on this, two output signals of the comparator output signals (a, b, c, d) of the comparator are compared with other input signals, and two output signals of the comparator have high potential, A first median output unit (10) for outputting an input signal (A) as a median value when the two output signals have low potentials; Based on the input signal (B), the output signal (a, e, f, g) of the comparator that compares and outputs another input signal is input and two output signals of the output signals (a, e, f, g) are high. The second median output unit 20 outputting the input signal B as a median value when the other two output signals are low potential; Based on the input signal C, two output signals of the output signals b, e, h, and i are received by receiving the output signals b, e, h, and i of the comparator for comparing and outputting other input signals. The third median output unit 30 outputting the input signal C as a median value when the remaining two output signals are low potential; The output signal (c, f, h, g) of the comparator that compares and outputs another input signal based on the input signal (D) is input and two output signals among the output signals (c, f, h, g) are high. The fourth median output unit 40 outputting the input signal D as a median value when the remaining two output signals are low potential; Based on the input signal (E), the output signal (d, g, i, j) of the comparator that compares and outputs another input signal is input and two output signals among the output signals (d, g, i, j) are high. If the other two output signals are low potential, and the fifth median output unit 50 for outputting the input signal (E) as a median, each of the median output unit (10, 20, 30, 40, 50) In order to implement Equation 1 to Equation 5, an exclusive ogate, an end gate, and an inverter are configured.

이하, 상기와 같이 구성된 본 발명에 의한 중앙값 필터의 동작을 입력신호(A)를 기준으로 하는 제 1중앙값 출력부의 동작을 예로 하여 설명한다.Hereinafter, the operation of the median filter according to the present invention configured as described above with reference to the input signal A will be described as an example.

입력신호(A,B,C,D,E)를 입력신호(A)를 기준으로 하여 비교하는 경우 네 개의 비교기에 입력되는 신호는 각각 (A B),(A C),(A D),(A E)로 표현할 수 있으며, 이를 입력받아 비교출력하는 네 개의 비교기의 출력신호를 각각 출력신호(a,b,c,d)라고 하면 상기의 식1에서 표현한 바와 같이 출력신호(a)와 출력신호(b)를 배타적오아게이트(XOR1)에 입력하여 배타적오아조합하고, 출력신호(c)와 출력신호(d)를 배타적오아게이트(XOR2)에 입력하여 배타적오아조합한다. 또한, 출력신호(a,b) 및 출력신호(c,d)를 직접 및 인버터(INV1,INV2)를 통해 앤드게이트(AND1)에 입력하여 앤드조합하고, 출력신호(a,b) 및 출력신호(c,d)를 인버터(INV3,INV4)를 통해 앤드게이트(AND2)에 입력하여 앤드조합한다. 또한, 상기 배타적오아게이트(XOR1,XOR2)의 출력신호를 앤드게이트(AND3)에 입력하여 앤드조합하고, 상기 앤드게이트(AND1~AND3)의 출력신호를 오아게이트(OR1)의 입력단에 입력하여 오아조합함으로써, 식1을 구현한다. 상기 설명한 바와 같이 비교기의 출력신호(a,b,c,d)중 두 개의 신호가 고전위이고 두 개의 신호가 저전위이면 입력신호(A)가 전체 입력신호(A,B,C,D,E)의 중앙값으로 출력된다.When comparing the input signals A, B, C, D, and E based on the input signal A, the signals input to the four comparators are (AB), (AC), (AD), and (AE), respectively. When the output signals of the four comparators that receive the input and compare the output signals are output signals a, b, c, and d, respectively, as shown in Equation 1, the output signal a and the output signal b ) Is inputted to the exclusive oragate XOR1, and the exclusive ore combination is input, and the output signal c and the output signal d are input to the exclusive oragate XOR2 to be combined. Further, the output signals a and b and the output signals c and d are inputted and inputted to the AND gate AND1 directly and through the inverters INV1 and INV2, and the output signals a and b and the output signal are combined. (c, d) is inputted to the AND gate AND2 through the inverters INV3 and INV4 to perform AND combining. In addition, the output signals of the exclusive OR gates XOR1 and XOR2 are inputted to the AND gate AND3 to perform an AND combination, and the output signals of the AND gates AND1 to AND3 are input to the input terminal of the ORG OR1. By combining, Equation 1 is implemented. As described above, if two of the output signals (a, b, c, d) of the comparator are high potential and the two signals are low potential, the input signal (A) is the entire input signal (A, B, C, D, It is output as the median of E).

상기와 같은 방식으로 제 2중앙값 출력부(20) 내지 제 5중앙값 출력부(50)의 출력신호 또한 배타적오아게이트, 배타적노아게이트, 앤드게이트 및 인버터 등의 간단한 논리회로의 조합으로 구성되어 각 중앙값 출력부(20 내지 50)의 입력단에 입력되는 비교기의 출력신호가 같은 수의 고전위 및 저전위출력신호가 출력되는 경우 각각의 기준이 되는 입력신호를 중앙값으로 출력하게 된다.In the same manner as described above, the output signal of the second median output unit 20 to the fifth median output unit 50 is also composed of a combination of simple logic circuits such as an exclusive ogate, an exclusive nogate, an end gate, and an inverter. When the output signal of the comparator input to the input terminal of the output unit 20 to 50 outputs the same number of high potential and low potential output signals, the respective reference signals are output as median values.

상기한 바와 같이 본 발명에 의한 중앙값 필터인 홀수개의 입력신호중 기준이 되는 신호가 중앙값이 되는 경우를 설정하고, 그 설정과 일치하는 경우 비교의 기준이 되는 신호를 중앙값으로 출력하는 중앙값 결정방법을 간단한 논리회로로 구현함으로써, 종래의 중앙값 필터를 구성하는 게이트수 보다 작은 수의 게이트를 사용하여 게이트를 통해 지연되는 시간을 단축하여 전체적인 동작속도를 증가시키는 효과가 있다.As described above, a simple method of determining a median value for setting a case where the reference signal among the odd numbered input signals of the median filter according to the present invention becomes a median value and outputting the signal as a reference value for comparison when the reference value is matched with the setting is simple. By implementing the logic circuit, it is possible to shorten the delay time through the gate by increasing the overall operation speed by using a smaller number of gates than the conventional gate value.

Claims (2)

홀수개의 입력신호중 특정한 하나의 신호를 기준으로 나머지 다른 신호들을 각각 비교하여 짝수의 출력신호를 출력하는 다수의 비교기와; 상기 다수의 비교기 각각의 짝수개의 출력신호를 인가받아 그 짝수개의 출력신호 중, 저전위신호의 수와 고전위신호의 수가 동일한 경우, 상기 비교기에서 비교시 설정한 기준신호가 입력신호의 중앙값으로 설정되어 출력하도록 제어신호를 출력하는 상기 홀수개의 입력신호와 동일한 수의 중앙값 출력수단을 구비하는 중앙값 출력부와; 상기 중앙값 출력부의 출력인 제어신호에 따라 상기 입력신호중 중앙값을 선택하여 출력하는 중앙값 필터.A plurality of comparators for outputting an even number of output signals by comparing the other signals based on a specific one of the odd number of input signals; When even-numbered output signals of the plurality of comparators are applied and the number of low-potential signals and the number of high-potential signals are the same among the even-numbered output signals, the reference signal set by the comparator is set as the median value of the input signal. A median output section having the same number of median output means as the odd number of input signals for outputting a control signal to be output; A median filter for selecting and outputting a median value among the input signals according to a control signal that is an output of the median value output unit. 제 1항에 있어서, 상기 중앙값 출력수단은 각각의 입력단에 입력되는 비교기의 출력신호중 고전위신호와 저전위신호의 수가 동일한 경우 고전위의 제어신호를 출력하도록하는 논리게이트의 조합으로 구성하여 된 것을 특징으로 하는 중앙값 필터.The method of claim 1, wherein the median output means comprises a combination of logic gates for outputting a control signal of high potential when the number of high potential signals and low potential signals among the output signals of the comparator input to the respective input terminals is the same. Featured median filter.

Images