KR100238466B1 - 적응예측기내 에이알엠에이 필터의 데이터 고속처리 방법 - Google Patents

Abstract

연산속도를 개선하기 위해 제안된 ARMA 필터는 적응예측기내에서 입력되는 데이타를 지연시키는 단계와, 상기 지연된 데이타와 각기 대응하는 계수 데이타를 고정 소숫점 방식으로 곱하는 단계를 가지고 있다.

Description

고속처리에 적합한 에이알엠에이(ARMA) 필터

제1도는 본 발명에 따른 적응예측기의 블럭도.

제2도는 본 발명의 ARMA필터를 적용한 ADPCM의 하드웨어 블럭도.

본 발명은 ARMA(Auto-Regressive Moving Average)필터에 관한 것으로, 특히 연산속도를 개선하기 위한 고정소수점 방식의 연산처리를 가지는 ARMA필터에 관한 것이다.

일반적으로, 32Kbps ADPCM의 표준화로 되어 있는 CCITT G.721은 크게 엔코딩(encoding)부와 디코딩(decoding)부로 구성되어 있으며, 특히 들어오는 입력신호를 예측하는 예측(predictor)부는 2폴(pole) IIR필터의 오토-리그레시브(AR)와, 6제로 FIR필터의 무빙평균(MA)의 ARMA 필터로 구성되어 있는데, 이에 대한 표준 알고리즘은 이 필터가 부동소숫점 방식을 취하고 있으므로 G. 721의 디코딩 및 엔코딩부의 예측기로서 2폴 6제로의 ARMA 필터를 사용한다. 이는 입력되는 음성 샘플을 미리 예측하는 역할을 수행한다.

종래에는 예측기 설계시 필터를 부동소수점 방식에 의해 하드웨어로 구성 설계하였는데 그 퍼포먼스는 30dB 이상이다.

또한, 표준안인 G.721에서 2폴 6제로형식의 ARMA 필터는 이미 알고리즘을 CCITT에서 규정하였으므로 그의 모든 구현은 이 규정안을 따라야 한다. 그러나 그 구현시 모든 처리가 음성신호의 대역 폭인 4KHZ의 2배인 8KHZ시간내에 이루어져야만 하며 기존 방식인 하드웨어로 가능하였으나 개발의 효율성 및 코덱의 자유도를 높이기 위하여 점점 소프트웨어로 구현하는 비중이 높아져가고 있으며, 코덱을 DSP(Digital Signal Processing)로서 구현할때 가장 문제가 되는 것이 처리 시간이며 이를 해결하기 위해서는 기존의 부동소숫점 방식의 곱셈기를 고정소숫점의 곱셈기로 바꾸어 주어야만 풀듀플렉시 또는 다채널 ADPCM을 용이하게 구현할 수 있게 된다.

종래의 ADPCM 엔코더부의 동작을 보면, 입력되는 64Kbps A-로우나 μ-로우 PCM데이타는 유니폼 PCM신호로 변환되며, 이 신호와 미리 예측기에서 예측된 신호와의 차를 구해 적응 양자화하여 적당한 비트로 출력시킨다.

여기서, 입력값을 예측하는 예측기의 구조를 보면 CCITT 예측기 관계식에 의해 전체적으로 AR(Auto Regressive)부와 MA(Moving Average)부로 구성되어 있으며 이 필터의 역할은 기존에 입력된 다수계의 음성 샘플을 비교 평균하여 새로운 입력 샘플을 찾아내는 역할을 하며 여기서 AR과 MA 필터 구현시 곱셈기는 부동소숫점 방식으로 이루어져 있다. 상기 곱셈기는 지수부와 가수부로 나누어 연산한다.

종래의 ADPCM 코덱은 모두 하드웨어로 설계 또는 부분적으로 소프트웨어로 처리되어 있으며, 거의 하프 듀플렉스(duplex)로 되어 있었다. 그러므로 종래에는 코덱을 DSP로 구현시 처리시간이 실시간 이상으로 소요되는 문제점이 있어 왔다.

따라서 본 발명의 목적은 상기한 종래의 문제점을 해소할 수 있는 ARMA 필터를 제공함에 있다.

본 발명의 다른 목적은 연산처리 속도를 개선할 수 있는 고정소숫점 방식의 연산처리를 가지는 ARMA 필터를 제공함에 있다.

상기의 목적을 달성하기 위한 본 발명에 따르면, 적응예측기내에서 입력되는 데이타를 지연시키는 단계와, 상기 지연된 데이타와 각기 대응하는 계수 데이타를 고정 소숫점 방식으로 곱하는 단계를 가짐을 특징으로 한다.

여기서, 상기 곱하는 단계에서 사용되는 곱셈기는 고정소숫점 방식의 곱셈기가 사용될 것이다.

이하 본 발명의 바람직한 구성 및 동작의 일 실시예를 첨부된 도면을 참조하여 상세히 설명한다.

이하의 설명에서, 특유의 상세한 설명은 본 발명의 보다 완전한 이해를 돕기 위해서 설명되어 질 것이다. 본 분야의 숙련된 자에게 있어서는 상기의 설명으로써도 명백해질 수 있으며 이러한 상세한 설명없이도 충분히 실시되어질 수 있을 것이다. 또한 잘 알려진 회로 및 그의 기능은 본 발명을 불명료하지 않도록 하기 위해 설명을 약한다.

먼저 본 발명에서 사용될 고정소숫점 ARMA 필터의 주요부분은 2폴 6제로 필터에서 주요역할을 수행하고 있는 곱셈기 부분인데, 종래 방식의 G. 721에서는 이 곱셈기를 지수(exponential)부와 가수(mantissa)부로 나누어 연산하는 부동소숫점 곱셈기로 구성한 것에 비해 본 발명에서는 이와는 달리 들어오는 입력 데이타를 직접 곱하는 방식의 곱셈기로 구성하여 연산의 스텝과 시간을 대폭 줄이는 것이다.

제1도는 적응 예측기의 구성도이며, 기존의 CCITT G. 721구성도와 다른점은 곱셈기에 관련된 블럭이다.

제1도에서 사용된 용어를 기술하면, ADD는 가산기를 나타내며, ADDC는 가산기 C라는 의미이다. DELEY는 지연기이고, XOR는 배타적 논리합 연산을 의미하며, UP는 업 데이트이고, TRIG는 트리거를 나타내며, FMULT는 고정 곱셈기를 나타낸다. 또한 LIM은 제한기이며, ACCUM은 어큐뮬레이터를 의미한다. 그리고 SE, SEZ은 이하의 식에서 기술된다.

먼저, ADPCM의 원리는 64Kbps PCM 데이타를 더 압축하기 위해 고안된 것으로 Adaptive Differential Pulse Coded Modulation의 약어이며 그 명칭에서 알 수 있듯이 예측치를 실제값에서 빼 오차를 구하고 이 오차를 양자화하는 기법이다. 이 오차는 분포범위(Dynamic Range)는 원음의 다이나믹 렌지(Dynamic Range) 보다는 훨신 작기 때문에 작은 수의 양자화 레벨을 써서도 고음질을 유지할 수 있는 특징이 있다.

CCITT G. 721에서 규정한 예측기를 보면 다음과 같다.

먼저 식(1)에 의해 과거의 샘플로 부터 현재 샘플의 예측치를 구한다.

Se(k)= t1 a_i(k-1) Sr(k-i)+Sez(k),

Sez(k)= t2 b_i(k-1) d_q(k-i) 식(1)

위 식(1)에서 a_i(k)는 폴에 관한 i번째 예측계수이고, 이 부분이 AR(Auto Regressive) 역할을 하며 b_i(k)는 제로에 관한 i번째 예측계수인데 이 부분이 MA(Moving Average) 역할을 하다. 여기서 Sr(k)는 다음 식(2)에 의해 재구성 신호값이고, d_q(k)는 오차 식(4) 값을 양자화 한 것이다.

Sr(k)=Se(k)+d_q(k) 식(2)

d(k)=s(k)+Se(k) 식(3)

폴에 관한 예측계수 a_i(k)들은 단순경사법(Simplified Gradient Algorithm)에 의해 식(5), (6)과 같이 업 데이트시킨다.

a₁(k)=(1-2^-8) a₁(k-1)+3·2^-8sgn[p(k)·p(k-1)] 식(5)

a₂(k)=(1-2^-7) a₂(k-1)+2·{sgn[p(k)]sgn[p(k-2)]-f[a₁(k-1)]

sgn[p(k)] sgn[p(k-1)]} 식(6)

여기서 p(k)=d_p(k)+Sez(k)

f(a₁)=4a₁if a₁<0.5

=2·sgn[a1]elsewhere

위에서 sgn[xx]은 xx의 부호(sign)값을 말하는 것이다. 제로에 관한 예측계수 b_i(k)들은 다음에 의해 적응적으로 조정이 된다.

bi(k)=(1-2^-8) bi(k-1)+2^-7sgn[d_q(k)·sgn(d_q(k-1)] 식(7)

위에서 언급한 CCITT G.721의 예측기를 구성하고 있는 식(1)-식(7)까지를 블럭 다이아그램으로 나타낸 것이 상기 제1도의 구성도이다.

여기서, CCITT G.721과 본 구성도인 제1도와 다른점은 상기 FMULT부에 입력되는 DQ1에서 DQ6의 데이타 구성과 내부 처리인데 G.721에서의 DQ1-DQ6는 부동소숫점 연산을 하기 위한 형 즉 4비트의 지수(exponential)부와 6비트의 가수(mantissa), 1개의 사인비트 등을 합하여 11비트로 구성되어 있는 반면, 본 발명의 DQ1-DQ6는 최초의 입력 데이타인 16비트 DQ를 지연시킨 16비트의 데이타이고 FMULT부분 역시 DQ1-DQ6와 계수인 B1-B6의 값을 직접 곱셈한 것뿐 다른 내부적인 조작은 가하지 않았다.

그 이유는 들어오는 입력 데이타 값이 16비트이고 1보 작은 값이기 때문에 연산시 그 결과가 거의 그대로 DSP곱셈기부의 생성레지스터 p에 저장되기 때문에 실제로 지수부와 가수부로 근사화를 시키지 않고도 연산이 가능하기 때문이다.

그외의 부분은 G. 721과 동일하며, 이 ARMA 필터를 적용한 32Kbps의 ADPCM 코덱을 구현한 전체적인 블럭도는 제2도에 나타나 있다.

제2도에서 사용된 디코더(106)의 DSP 칩은 SAM SUNG사의 DSP칩인 SSP1600을 사용하였으며, 구현을 쉽게 하기 위해 엔코드부와 디코드부로 나누어 구현하였고, 타회사의 DSP칩을 써도 본 알고리즘을 그대로 적용시킬 수도 있다.

상기 제2도와 같이 연결 제작한 테스트 보드(Test Board)는 CCITT G.721규정안이 정확하게 동작하는가를 확인키 위해 CCITT 규정안을 따르는 일본의 히다찌 DSP인 HD810803과 쌍방향 통화가 가능케 제작하였다.

상기의 모드는 SSP1600 2개와 ADPCM 프로그램이 내장된 외부 ROM 2개(108,112), 히다찌 ADPCM 칩 2개(101,102), PCM 코덱 2개(100,114)와 이들은 인터페이스 시켜주는 주변 로직 및 TSAC(Time Slot Assigment Circuit)회로가 내장되었다.

따라서 종래의 CCITT G. 721로 표준화 되어 있는 32Kbps ADPCM 구현시 예측부의 ARMA 필터 구성은 연산시 그 계산량이 방대함으로 DSP를 사용하여 칩화시킬 경우 풀 듀플렉스 및 다채널 ADPCM까지도 원칩화시킬 수 있게 됨을 알 수 있다.

상술한 바와 같이 본 발명에 다르면, 고정소숫점 방식의 곱셈연산을 취함에 의해 처리속도가 개선되는 이점이 있다.

이상에서 상술한 바와 같이, 본 발명을 도면에 따라 도시하고 실시예에 따라 설명하였지만 본 발명은 이에 한정되지 않고, 본 발명의 기본정의를 벗어나지 않는 범위내에서 여러가지 변화와 변형이 가능함을 이 분야의 통상의 지식을 가진자라면 누구나 명백히 알 수 있을 것이다.

Claims (2)

1. 적응예측기의 에이알렘에이(ARMA) 필터에서 데이터를 고속 처리하는 방법에 있어서, 상기 적응예측기내에서 입력되는 데이타를 지연시키는 과정과, 상기 지연된 데이타와 각기 대응하는 계수 데이타를 고정 소숫점 방식으로 승산하는 과정을 가짐을 특징으로 하는 적응예측기내 에이알엠에이 필터의 데이터 고속처리방법.
2. 제1항에 있어서, 상기 지연 과정은, 상기 입력되는 데이터를 16비트 데이타 지연시킴을 특징으로 하는 적응예측기내 에이알엠에이 필터의 데이터 고속처리방법.