KR100238441B1 - 초고주파용 씨엠오에스 저잡음 증폭기 회로 - Google Patents

초고주파용 씨엠오에스 저잡음 증폭기 회로 Download PDF

Info

Publication number
KR100238441B1
KR100238441B1 KR1019970055644A KR19970055644A KR100238441B1 KR 100238441 B1 KR100238441 B1 KR 100238441B1 KR 1019970055644 A KR1019970055644 A KR 1019970055644A KR 19970055644 A KR19970055644 A KR 19970055644A KR 100238441 B1 KR100238441 B1 KR 100238441B1
Authority
KR
South Korea
Prior art keywords
matching
nmosfet
output
bias
stage
Prior art date
Application number
KR1019970055644A
Other languages
English (en)
Other versions
KR19990034146A (ko
Inventor
박민
유현규
김천수
김충환
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019970055644A priority Critical patent/KR100238441B1/ko
Publication of KR19990034146A publication Critical patent/KR19990034146A/ko
Application granted granted Critical
Publication of KR100238441B1 publication Critical patent/KR100238441B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/372—Noise reduction and elimination in amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 공통 소스 구조와 CMOS 인버터 구조를 갖는 초고주파용 CMOS 저잡음 증폭기 회로에 관한 것이다. 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는 공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로와, 일단이 상기 바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과, CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 저항과, 일단이 상기 저항에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 저항과 상기 제 4인덕터 사이에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어진다.

Description

초고주파용 씨엠오에스 저잡음 증폭기 회로
본 발명은 초고주파 회로에 적용하기 위한 저잡음 증폭기 회로에 관한 것으로, 특히 공통 소스(common-source) 구조와 CMOS 인버터 구조를 갖는 초고주파용 CMOS 저잡음 증폭기 회로에 관한 것이다.
종래의 초고주파용 저잡음 증폭기의 기본 회로 구조는 공통소스 구조, 공통게이트 구조, 캐스코드 구조 및 CMOS 구조 등이 있으며, 피드백을 적용한 변형된 회로들이 있다. 이러한 구조 이외에도 입력신호가 차동인 차동 증폭기도 있다.
종래에 발표된 회로들의 장단점을 살펴보면 다음과 같다.
도 1a에 나타낸 바와 같이, 공통소스 구조는 가장 일반적인 구조로서, 입력 정합을 위한 인덕터(100)와, Cgs(gate-to-source capacitance)를 정합하기 위한 인덕터(200)로 구성되어 있다. 공통소스 구조는 이득이나 잡음특성이 좋기 때문에 첫째단에 가장 많이 사용되고 있다. 그러나, 공통소스 구조를 갖는 nMOSFET 소자는 Cgd(gate-to-drain capacitance)가 커서 입력과 출력의 절연(isolation)특성이 좋지 않은 단점이 있다.
또, 이러한 공통소스 구조를 2단으로 구성하는 경우에는, 소비전력이 커진다는 단점이 있다. 따라서, 2단 공통소스 구조에서 소비전력을 줄이기 위해서는 낮은 게이트 전압에서 동작시키거나, 소자의 채널 폭을 줄여야 하는데, 이런 경우, 입력정합에 필요한 인덕턴스가 커서 MMIC화하기가 어려워진다.
공통게이트(Common Gate) 구조는 도 1b에 나타낸 구조로서, 공통게이트 구조의 가장 큰 특징은 입력 임피던스가 1/gm(gm: 트랜스컨덕턴스)으로 나타나서, 소자를 적절히 선택하면 입력임피던스를 50Ω으로 정합할 수 있다는 것이다. 그러나, 공통게이트 구조는 이득이나 잡음특성이 좋지 않은 단점이 있다.
캐스코드 구조는 도 1c에 나타낸 구조, 즉 공통소스와 공통게이트구조가 연결된 구조로서, 공통소스 구조에 비해 입력과 출력의 절연특성이 우수하며, 저전력화에 적합한 구조이다. 그러나, 캐스코드 구조는 다른 구조에 비해서 선형성이 떨어지며, 잡음특성도 부하 트랜지스터의 영향으로 공통소스 구조에 비해서 떨어진다. 900MHz 대역에서 15∼20dB 정도의 전력이득을 얻기 위해서는 1단의 캐스코드 구조도 가능하지만, 더 높은 주파수 대역(1∼5 GHz)의 증폭기를 구현할 경우에는, 1단의 캐스코드 구조로서는 충분한 이득을 얻기가 어렵다.
CMOS 구조는 도 1d에 나타낸 구조, 즉 CMOS 인버터의 구조로서, 이득이 nMOSFET소자의 gm과 pMOSFET소자의 gm의 합으로서 나타나므로 이득이 크고, 푸시풀 구조이므로 선형성이 좋다. 그러나, 회로 동작점을 잡기가 어렵고, 또 pMOSFET소자가 nMOSFET소자에 비해 낮은 gm을 갖기 때문에 잡음성능이 떨어진다. 따라서, CMOS 구조 역시 더 높은 주파수 대역(1∼5 GHz)의 증폭기로 구현할 경우, 1단의 CMOS구조로서는 충분한 이득을 얻기가 어렵다.
이와 같이 종래의 고주파용 저잡음 증폭기의 회로는 공통소스 구조, 공통게이트 구조, 캐스코드 구조 및 CMOS 구조가 있지만, 각각의 회로구조는 장단점이 있다.
일반적으로, 고주파용 저잡음 증폭기가 만족해야 할 성능으로는 이득, 잡음지수(noise figure), 선형성 특성 등이며, 입출력 임피던스가 50Ω에 정합하기가 쉬워야 하고, 이동 무선통신 시스템에 적용되기 위해서는 저전력이 필수요건이다. 이러한 특성 중에서 잡음지수는 저잡음 증폭기의 가장 중요한 요구특성으로, 낮은 잡음지수를 가져야 한다.
한편, 최근에는 상기 4종류의 저잡음 증폭기 회로 중에서, 특히 CMOS를 고주파용 저잡음 증폭기 회로 및 무선 주파수(radio frequency)회로에 적용하기 위한 연구가 활발히 진행되고 있다. 그래서, 300 MHz∼수GHZ대역의 MMIC에 실리콘 CMOS 기술을 적용한 MMIC가 시험적으로 발표되고 있다.
그러나, CMOS 소자는 일반적으로 캐리어의 이동도가 GaAs소자나 HEMT(High Electron Mobility Transistor)소자에 비해 낮기 때문에, 소자 자체의 최소잡음지수(Fmin)가 커서 초고주파용 저잡음 증폭기 회로설계에 많은 제약을 준다.
또, CMOS소자는 GaAs 소자나 바이폴라소자에 비해 트랜스컨덕턴스(gm)가 작아서 1개의 단(stage)만으로 15∼20 dB이상의 이득을 얻기가 어렵기 때문에, 주파수가 높아질 수록 소자의 이득이 떨어진다는 문제점이 있다. 그래서, CMOS 소자에, 다단 증폭기를 사용하면 이득은 쉽게 증가할 수 있지만, 전류소모가 커지고, 회로가 복잡해지면서 생기는 기생(parasitic)성분들로 인해 고주파 특성이 떨어진다는 문제점이 있다.
본 발명의 목적은 이득 및 선형특성이 좋을 뿐만 아나라, 저잡음특성을 최대화하며, 입출력 임피던스 정합이 MMIC화하기에 적합한 초고주파용 CMOS 저잡음 증폭기 회로를 제공하는 데에 있다.
상기 목적을 달성하기 위한 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는,
공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로와, 일단이 상기 바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과,
CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 저항과, 일단이 상기 저항에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 저항과 상기 제 4인덕터 사이에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어진 것을 특징으로 한다.
또, 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는,
공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1바이어스 인가수단과, 일단이 상기 제 1바이어스 인가수단 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력을 정합하기 위한 제 1입력정합수단과, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력을 정합하기 위한 제 2입력정합수단과, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력을 정합하기 위한 제 1출력정합수단과, 일단이 상기 제 1출력정합수단과 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력을 정합하기 위한 제 2출력정합수단을 구비한 첫째단과,
CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 2 바이어스 인가수단과, 일단이 상기 제 2바이어스 인가수단에 접속되고 타단이 출력단자에 접속된 출력을 정합하기 위한 제 3출력정합수단과, 일단이 상기 제 2바이어스 인가수단과 상기 제 3출력정합수단 사이에 접속되고 타단이 접지에 접속된 출력을 정합하기 위한 제 4출력정합수단을 구비한 둘째단으로 이루어진 것을 특징으로 한다.
또한, 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는
공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1바이어스회로와, 일단이 상기 제 1바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과,
CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 상기 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 2바이어스회로와, 일단이 상기 pMOSFET 소자의 소스와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 출력정합용 제 4인덕터에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어진 것을 특징으로 한다.
게다가, 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는,
공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1 바이어스 인가수단과, 일단이 상기 제 1 바이어스 인가수단 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력을 정합하기 위한 제 1입력정합수단과, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력을 정합하기 위한 제 2입력정합수단과, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력을 정합하기 위한 제 1출력정합수단과, 일단이 상기 제 1출력정합수단과 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력을 정합하기 위한 제 2출력정합수단을 구비한 첫째단과,
CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 상기 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 2 바이어스 인가수단과, 일단이 상기 pMOSFET 소자의 소스와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 출력단자에 접속된 출력을 정합하기 위한 제 3출력정합수단과, 일단이 상기 제 3출력정합수단에 접속되고 타단이 접지에 접속되어 출력을 정합하기 위한 제 4출력정합수단을 구비한 둘째단으로 이루어진 것을 특징으로 한다.
또, 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는,
공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로와, 일단이 상기 바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과,
CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 저항과, 일단이 상기 저항에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 첫째단의 출력정합용 제 1커패시터에 접속되고 타단이 상기 저항에 접속된 입력정합용 제 5인덕터와, 일단이 상기 저항과 제 4인덕터 사이에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어지고,
첫째단과 둘째단 사이에는 첫째단의 출력정합용 제 1커패시터와 둘째단의 출력정합용 제 5인덕터로 이루어진 단간정합회로를 갖는 것을 특징으로 한다.
또, 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는,
공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1 바이어스 인가수단과, 일단이 상기 제 1 바이어스 인가수단 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속되어 입력을 정합하기 위한 제 1입력정합수단과, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속되어 입력을 정합하기 위한 제 2입력정합수단과, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속되어 출력을 정합하기 위한 제 1출력정합수단과, 일단이 상기 제 1출력정합수단과 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속되어 출력을 정합하기 위한 제 2출력정합수단을 구비한 첫째단과,
CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 2 바이어스 인가수단과, 일단이 상기 첫째단의 제 2출력정합수단에 접속되고 타단이 상기 제 2 바이어스 인가수단에 접속된 입력을 정합하기 위한 제 3입력정합수단과, 일단이 상기 제 2 바이어스 인가수단에 접속되고 타단이 출력단자에 접속된 출력을 정합하기 위한 제 3출력정합수단과, 일단이 상기 제 2 바이어스 인가수단과 상기 제 3출력정합수단 사이에 접속되고 타단이 접지에 접속된 출력을 정합하기 위한 제 4출력정합수단을 구비한 둘째단으로 이루어지고,
첫째단과 둘째단 사이에는 첫째단의 제 2출력정합수단과 둘째단의 제 3입력정합수단으로 이루어진 단간정합회로를 갖는 것을 특징으로 한다.
또, 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는,
공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1바이어스회로와, 일단이 상기 제 1바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과,
CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 상기 nMOSFET 소자 및 pMOSFET 소자에 바이어스를 인가하기 위한 제 2바이어스회로와, 일단이 상기 nMOSFET 소자의 소스와 상기 pMOSFET 소자의 드레인 사이에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 첫째단의 출력정합용 제 1커패시터에 접속되고 타단이 상기 제 2바이어스회로와 상기 nMOSFET 소자의 게이트 사이에 접속된 입력정합용 제 5인덕터와, 일단이 상기 출력정합용 제 4인덕터에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어지고,
첫째단과 둘째단 사이에는 첫째단의 출력정합용 제 1커패시터와 둘째단의 입력정합용 제 5인덕터로 이루어진 단간정합회로를 갖는 것을 특징으로 한다.
또, 본 발명의 초고주파용 CMOS 저잡음 증폭기 회로는,
공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1 바이어스 인가수단과, 일단이 상기 제 1 바이어스 인가수단 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력을 정합하기 위한 제 1입력정합수단과, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력을 정합하기 위한 제 2입력정합수단과, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력을 정합하기 위한 제 1출력정합수단과, 일단이 상기 제 1출력정합수단과 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력을 정합하기 위한 제 2출력정합수단을 구비한 첫째단과,
CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 상기 nMOSFET 소자 및 pMOSFET 소자에 바이어스를 인가하기 위한 제 2 바이어스 인가수단과, 일단이 상기 첫째단의 제 2출력정합수단에 접속되고 타단이 상기 제 2 바이어스 인가수단과 상기 nMOSFET 소자의 게이트 사이에 접속된 입력을 정합하기 위한 제 3입력정합수단과, 일단이 상기 nMOSFET 소자의 소스와 상기 pMOSFET 소자의 드레인에 사이에 접속되고 타단이 출력단자에 접속된 출력을 정합하기 위한 제 3출력정합수단과, 일단이 상기 제 3출력정합수단에 접속되고 타단이 접지에 접속된 출력정합하기 위한 제 4출력정합수단을 구비한 둘째단으로 이루어지고,
첫째단과 둘째단 사이에는 첫째단의 제 2출력정합수단과 둘째단의 제 3입력정합수단으로 이루어진 단간정합회로를 갖는 것을 특징으로 한다.
도 1a는 공통소스 구조를 갖는 종래의 고주파용 저잡음 증폭기의 기본 회로도,
도 1b는 공통게이트 구조를 갖는 종래의 고주파용 저잡음 증폭기의 기본 회로도,
도 1c는 캐스코드 구조를 갖는 종래의 고주파용 저잡음 증폭기의 기본 회로도,
도 1d는 CMOS 구조를 갖는 종래의 고주파용 저잡음 증폭기의 기본 회로도,
도 2는 본 발명의 일 실시예에 따른 초고주파용 CMOS 저잡음 증폭기의 회로도,
도 3은 본 발명의 다른 실시예에 따른 초고주파용 CMOS 저잡음 증폭기의 회로도,
도 4는 본 발명의 또 다른 실시예에 따른 단간 정합을 적용한 초고주파용 CMOS 저잡음 증폭기의 회로도,
도 5는 본 발명의 또 다른 실시예에 따른 단간 정합을 적용한 초고주파용 CMOS 저잡음 증폭기의 회로도,
도 6a는 본 발명의 일 실시예에 따른 도 1의 초고주파용 CMOS 저잡읍 증폭기에 대한 출력의 전력 선형특성의 결과를 나타낸 그래프,
도 6b는 종래의 2단 공통소스 저잡음 증폭기에 대한 출력의 전력 선형특성의 결과를 나타낸 그래프,
도 6c는 종래의 2단 캐스코드 저잡음 증폭기에 대한 출력의 전력 선형특성의 결과를 나타낸 그래프.
<도면의 주요부분에 대한 부호의 설명>
1a,1b,1c,1d,1e : 인덕터 2a,2b : 커패시터
10,20 : nMOSFET 30 : pMOSFET
40 : 저항 100,200 : 인덕터
본 발명의 다양한 특징 및 이점은 첨부도면을 참조하면서 이하의 보다 상세한 설명으로부터 쉽게 이해할 수 있을 것이다.
이하, 도면을 참조하면서 본 발명의 바람직한 실시예를 설명한다.
실시예
도 2은 본 발명의 바람직한 실시예에 따른 고주파용 COMS 저잡음 증폭기를 나타낸 회로도이다.
도 2에 도시한 바와 같이, 고주파용 COMS 저잡음 증폭기 회로의 첫째단에서, nMOSFET 소자(10)는 공통소스 구조를 갖고, 바이어스회로는 상기 nMOSFET 소자(10)에 바이어스를 인가한다.
상기 도 2의 회로에서, 입력정합회로는 입력정합을 위한 인덕터(1a)와 잡음정합과 이득정합의 조건을 동시에 만족하는 피드백 인덕터(1b)로 구성되고, 출력정합회로는 출력 부하 인덕터(1c)와 출력정합을 위한 커패시터(2a)로 구성된다.
그리고, 상기 고주파용 COMS 저잡음 증폭기 회로의 둘째단에서, nMOSFET 소자(20)와 pMOSFET 소자(30)는 CMOS 인버터 구조를 갖는다.
이 회로에서, 저항(40)은 nMOSFET 소자(20) 및 pMOSFET 소자(30)에 바이어스를 인가하고, 출력저항 값에 비해 큰 값을 갖기 때문에, DC 바이어스만이 가해진다.
그리고, 도면에서 출력정합회로는 인덕터(1d)와 커패시터(2b)로 구성된다.
또, 상기 초고주파용 CMOS 저잡음 증폭기 회로의 첫째단은 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로, 상기 입력단자 및, 상기 입력정합용 인덕터(1a)가 접속된 제 1노드와, 상기 출력정합용 인덕터(1c), 상기 nMOSFET 소자의 드레인 및, 상기 출력정합용 커패시터(2a)에 접속된 제 2노드를 구비한다.
그리고, 그것의 둘째단은 상기 첫째단의 출력정합용 커패시터(2a), 인버터 구조를 갖는 상기 pMOSFET 소자와 상기 nMOSFET 소자의 게이트 및, 상기 pMOSFET와 상기 nMOSFET 소자에 바이어스를 인가하기 위한 저항(40)이 접속된 제 1노드와, 인버터 구조를 갖는 상기 pMOSFET 소자의 소스와 상기 nMOSFET 소자의 드레인 및, 상기 pMOSFET 소자와 상기 nMOSFET 소자에 바이어스를 인가하기 위한 저항(40)이 접속된 제 2노드와, 상기 출력정합용 커패시스(2b), 상기 출력정합용(1d) 및, 상기 제 2노드가 접속된 제 3노드를 구비한다.
본 발명의 저잡음 증폭기 회로의 장점은 다른 회로에 비해서 잡음특성 및 전력이득이 좋고, 공통소스 구조의 문제점인 입출력의 절연 문제를 2단을 사용하여 해결한다는 점이다.
둘째단은 푸시풀 형태의 CMOS 인버터 구조를 갖기 때문에, 출력의 선형성이 다른 구조에 비해 우수하다. CMOS 인버터 구조는 pMOSFET소자의 큰 잡음특성이 단점이지만, 본 발명에서는 둘째단에 적용하므로 회로 전체 잡음지수에 미치는 영향은 첫째단의 이득으로 나누어진 만큼만 영향을 미치므로, 첫째단의 이득이 클 경우, 그 영향은 아주 작다.
CMOS 인버터 구조의 특징은, 채널길이 및 폭이 같은 소자를 사용할 경우, 입력 커패시턴스(Cgs)가 공통소스 구조에 비해서 2배이므로, 입력정합을 위한 인덕턴스를 반으로 줄일 수 있고, 나선형 인덕터(spiral inductor)를 사용하여 MMIC화를 쉽게 할 수 있다는 것이다.
또한, nMOSFET소자의 출력저항과 pMOSFET소자의 출력저항이 병렬이기 때문에, CMOS 인버터 출력저항(Rout)이 반으로 줄어, 출력정합 또한 다른 구조에 비해 쉽게 할 수 있다.
도 3는 본 발명의 다른 실시예에 따른 초고주파용 2단 저잡음 증폭기의 회로도이다. 도 3의 초고주파용 2단 저잡음 증폭기 회로의 첫째단에 있어서, nMOSFET 소자는 공통소스 구조를 갖는다. 이 도면에서, 제 1바이어스회로는 상기 nMOSFET 소자에 바이어스를 인가하고, 인덕터(1a, 1b)는 입력을 정합하며, 인덕터(1c) 및 커패시터(2a)는 출력을 정합한다.
그리고, 도 3의 회로의 둘째단에서, nMOSFET 소자 및 pMOSFET 소자는 CMOS 인버터 구조를 갖고, 제 2바이어스는 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하고, 인덕터(1d) 및 커패시터(2b)는 출력을 정합한다.
상술한 바와 같이, 상기 도 3의 회로가 상기 도 2 회로와 다른 점은 둘째단이 도 3의 저항(40) 대신에, 바이어스 회로를 사용한 단순한 CMOS 인버터 구조라는 점이다.
또, 도 3의 초고주파용 CMOS 저잡음 증폭기 회로의 둘째단이 상기 첫째단의 출력정합용 커패시터(2a) 및, 상기 pMOSFET 소자와 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 2바이어스회로가 접속된 제 1노드와, 상기 제 1노드 및, 상기 pMOSFET 소자와 상기 nMOSFET 소자의 게이트가 접속된 제 2노드와, 상기 pMOSFET 소자의 소스 및 상기 nMOSFET 소자의 드레인이 접속된 제 3노드와, 상기 제 3노드, 상기 출력정합용 커패시터(2b) 및, 상기 출력정합용 인덕터(1d)가 접속된 제 4노드를 구비한다는 것이다.
도 4은 본 발명의 또 다른 실시예에 따른 초고주파용 2단 저잡음 증폭기의 회로도이다.
본 발명의 초고주파용 2단 저잡음 증폭기 회로의 첫단에서, nMOSFET 소자는 공통소스구조를 갖고, 바이어스회로는 nMOSFET 소자에 바이어스를 인가하며, 인덕터(1a, 1b)은 입력을 정합하고, 인덕터(1c) 및 커패시터(2a)는 출력을 정합한다.
그리고, 그것의 둘째단에서, nMOSFET 소자와 pMOSFET 소자는 CMOS 인버터 구조를 갖고, 저항(40)은 pMOSFET 소자 및 nMOSFET 소자에 바이어스를 인가하며, 인덕터(1e)는 입력을 정합하고, 인덕터(1d)와 커패시터(2b)는 출력을 정합한다.
상기 상술한 바와 같이, 도 4의 회로가 도 2의 회로와 다른 점은 첫째단과 둘째단의 임피던스 부정합(mismatch)에 의한 손실을 줄이기 위해서 인덕터(1e)와 커패시터(2a)로 단간 정합을 한다는 점이다.
이 도면에서, 단간정합회로에 사용된 인덕터(1e)는 둘째단의 입력정합용 인덕터로서 중복해서 사용되고, 커패시터(2a)는 첫째단의 출력정합용 커패시터로서 중복해서 사용된다.
따라서, 적은 손실로 단간 정합을 하면, 이득을 증가시킬 수 있어, 광대역(wide-band) 특성을 얻을 수 있다.
또, 도 4의 초고주파용 CMOS 저잡음 증폭기 회로의 첫째단은 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로, 상기 입력단자 및, 상기 입력정합용 인덕터(1a)가 접속된 제 1노드와, 상기 출력정합용 인덕터(1c), 상기 nMOSFET 소자의 드레인 및, 상기 출력정합용 커패시터(2a)에 접속된 제 2노드를 구비한다.
그리고, 그것의 둘째단은 상기 입력정합용 인덕터(1e), CMOS 인버터 구조를 갖는 pMOSFET 소자와 nMOSFET 소자의 게이트 및, 상기 pMOSFET 소자와 nMOSFET 소자에 바이어스를 인가하기 위한 저항(40)이 접속된 제 1노드와, 상기 pMOSFET 소자의 소스와 nMOSFET 소자의 드레인 및, 상기 pMOSFET 소자와 nMOSFET 소자에 바이어스를 인가하기 위한 저항(40)이 접속된 제 2노드와, 상기 제 2노드, 출력정합용 커패시터(2b) 및, 출력정합용 인덕터(1d)가 접속된 제 3노드를 구비한다.
도 5는 본 발명의 또 다른 실시예에 따른 초고주파용 2단 저잡음 증폭기의 회로도이다.
도 4의 초고주파용 2단 저잡음 증폭기 회로의 첫째단에서, nMOSFET 소자는 공통소스 구조를 갖고, 제 1바이어스회로는 상기 nMOSFET 소자에 바이어스를 인가하고, 인덕터(1a, 1b)는 입력을 정합하며, 인덕터(1c)와 커패시터(2a)는 출력을 정합한다.
그리고, 그것의 둘째단에서, nMOSFET 소자와 pMOSFET 소자는 CMOS 인버터 구조를 갖고, 제 2바이어스회로는 상기 nMOSFET 소자 및 pMOSFET 소자에 바이어스를 인가하며, 인덕터(1e)는 입력을 정합하고, 인덕터(1d)와 커패시터(2b)는 출력을 정합한다.
상술한 바와 같이, 도 5의 회로가 도 2과 다른 점은 첫째단과 둘째단의 임피던스 부정합에 의한 손실을 줄이기 위해서 인덕터(1e)와 커패시터(2a)로 단간 정합을 한다는 것과, 둘째단이 도 2의 저항(40) 대신에, 바이어스 회로를 사용한 단순한 CMOS 인버터 구조라는 점이다.
이 도면에서, 단간정합회로에 사용된 인덕터(1e)는 둘째단의 입력정합용 인덕터로서 중복해서 사용되고, 커패시터(2a)는 첫째단의 출력정합용 커패시터로서 중복해서 사용된다.
도 5의 초고주파용 CMOS 저잡음 증폭기 회로의 첫째단은 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로, 상기 입력단자 및, 상기 입력정합용 인덕터(1a)가 접속된 제 1노드와, 상기 출력정합용 인덕터(1c), 상기 nMOSFET 소자의 드레인 및, 상기 출력정합용 커패시터(2a)가 접속된 제 2노드를 구비한다.
그리고, 그것의 둘째단은 상기 pMOSFET 소자와 nMOSFET 소자에 바이어스를 인가하기 위한 제 2바이어스회로 및, 상기 pMOSFET 소자의 게이트가 접속된 제 1노드와, 상기 제 1노드, 상기 입력정합용 인덕터(1e) 및, 상기 nMOSFET 소자의 게이트가 접속된 제 2노드와, CMOS 인버터 구조를 갖는 상기 pMOSFET 소자의 소스 및 상기 nMOSFET 소자의 드레인이 접속된 제 3노드와, 상기 제 3노드, 상기 출력정합용 커패시터(2b) 및, 상기 출력정합용 인덕터(1d)가 접속된 제 4노드를 구비한다.
도 6a는 본 발명의 일 실시예에 따른 도 2의 회로에 대한 출력의 전력 선형특성을 나타내고, 도 6b 및 도 6c는 종래의 2단 공통소스회로 및 2단 캐스코드 회로에 대한 출력의 전력 선형특성을 서로 비교한 시뮬레이션 결과이다. 본 발명에 따른 저잡음 증폭기 회로의 출력전력의 선형특성은 0. 177dBm이고, 종래의 공통게이트회로는 -2. 49dBm이며, 종래의 캐스코드회로는 -10. 9dBm이다. 따라서, 상기의 시뮬레이션 결과로부터 본 발명에 따른 저잡음 증폭기 회로의 선형특성을 잘 알 수 있다.
본 발명에 따른 저잡음 증폭기 회로는 다른 회로에 비해서 잡음특성 및 전력이득이 좋고, 공통소스 구조의 문제점인 입출력의 절연 문제를 2단을 사용하여 해결한다는데 효과가 있다.
또, 본 발명의 저잡음 증폭기 회로는 첫째단이 공통소스 구조이므로 저잡음 특성을 최대화 할 수 있고, 둘째단이 CMOS 인버터 구조이므로 CMOS 인버터 구조의장점인 선형특성을 개선하였다.
또한, 본발명의 저잡음 증폭기 회로구조는 출력 정합에 필요한 인덕턴스가 작아 MMIC화하기에 적합한 회로구조이다.
따라서, 본 발명에 따르면 종래의 고주파용 MMIC에 실리콘 CMOS를 적용한 MMIC화가 가능해지고, 또, 주파수 범위가 1∼5 GHz인 영역의 LNA(Low Noise Amplifier), 믹서(Mixer)등으로 PCS(Personal Communication System)용 실리콘 RF IC를 집적화할 수 있고, 나아가 같은 칩 내에 디지탈 IC, 아날로그 IC, RF IC를 집적화할 수 있다.

Claims (8)

  1. 초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,
    공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로와, 일단이 상기 바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과,
    CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 저항과, 일단이 상기 저항에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 저항과 상기 제 4인덕터 사이에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어진 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로.
  2. 초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,
    공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1 바이어스 인가수단과, 일단이 상기 제 1 바이어스 인가수단 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력을 정합하기 위한 제 1입력정합수단과, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력을 정합하기 위한 제 2입력정합수단과, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력을 정합하기 위한 제 1출력정합수단과, 일단이 상기 제 1출력정합수단과 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력을 정합하기 위한 제 2출력정합수단을 구비한 첫째단과,
    CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 2 바이어스 인가수단과, 일단이 상기 제 2 바이어스 인가수단에 접속되고 타단이 출력단자에 접속된 출력을 정합하기 위한 제 3출력정합수단과, 일단이 상기 제 2 바이어스 인가수단과 상기 제 3출력정합수단 사이에 접속되고 타단이 접지에 접속된 출력을 정합하기 위한 제 4출력정합수단을 구비한 둘째단으로 이루어진 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로.
  3. 초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,
    공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1바이어스회로와, 일단이 상기 제 1바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과,
    CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 상기 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 2바이어스회로와, 일단이 상기 pMOSFET 소자의 소스와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 출력정합용 제 4인덕터에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어진 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로.
  4. 초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,
    공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1 바이어스 인가수단과, 일단이 상기 제 1 바이어스 인가수단 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력을 정합하기 위한 제 1입력정합수단과, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력을 정합하기 위한 제 2입력정합수단과, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력을 정합하기 위한 제 1출력정합수단과, 일단이 상기 제 1출력정합수단과 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력을 정합하기 위한 제 2출력정합수단을 구비한 첫째단과,
    CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 상기 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 2 바이어스 인가수단과, 일단이 상기 pMOSFET 소자의 소스와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 출력단자에 접속된 출력을 정합하기 위한 제 3출력정합수단과, 일단이 상기 제 3출력정합수단에 접속되고 타단이 접지에 접속된 출력을 정합하기 위한 제 4출력정합수단을 구비한 둘째단으로 이루어진 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로.
  5. 초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,
    공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 바이어스회로와, 일단이 상기 바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과,
    CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 저항과, 일단이 상기 저항에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 첫째단의 출력정합용 제 1커패시터에 접속되고 타단이 상기 저항에 접속된 입력정합용 제 5인덕터와, 일단이 상기 저항과 제 4인덕터 사이에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어지고,
    첫째단과 둘째단 사이에는 첫째단의 출력정합용 제 1커패시터와 둘째단의 출력정합용 제 5인덕터로 이루어진 단간정합회로를 갖는 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로.
  6. 초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,
    공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1 바이어스 인가수단과, 일단이 상기 제 1 바이어스 인가수단 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력을 정합하기 위한 제 1입력정합수단과, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력을 정합하기 위한 제 2입력정합수단과, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력을 정합하기 위한 제 1출력정합수단과, 일단이 상기 제 1출력정합수단과 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력을 정합하기 위한 제 2출력정합수단을 구비한 첫째단과,
    CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 일단이 상기 첫째단에 접속되고 타단이 pMOSFET 소자와 nMOSFET 소자의 게이트 사이에 접속되어 상기 pMOSFET 소자 및 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 2 바이어스 인가수단과, 일단이 상기 첫째단의 제 2출력정합수단에 접속되고 타단이 상기 제 2 바이어스 인가수단에 접속된 입력을 정합하기 위한 제 3입력정합수단과, 일단이 상기 제 2 바이어스 인가수단에 접속되고 타단이 출력단자에 접속된 출력을 정합하기 위한 제 3출력정합수단과, 일단이 상기 바이어스 인가수단과 상기 제 3출력정합수단 사이에 접속되고 타단이 접지에 접속된 출력을 정합하기 위한 제 4출력정합수단을 구비한 둘째단으로 이루어지고,
    첫째단과 둘째단 사이에는 첫째단의 제 2출력정합수단과 둘째단의 제 3입력정합수단으로 이루어진 단간정합회로를 갖는 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로.
  7. 초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,
    공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1바이어스회로와, 일단이 상기 제 1바이어스회로 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력정합용 제 1인덕터와, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력정합용 제 2인덕터와, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력정합용 제 3인덕터와, 일단이 상기 제 3인덕터와 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력정합용 제 1커패시터를 구비한 첫째단과,
    CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 상기 nMOSFET 소자 및 pMOSFET 소자에 바이어스를 인가하기 위한 제 2바이어스회로와, 일단이 상기 nMOSFET 소자의 소스와 상기 pMOSFET 소자의 드레인에 사이에 접속되고 타단이 출력단자에 접속된 출력정합용 제 4인덕터와, 일단이 상기 첫째단의 출력정합용 제 1커패시터에 접속되고 타단이 상기 제 2바이어스회로와 상기 nMOSFET 소자의 게이트 사이에 접속된 입력정합용 제 5인덕터와, 일단이 상기 출력정합용 제 4인덕터에 접속되고 타단이 접지에 접속된 출력정합용 제 2커패시터를 구비한 둘째단으로 이루어지고,
    첫째단과 둘째단 사이에는 첫째단의 출력정합용 제 1커패시터와 둘째단의 입력정합용 제 5인덕터로 이루어진 단간정합회로를 갖는 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로.
  8. 초고주파 회로에 적용하기 위한 CMOS 저잡음 증폭기 회로에 있어서,
    공통소스 구조를 갖는 nMOSFET 소자와, 상기 nMOSFET 소자에 바이어스를 인가하기 위한 제 1 바이어스 인가수단과, 일단이 상기 제 1 바이어스 인가수단 및 입력단자에 접속되고 타단이 상기 nMOSFET의 게이트에 접속된 입력을 정합하기 위한 제 1입력정합수단과, 일단이 상기 nMOSFET 소자의 소스에 접속되고 타단이 접지에 접속된 입력을 정합하기 위한 제 2입력정합수단과, 일단이 전원에 접속되고 타단이 상기 nMOSFET 소자의 드레인에 접속된 출력을 정합하기 위한 제 1출력정합수단과, 일단이 상기 제 1출력정합수단과 상기 nMOSFET 소자의 드레인 사이에 접속되고 타단이 둘째단에 접속된 출력을 정합하기 위한 제 2출력정합수단을 구비한 첫째단과,
    CMOS 인버터 구조를 갖는 nMOSFET 소자 및 pMOSFET 소자와, 상기 nMOSFET 소자 및 pMOSFET 소자에 바이어스를 인가하기 위한 제 2바이어스 인가수단과, 일단이 상기 첫째단의 제 2출력정합수단에 접속되고 타단이 상기 제 2 바이어스 인가수단과 상기 nMOSFET 소자의 게이트 사이에 접속된 입력을 정합하기 위한 제 3입력정합수단과, 일단이 상기 nMOSFET 소자의 소스와 상기 pMOSFET 소자의 드레인에 사이에 접속되고 타단이 출력단자에 접속된 출력을 정합하기 위한 제 3출력정합수단과, 일단이 상기 제 3출력정합수단에 접속되고 타단이 접지에 접속된 출력정합하기 위한 제 4출력정합수단을 구비한 둘째단으로 이루어지고,
    첫째단과 둘째단 사이에는 첫째단의 제 2출력정합수단과 둘째단의 제 3입력정합수단으로 이루어진 단간정합회로를 갖는 것을 특징으로 하는 초고주파용 CMOS 저잡음 증폭기 회로.
KR1019970055644A 1997-10-28 1997-10-28 초고주파용 씨엠오에스 저잡음 증폭기 회로 KR100238441B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970055644A KR100238441B1 (ko) 1997-10-28 1997-10-28 초고주파용 씨엠오에스 저잡음 증폭기 회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970055644A KR100238441B1 (ko) 1997-10-28 1997-10-28 초고주파용 씨엠오에스 저잡음 증폭기 회로

Publications (2)

Publication Number Publication Date
KR19990034146A KR19990034146A (ko) 1999-05-15
KR100238441B1 true KR100238441B1 (ko) 2000-01-15

Family

ID=19523607

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970055644A KR100238441B1 (ko) 1997-10-28 1997-10-28 초고주파용 씨엠오에스 저잡음 증폭기 회로

Country Status (1)

Country Link
KR (1) KR100238441B1 (ko)

Also Published As

Publication number Publication date
KR19990034146A (ko) 1999-05-15

Similar Documents

Publication Publication Date Title
US6400227B1 (en) Stepped gain controlled RF driver amplifier in CMOS
US8427240B2 (en) Low-noise amplifier with gain enhancement
JP5512731B2 (ja) ２段のマイクロ波のｅ級電力増幅器
US6400226B2 (en) Distributed amplifier with improved flatness of frequency characteristic
US6075414A (en) High frequency amplifier having a variable attenuator connected to the base of an amplifier FET
US6472941B2 (en) Distributed amplifier with terminating circuit capable of improving gain flatness at low frequencies
CN108063600B (zh) 一种低噪声放大器及射频前端集成电路
US11342891B2 (en) Amplifier circuit
EP2869465B1 (en) RF amplifier
US5051705A (en) Gain-tilt amplifier
US6630861B2 (en) Variable gain amplifier
Kim A wideband triple-stacked CMOS distributed power amplifier using double inductive peaking
Li et al. A novel design approach for GHz CMOS low noise amplifiers
US20070103235A1 (en) Inductorless broadband RF low noise amplifier
EP2582042A1 (en) A low-noise amplifier circuit
KR100882819B1 (ko) 복수의 공통 게이트 트랜지스터를 이용한 캐스코드 구조의증폭기
Bassal et al. GaN low noise amplifier design for WiMax applications
Lee et al. A highly linear low-noise amplifier using a wideband linearization technique with tunable multiple gated transistors
US8339205B1 (en) Low power wide-band amplifier with reused current
KR100238441B1 (ko) 초고주파용 씨엠오에스 저잡음 증폭기 회로
US9813030B1 (en) Wideband single-ended IM3 distortion nulling
US20080297262A1 (en) Increased gain high-frequency amplifier
CN110661494A (zh) 高频放大电路及半导体设备
Hazarika et al. Design of a Linear LNA for 5G Applications using 45 nm Technology
JP2894893B2 (ja) ミキサ回路

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121011

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20130923

Year of fee payment: 15

LAPS Lapse due to unpaid annual fee