KR100236944B1 - A duplicated atm interfacing apparatus and its frame synchronization method - Google Patents
A duplicated atm interfacing apparatus and its frame synchronization method Download PDFInfo
- Publication number
- KR100236944B1 KR100236944B1 KR1019970063419A KR19970063419A KR100236944B1 KR 100236944 B1 KR100236944 B1 KR 100236944B1 KR 1019970063419 A KR1019970063419 A KR 1019970063419A KR 19970063419 A KR19970063419 A KR 19970063419A KR 100236944 B1 KR100236944 B1 KR 100236944B1
- Authority
- KR
- South Korea
- Prior art keywords
- frame
- layer processing
- clock
- physical layer
- processing means
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L49/00—Packet switching elements
- H04L49/60—Software-defined switches
- H04L49/606—Hybrid ATM switches, e.g. ATM&STM, ATM&Frame Relay or ATM&IP
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2647—Arrangements specific to the receiver only
- H04L27/2655—Synchronisation arrangements
- H04L27/2656—Frame synchronisation, e.g. packet synchronisation, time division duplex [TDD] switching point detection or subframe synchronisation
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L12/00—Data switching networks
- H04L12/54—Store-and-forward switching systems
- H04L12/56—Packet switching systems
- H04L12/5601—Transfer mode dependent, e.g. ATM
- H04L2012/5672—Multiplexing, e.g. coding, scrambling
- H04L2012/5674—Synchronisation, timing recovery or alignment
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
1. 청구범위에 기재된 발명이 속하는 기술분야1. TECHNICAL FIELD OF THE INVENTION
본 발명은 이중화 비동기 전달 모드 정합 장치 및 그의 프레임 동기 방법에 관한 것임.The present invention relates to a redundant asynchronous delivery mode matching device and a frame synchronization method thereof.
2. 발명이 해결하고자하는 기술적 과제2. The technical problem to be solved by the invention
본 발명은 주기적으로 프레임을 생성하여 2개의 STM-4 링크간 프레임을 동기시겨 대국의 수신부에서 이중화 절체시 두 링크간 프레임 동기 시간차이를 최소화할 수 있는 이중화 비동기 전달 모드 정합 장치 및 그의 프레임 동기 방법을 제공하는데 그 목적이 있다.DETAILED DESCRIPTION OF THE INVENTION The present invention provides a redundant asynchronous transfer mode matching device and frame synchronization thereof, which can generate frames periodically to synchronize frames between two STM-4 links to minimize the frame synchronization time difference between two links when the switching part of the large station is redundantly switched. The purpose is to provide a method.
3. 발명의 해결 방법의 요지3. Summary of the Solution of the Invention
본 발명은 동일한 신호를 외부로 전송하고, 수신하는 신호를 전달하는 제 1 및 제 2 물리 계층 처리수단; 상기 제 1 및 제 2 물리 계층 처리수단으로부터 수신한 셀을 변환하여 외부로 전송하는 비동기 전달 모드 계층 처리수단을 포함한다.The present invention provides a first and second physical layer processing means for transmitting the same signal to the outside, and transmitting the received signal; And asynchronous delivery mode layer processing means for converting the cells received from the first and second physical layer processing means and transmitting them to the outside.
4. 발명의 중요한 용도4. Important uses of the invention
본 발명은 이중화한 비동기 전달 모드 링크간 프레임 펄스를 동기시켜 비동기 전달 모드 링크 절체시 프레임 손실을 최소화시키는데 이용됨.The present invention is used to minimize frame loss during asynchronous transfer mode link switching by synchronizing the duplicated asynchronous transfer mode interlink frame pulses.
Description
본 발명은 본 발명은 ATM(Asynchronous Transfer Mode) 교환기 등에서 이중화 된 STM-4 정합 시스템의 프레임 동기 장치 및 방법에 관한 것으로서, 특히 이중화한 비동기 전달 모드 링크간 프레임 펄스를 동기시켜 비동기 전달 모드 링크 절체시 프레임 손실을 최소화시키고, 또한 비동기 전달 모드 프레임에 다중화되는 유료 부하의 손실 및 사용자 셀 오류를 최소화할 수 있는 이중화 비동기 전달 모드 정합 장치 및 그의 프레임 동기 방법에 관한 것이다.The present invention relates to an apparatus and method for frame synchronization of a redundant STM-4 matching system in an ATM (Asynchronous Transfer Mode) exchange, and more particularly, in synchronizing the frame pulse between the redundant asynchronous transfer mode links. A redundant asynchronous delivery mode matching device and frame synchronization method thereof capable of minimizing frame loss and minimizing user cell error and loss of payload multiplexed in an asynchronous delivery mode frame.
종래에는, 2개의 STM-4 링크간 프레임 펄스가 동기되지 않아서 이중화 절체시 2개의 링크간 프레임 동기 차이에 따라 절체 순간 일시적으로 프레임 손실, 사용자 셀의 중복 및 유실, 사용자 셀의 오류가 발생하였다. 이에 대한 보완 방법으로 수신측에서 수신되는 신호를 버퍼에 저장하고 이를 상호 비교하여 위상이 빠른 링크의 신호를 2링크의 동기차 만큼 지연시켜 동기를 맞추는 방법이 있으나 이는 많은 버퍼를 필요로 하며 구현이 복잡할 뿐만 아니라 고속 신호를 상호 비교하여야 하므로 많은 지연이 발생하는 문제점이 여전히 있어 링크 절체시 거의 사용되지 않았다.In the related art, the frame pulses between two STM-4 links are not synchronized so that frame switching, duplication and loss of user cells, and errors in user cells are generated temporarily at the time of switching due to the difference in frame synchronization between two links during redundant switching. As a complementary method, there is a method of storing the signals received at the receiving side in a buffer and comparing them with each other to delay the signals of the link having a high phase by as much as the synchronization difference between the two links, but this requires a lot of buffers. In addition to the complexity, high-speed signals have to be compared with each other, which causes a lot of delays, which are rarely used during link switching.
따라서, 상기한 바와 같은 종래의 문제점을 해결하기 위하여 안출된 본 발명은, 초기화 상태에서 상대편 물리 계층 처리 기능부가 활성화 상태이고 자신의 첫번째 프레임 펄스가 생성되기 전에 상대편 물리 계층 처리 기능부에서 프레임 펄스를 수신하면, 이 프레임 펄스에 동기시켜 자신의 프레임 펄스를 생성하며 한번 동기된 경우 자신의 클럭에 따라 주기적으로 프레임을 생성하여 2개의 STM-4 링크간 프레임을 동기시겨 대국의 수신부에서 이중화 절체시 두 링크간 프레임 동기 시간차이를 최소화시키며, STM-4 프레임에 다중화된 유료 부하의 손실 및 사용자 셀의 오류를 최소화하여 이중화 절체시 STM-4 프레임 검출 오류, 절체로 인한 사용자 셀의 중복 혹은 손실을 줄일 수 있는 이중화 비동기 전달 모드 STM-4 정합 장치 및 그의 프레임 동기 방법을 제공하는데 그 목적이 있다.Accordingly, the present invention, which is devised to solve the above-described problems, is characterized in that the opposite physical layer processing function is activated in the initialization state and the frame pulse is performed by the other physical layer processing function before its first frame pulse is generated. When received, it generates its own frame pulse in synchronization with this frame pulse.When it is synchronized once, it generates frames periodically according to its own clock to synchronize the frames between two STM-4 links, and at the receiving part of the large station It minimizes the frame synchronization time difference between two links and minimizes the loss of payload multiplexed in the STM-4 frame and the error of user cell, thereby reducing the error of STM-4 frame detection during redundancy switching and the overlapping or loss of user cell due to switching. Reduced redundant asynchronous delivery mode STM-4 matching device and its frame synchronization method To have its purpose.
도 1은 본 발명에 따른 이중화 비동기 전달 모드 정합 장치의 일실시예 블록도.1 is a block diagram of an embodiment of a redundant asynchronous delivery mode matching device according to the present invention.
도 2는 도 1의 STM-4 물리 계층 처리부의 일실시예 블록도.FIG. 2 is a block diagram of an embodiment of the STM-4 physical layer processing unit of FIG. 1; FIG.
도 3는 본 발명에 따른 이중화 비동기 전달 모드 정합 장치에서의 이중화된 물리 계층 처리부의 일실시예 흐름도.3 is a flowchart illustrating an embodiment of a redundant physical layer processing unit in a redundant asynchronous delivery mode matching device according to the present invention.
* 도면의 주요 부분에 대한 부호의 설명 *Explanation of symbols on the main parts of the drawings
100: 망동기 클럭원 200, 300: STM-4 물리 계층 처리부100:
400: 스위칭부 500: ATM 계층 처리부400: switching unit 500: ATM layer processing unit
600, 700: STM-4 링크 800: 유토피아 인터페이스600, 700: STM-4 Link 800: Utopia Interface
상기한 바와 같은 목적을 달성하기 위한 본 발명의 이중화 비동기 전달 모드 STM-4 정합 장치는, 외부로부터 입력되는 기준 클럭에 따라 동일한 신호를 외부로 전송하고, 제어신호에 의해 외부로부터 수신하는 신호를 전달하는 제 1 및 제 2 물리 계층 처리수단; 상기 제 1 및 제 2 물리 계층 처리수단으로부터 수신한 셀을 변환하여 외부로 전송하며, 외부로부터 수신하는 신호는 상기 제 1 및 제 2 물리 계층 처리수단으로 전달하는 비동기 전달 모드 계층 처리수단; 및 상기 제 1 및 제 2 물리 계층 처리수단과 비동기 전달 모드 계층 처리수단 사이에 연결되어 신호를 접속하기 위한 접속수단을 포함한다.The redundant asynchronous transfer mode STM-4 matching device of the present invention for achieving the above object transmits the same signal to the outside according to a reference clock input from the outside, and transmits a signal received from the outside by a control signal. First and second physical layer processing means; Asynchronous delivery mode layer processing means for converting a cell received from the first and second physical layer processing means and transmitting the converted cell to the outside, and transmitting a signal received from the outside to the first and second physical layer processing means; And connecting means connected between the first and second physical layer processing means and the asynchronous delivery mode layer processing means to connect a signal.
또한, 상기한 바와 같은 목적을 달성하기 위한 본 발명은, 이중화 비동기 전달 모드 정합 시스템에서 프레임을 동기시키는 방법에 있어서, 클럭 계수 및 송신 프레임 펄스 계수를 초기화하는 제 1 단계; 클럭이 상승 에지인가 판단하는 제 2 단계; 상기 제 2 단계의 판단 결과에 따라, 상기 송신 프레임 펄스 계수가 "0"인지 판단하고, 상대편 활성 신호가 "0"인지 판단하고, 상대편 송신 프레임 펄스가 "1"인지를 판단하는 제 3 단계; 상기 제 3 단계의 판단 결과에 따라, 클럭 계수를 "0"으로 클리어시키고, 상기 클럭 계수를 "1" 증가시키는 제 4 단계; 상기 클럭 계수가 상기 송신 프레임 펄스 주기와 일치하는지를 판단하는 제 5 단계; 및 상기 제 5 단계의 판단 결과에 따라, 상기 송신 프레임 펄스를 "1"로, 상기 송신 프레임 펄스 계수를 "1"로, 상기 송신 클럭 계수를 "0"으로 설정하거나, 상기 송신 프레임 펄스를 "0"으로 설정하여 상대편 프레임 펄스와 동기시키는 제 6 단계를 포함한다.The present invention also provides a method for synchronizing frames in a redundant asynchronous transfer mode matching system, comprising: a first step of initializing a clock coefficient and a transmission frame pulse coefficient; A second step of determining whether the clock is a rising edge; A third step according to the determination result of the second step, determining whether the transmission frame pulse coefficient is "0", determining whether the opposite active signal is "0", and determining whether the opposite transmission frame pulse is "1"; A fourth step of clearing the clock coefficient to "0" and increasing the clock coefficient to "1" according to the determination result of the third step; A fifth step of determining whether the clock coefficient coincides with the transmission frame pulse period; And according to the determination result of the fifth step, set the transmission frame pulse to "1", the transmission frame pulse coefficient to "1", and the transmission clock coefficient to "0", or set the transmission frame pulse to "0". Set to 0 "to synchronize with the opposing frame pulse.
그리고, 본 발명에서는, 2개의 링크간 신호 전송은 송신 신호와 수신 신호는 별도의 클럭과 프레임 펄스로 운용하며, 송신 신호는 송신측에서 송신 프레임 펄스의 동기를 맞추어 전송하며 수신 신호는 수신된 데이터에서 클럭과 프레임을 복원하여 사용한다. ATM 교환기의 STM-4 정합장치는 망동기 장치로부터 수신하는 기준 클럭에 따라 STM-4 정합장치에 필요한 클럭을 발생하며, 발생된 클럭으로 송신 신호를 전송하지만 그 기준이 되는 프레임 펄스는 각각의 정합장치에서 발생시키기 때문에 각각의 프레임 펄스는 상호 독립인 비동기 상태로 운용된다. 본 발명에서는 클럭 및 프레임 펄스 발생부에서 망동기 장치로부터 수신한 기준 클럭으로 STM-4 정합장치에 필요한 클럭을 만들고 이 클럭을 분주하여 125 usec 마다 프레임 펄스를 생성하여 이 클럭과 프레임 펄스에 따라 STM-4 링크를 통하여 송신 신호를 전송한다. 송신 프레임 펄스는 이중화된 각각의 STM-4 정합장치에서 초기화시 상대편 정합장치의 이중화 상태를 고려하여 상대편 정합장치가 보호(비활성) 상태이면 자신의 클럭을 분주하여 주기적으로 송신 프레임 펄스를 생성하고, 상대편 정합장치가 작동 중(활성 상태)인 경우 상대편 프레임 펄스에 동기시켜 송신 프레임 펄스를 만들고 한번 동기된 경우 자신의 클럭에 따라 주기적으로 프레임 펄스를 발생한다.In the present invention, two link signals are transmitted using separate clock and frame pulses, and the transmission signals are transmitted in synchronization with the transmission frame pulses at the transmitting side, and the received signals are received data. Restore clock and frame from The STM-4 matching device of the ATM exchanger generates the clock required for the STM-4 matching device according to the reference clock received from the network device, and transmits the transmission signal with the generated clock, but the frame pulse as the reference is matched with each other. As generated by the device, each frame pulse operates in an asynchronous state that is independent of each other. In the present invention, the clock and the frame pulse generator generates a clock required for the STM-4 matching device using the reference clock received from the network synchronizer, divides the clock, and generates a frame pulse every 125 usec. -4 Transmit a transmission signal over the link. Transmit frame pulses are divided into their clocks to generate transmit frame pulses periodically when the counterpart matcher is protected (inactive) in consideration of the redundant state of the counterpart matcher at the time of initialization of each redundant STM-4 matcher. When the other matching device is in operation (active state), it generates a transmission frame pulse in synchronization with the other frame pulse, and once synchronized, generates a frame pulse periodically according to its clock.
본 발명에서 제공하는 이중화 된 STM-4 정합 시스템의 프레임 동기 방법은 이중화 된 STM-4 링크와 ATM 교환기의 이중화 된 스위칭부 사이에 위치하는 STM-4 정합 장치의 송신 프레임을 동기시켜 이중화 링크 절체시 2개의 링크간 프레임 동기 차이에 따라 절체 순간 일시적으로 프레임 손실, 사용자 셀의 중복 및 유실, 사용자 셀의 오류를 최소화하기 위한 것으로 상기 정합장치는 STM-4 프레임을 생성 및 종단하고 이중화 링크를 관리하기 위한 이중화 된 STM-4 물리 계층 처리부와 사용자 셀을 VC-4 프레임에 다중화하고 역 다중화하기 위한 VC-4 ATM 계층 처리부로 구성되며, STM-4 물리 계층 처리부는 STM-4 프레임을 생성하고 종단하기 위한 STM-4 프레임 프로세서, 사용자 셀을 VC-4 관리 단위 그룹에 다중화 및 역 다중화하기 위한 VC-4 프레임 프로세서, 이중화 상태에 따라 수신 신호를 인에이블 혹은 디세이블하기 위한 버퍼, 이중화 상태 관리를 위한 제어부, 클럭 및 프레임 펄스 발생부로 구성되며 송신 프레임은 2개의 링크간 동기시켜 전송되는 신호가 동기되도록 한다.The frame synchronization method of the redundant STM-4 matching system provided by the present invention synchronizes the transmission frame of the STM-4 matching device located between the duplicated STM-4 link and the duplicated switching unit of the ATM switch. In order to minimize frame loss, redundancy and loss of user cell, and error of user cell at the moment of switching according to the frame synchronization difference between two links, the matching device generates and terminates an STM-4 frame and manages redundant links. It consists of a redundant STM-4 physical layer processor for processing and a VC-4 ATM layer processor for multiplexing and demultiplexing user cells in a VC-4 frame, and the STM-4 physical layer processor for generating and terminating an STM-4 frame. STM-4 frame processor for multiplexing, VC-4 frame processor for multiplexing and demultiplexing user cells to VC-4 management unit groups, in redundant state Configuring la received signal to enable or disable the buffer, a controller, a clock and frame pulse generation for redundancy state management to be such that the synchronization signal transmitted transmission frames are in synchronization between the two links.
이하, 도 1 내지 도 3을 참조하여 본 발명의 바람직한 실시예를 설명한다.Hereinafter, exemplary embodiments of the present invention will be described with reference to FIGS. 1 to 3.
도 1은 본 발명에 따른 이중화 비동기 전달 모드 정합 장치의 일실시예 블록도를 도시한 것이다.1 is a block diagram of an embodiment of a redundant asynchronous delivery mode matching device according to the present invention.
도 1에 도시된 바와 같이, 본 발명의 이중화 비동기 전달 모드 정합 장치는, 망동기 클럭원(100)으로부터 제공되는 기준 클럭(REFCLK)에 따라 동일한 신호를 외부로 전송하고, 제어신호에 의해 외부로부터 수신하는 신호를 전달하는 STM-4 물리 계층 처리부(200, 300)와, STM-4 물리 계층 처리부(200)로부터 수신한 셀을 변환하여 스위칭부(400)로 전송하며, 스위칭부(400)로부터 수신하는 신호는 STM-4 물리 계층 처리부(200, 300)로 전달하는 ATM 계층 처리부(500)와, STM-4 물리 계층 처리부(200, 300)와 ATM 계층 처리부(500) 사이에 연결되어 신호를 접속하기 위한 유토피아 인터페이스(800)를 구비한다.As shown in FIG. 1, the redundant asynchronous transfer mode matching device of the present invention transmits the same signal to the outside according to the reference clock REFCLK provided from the network
여기서, ATM 교환기에서 STM-4 가입자 및 중계선 정합 기능을 제공하기 위해, STM-4 물리 계층 처리부(200, 300)와 ATM 계층 처리부(500)는 STM-4 링크(600, 700)와 ATM 교환기의 스위칭부(2)의 사이에 위치한다.Here, in order to provide an STM-4 subscriber and relay line matching function in the ATM switch, the STM-4 physical
상기한 바와 같은 구조를 갖는 본 발명의 이중화 비동기 전달 모드 정합 장치의 동작을 상세하게 설명하면 다음과 같다.The operation of the redundant asynchronous delivery mode matching device of the present invention having the structure as described above will be described in detail as follows.
STM-4 물리 계층 처리부(200, 300)는 STM-4 링크(600, 700)로 송신하는 신호는 이중화된 STM-4 링크(600, 700)를 통하여 동일한 신호를 망동기 클럭원(100)으로부터 제공되는 기준 클럭(REFCLK)에 따라 전송하며, 수신하는 신호는 STM-4 물리 계층 처리부(200, 300)에서 동시에 수신하여 활성측의 STM-4 물리 계층 처리부에서만 ATM 계층 처리부(400)로 전달한다.The signals transmitted by the STM-4 physical
ATM 계층 처리부(500)는 STM-4 물리 계층 처리부(200, 300)에서 수신한 셀의 VPI/VCI (Virtual Path Identifier/Virtual Connection Identifier) 변환 등의 ATM 기능을 수행한 후, 내부 모듈 인터페이스(IMI : Inter Module Interface)를 통하여 ATM 교환기의 스위칭부(400)로 전달하며, 스위칭부(400)에서 수신한 신호는 유토피아 인터페이스(800)를 통하여 STM-4 물리 계층 처리부(200, 300)로 전달한다. 이때, ATM 교환기의 스위칭부(400)는 ATM 계층 처리부(500)로부터 수신한 셀의 라우팅 태그에 따라 스위칭하여 ATM 계층 처리부(500)로 전달한다.The ATM
도 2는 도 1의 STM-4 물리 계층 처리부의 일실시예 블록도를 도시한 것이다.FIG. 2 is a block diagram of an embodiment of the STM-4 physical layer processor of FIG. 1.
도 2에 보여진 바와 같이, 도 1의 이중화 STM-4 물리 계층 처리부는 각각, STM-4 프레임을 생성하고 종단하기 위한 STM-4 프레임 프로세서부(210)와, 사용자 셀을 다중화 및 역다중화하기 위한 VC-4 프레임 프로세서부(220)와, 이중화 상태를 제어하기 위한 제어신호를 출력하는 제어부(230)와, 제어부(230)로부터 출력된 제어신호에 따라 수신신호를 버퍼링하기 위한 버퍼(240)와, 망동기 클럭원(100)으로부터 제공된 기준 클럭을 수신하여 STM-4 정합장치에 필요한 클럭을 만들고 이를 분주하여 125 usec 간격으로 송신 프레임 펄스를 발생하는 클럭 및 프레임 펄스 발생부(250)를 구비한다.As shown in FIG. 2, the redundant STM-4 physical layer processing unit of FIG. 1 is an STM-4
상기한 바와 같은 구조를 갖는 도 1의 이중화 STM-4 물리 계층 처리부의 동작을 상세하게 설명하면 다음과 같다.The operation of the redundant STM-4 physical layer processor of FIG. 1 having the structure as described above will be described in detail as follows.
제어부(230)는 이중화 된 STM-4 물리 계층 처리부(200, 300)의 동작을 제어하기 위한 제어신호를 출력하여 버퍼(240)와 클럭 및 프레임 펄스 발생부(250)의 동작을 제어한다.The
클럭 및 프레임 펄스 발생부(250)는 망동기 장치에서 기준 클럭을 수신하여 STM-4 정합장치에 필요한 클럭을 만들고 이를 분주하여 125 usec 간격으로 송신 프레임 펄스를 발생시키며, 이중화 된 물리 계층 처리부에서 초기화시 상대편 물리 계층 처리부의 이중화 상태를 고려하여 상대편 정합장치가 보호(비활성) 상태이면 자신의 클럭을 분주하여 주기적으로 송신 프레임 펄스를 생성하고, 상대편 정합장치가 작동 중(활성 상태)인 경우 상대편 프레임 펄스에 동기시켜 송신 프레임 펄스를 만들고, 한번 동기된 경우 자신의 클럭에 따라 주기적인 송신 프레임 펄스를 발생하는 절차로 구성된다.The clock and
STM-4 프레임 프로세서부(210)는 클럭 및 프레임 펄스 발생부(250)로부터 전달된 클럭에 따라 STM-4 링크(600, 700))로부터 광 신호를 수신하여 STM-4 프레임을 종단하여 4개의 VC-4 프레임 단위 그룹으로 변환하여 VC-4 프레임 프로세서부(220)로 전달하며, 그 반대로 VC-4 프레임 프로세서부(220)로부터 수신한 신호를 STM-4 프레임에 다중화시켜 STM-4 링크(600, 700)로 전송한다.The STM-4
VC-4 프레임 프로세서부(220)는 STM-4 프레임 프로세서부(210)에서 수신한 신호의 VC-4 관리 단위 그룹의 프레임을 종단하고 사용자 셀을 추출하여 버퍼(240)로 전달하고, 버퍼(240)로부터 수신한 신호는 유토피아 인터페이스(800)를 통하여 ATM 계층 처리부(500)로 전달한다. 버퍼(240)는 제어부(230)의 이중화 상태에 따라 활성측 STM-4 물리 계층 처리부(200)에서만 VC-4 프레임 프로세서부(220)로부터 수신한 신호를 ATM 계층 처리부(400)로 전달한다. 이중화 제어 상태는 2개의 물리 계층 처리부간 주고 받으며, 신호로서 자신의 물리 계층 처리부에서 상대편 물리 계층 처리부로 전달하는 신호는 활성 상태를 나타내는 액티브(ACTIVE), 정상 상태를 나타내는 노말(NORMAL), 송신 프레임을 나타내는 송신 프레임 펄스(TFP : Transfer Frame Pulse)가 있으며, 상대편에서 수신한 신호는 활성 상태를 나타내는 상대편 활성화 신호(OACTIVE), 정상 상태를 나타내는 상대편 정상 신호(ONORMAL), 송신 프레임을 나타내는 상대편 송신 프레임 펄스(OTFP)가 있다.The VC-4
도 3는 본 발명에 따른 이중화 비동기 전달 모드 정합 장치에서의 이중화된 물리 계층 처리부의 프레임 동기 방법의 수행 과정을 나타내는 일실시예 흐름도이다.3 is a flowchart illustrating a method of performing a frame synchronization method of a redundant physical layer processing unit in a redundant asynchronous delivery mode matching device according to the present invention.
도 3에 보여진 바와 같이, 송신 프레임 펄스의 동기는 리세트 등의 초기화시 클럭 계수 및 송신 프레임 펄스 계수를 "0"으로 초기화하고(301), 클럭이 상승 에지(edge)인가 판단하며(302), 상기 판단 결과 상승 에지가 아니라면, 상기 판단 과정(302)을 재수행하고, 상기 판단 과정(302)에서 상승 에지로 판단되면, 송신 프레임 펄스 계수가 "0"인지 판단하고(303), 상기 판단 결과 "0"으로 판단되면, 상대편이 활성화인 상대편 활성 신호(OACTIVE)가 "0"인지를 판단하고(304), 상기 판단 결과 "0"으로 판단되면, 상대편 송신 프레임 펄스(OTFP)가 "1"인지를 판단하며(305), 상기 판단 결과 "1"로 판단되면, 클럭 계수를 "0"으로 클리어(clear)시킨다(306).As shown in Fig. 3, the synchronization of the transmission frame pulses initializes the clock coefficients and the transmission frame pulse coefficients to " 0 " upon initialization (301), and determines whether the clock is a rising edge (302). If the determination result is not the rising edge, the
이어서, 클럭 계수를 "'1" 증가시킨다(307).Then, the clock coefficient is increased by "'1" (307).
한편, 상기 송신 프레임 펄스 계수가 "0"인지를 판단하는 과정(303)에서, "0"이 아니라고 판단되거나, 상기 상대편 활성화 신호가 "0"인지를 판단하는 과정(304)에서, "0"이 아니라고 판단되거나, 상기 상대편 송신 프레인 펄스가 "1"인지를 판단하는 과정(305)에서, "1"이 아니라고 판단되는 경우에는, 클럭 계수를 "'1" 증가시키는 과정(307)이 수행된다.Meanwhile, in
클럭 계수가 125 usec의 송신 프레임 펄스 주기와 일치하는지를 판단하고(308), 상기 판단 결과 일치한다면, 송신 프레임 펄스를 "1"로, 송신 프레임 펄스 계수를 "1"로, 송신 클럭 계수를 "0"으로 설정한다(309). 상기 판단 과정(308)에서 클럭 계수가 125 usec의 송신 프레임 펄스 주기와 일치하지 않는다고 판단되면, 송신 프레임 펄스를 "0"으로 설정하여 상대편 프레임 펄스와 동기시킨다(310).It is determined whether the clock coefficient coincides with the transmission frame pulse period of 125 usec (308). If the determination result is identical, the transmission frame pulse is set to "1", the transmission frame pulse coefficient is set to "1", and the transmission clock coefficient is set to "0". (309). If it is determined in
한편, 송신 프레임 펄스가 "1"로, 송신 프레임 펄스 계수가 "1"로, 송신 클럭 계수가 "0"으로 설정되거나, 송신 프레임 펄스가 "0"으로 설정되고 나면, 상기 클럭 상승 에지 판단 과정(302)이 재수행된다.On the other hand, after the transmission frame pulse is set to "1", the transmission frame pulse coefficient is set to "1", the transmission clock coefficient is set to "0", or the transmission frame pulse is set to "0", the clock rising edge determination process. 302 is redone.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.Although the technical idea of the present invention has been described in detail according to the above preferred embodiment, it should be noted that the above-described embodiment is for the purpose of description and not of limitation. In addition, those skilled in the art will understand that various embodiments are possible within the scope of the technical idea of the present invention.
이상에서 설명한 바와 같이 본 발명의 이중화 비동기 전달 모드 STM-4 정합 장치 및 그의 프레임 동기 방법은, 이중화 된 정합장치에서 상대편 정합장치의 이중화 상태에 따라 상대편 정합장치가 작동(활성)상태이면 첫번째 송신 프레임 펄스를 상대편 정합장치의 프레임 펄스에 동기시켜 송신 프레임 펄스를 만들고, 이 프레임 펄스에 따라 송신 신호를 전송하는 방법으로서 회로가 간단하고 구현이 용이하며, ATM 교환기에서 이중화 된 STM-4 정합 장치의 이중화 된 STM-4 링크간 송신 프레임을 동기시킴으로써, 링크 이중화 절체시 절체 순간의 프레임 손실, 유료 부하의 중복 혹은 유실, 사용자 셀의 오류 등을 최소화하여, STM-4 정합장치의 전송 품질을 향상시키는 효과가 있다.As described above, the redundant asynchronous delivery mode STM-4 matching device and the frame synchronization method thereof according to the present invention provide the first transmission frame when the opposite matching device is operated (active) according to the redundant state of the opposite matching device in the duplicated matching device. Synchronize the pulse with the frame pulse of the other matching device to make the transmission frame pulse and transmit the transmission signal according to this frame pulse.The circuit is simple and easy to implement, and the duplicated STM-4 matching device is duplicated in the ATM exchanger. By synchronizing the transmission frames between the STM-4 links, the transmission quality of the STM-4 matching device is improved by minimizing the frame loss at the time of switching, duplication or loss of payload, and the error of the user cell. There is.
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970063419A KR100236944B1 (en) | 1997-11-27 | 1997-11-27 | A duplicated atm interfacing apparatus and its frame synchronization method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019970063419A KR100236944B1 (en) | 1997-11-27 | 1997-11-27 | A duplicated atm interfacing apparatus and its frame synchronization method |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990042570A KR19990042570A (en) | 1999-06-15 |
KR100236944B1 true KR100236944B1 (en) | 2000-01-15 |
Family
ID=19525757
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019970063419A KR100236944B1 (en) | 1997-11-27 | 1997-11-27 | A duplicated atm interfacing apparatus and its frame synchronization method |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR100236944B1 (en) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100403215B1 (en) * | 2001-12-22 | 2003-10-23 | 엘지전자 주식회사 | Multi Link Intefacing Architecture And Link Port Dual Method In VOP Gateway |
-
1997
- 1997-11-27 KR KR1019970063419A patent/KR100236944B1/en not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
KR19990042570A (en) | 1999-06-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5909427A (en) | Redundant switch system and method of operation | |
US5357360A (en) | Optical data network having adjustable delays for switching over to backup unit | |
US7463626B2 (en) | Phase and frequency drift and jitter compensation in a distributed telecommunications switch | |
JP3348265B2 (en) | Overhead transfer control method | |
US6532243B1 (en) | Virtual time loop | |
US5604729A (en) | ATM communication system having a physical loop form with logical start point and end point | |
JPH08107573A (en) | Line interface device | |
US7120169B2 (en) | Network device and method for delay compensation of data packets | |
US6965558B1 (en) | Method and system for protecting a network interface | |
KR100236944B1 (en) | A duplicated atm interfacing apparatus and its frame synchronization method | |
US6757244B1 (en) | Communication bus architecture for interconnecting data devices using space and time division multiplexing and method of operation | |
US4769809A (en) | Method of and circuit arrangement for through-switching broadband digital signals without phase jump in a synchronous broadband communication network | |
JP2002198984A (en) | System and method for data communication | |
KR100261289B1 (en) | Synchronous transport module-16 network-node interface | |
KR100453348B1 (en) | a Duplexing Apparatus of the IPC System | |
EP0638223B1 (en) | A method and a cross-connection architecture for error-free change-over of a cross-connection matrix | |
JP2000324072A (en) | Pointer termination part and uninterruptive switching system | |
JPH0821877B2 (en) | Switching control method for the active and standby packages that make up the redundant system | |
US4754454A (en) | Synchronization circuitry for duplex digital span equipment | |
US4740960A (en) | Synchronization arrangement for time multiplexed data scanning circuitry | |
KR0156424B1 (en) | Slip removing device of telephone system in the full electronic exchange system | |
KR20020005830A (en) | Apparatus for clock synchonization between dualized STM-N signal interface cards | |
Papadopoulos et al. | A real-time test-bed for prototyping cell-based communication networks | |
WO1997004548A1 (en) | Redundant switch system and method of operation | |
JPH1168774A (en) | Duplex system for mutual stm/atm converting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20041001 Year of fee payment: 6 |
|
LAPS | Lapse due to unpaid annual fee |