KR100236934B1 - Manufacturing process of mems device - Google Patents

Manufacturing process of mems device Download PDF

Info

Publication number
KR100236934B1
KR100236934B1 KR1019970049653A KR19970049653A KR100236934B1 KR 100236934 B1 KR100236934 B1 KR 100236934B1 KR 1019970049653 A KR1019970049653 A KR 1019970049653A KR 19970049653 A KR19970049653 A KR 19970049653A KR 100236934 B1 KR100236934 B1 KR 100236934B1
Authority
KR
South Korea
Prior art keywords
forming
sealing
film
thin film
sacrificial layer
Prior art date
Application number
KR1019970049653A
Other languages
Korean (ko)
Other versions
KR19990027223A (en
Inventor
이종현
최창억
이용일
백종태
유형준
장원익
Original Assignee
정선종
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 정선종, 한국전자통신연구원 filed Critical 정선종
Priority to KR1019970049653A priority Critical patent/KR100236934B1/en
Publication of KR19990027223A publication Critical patent/KR19990027223A/en
Application granted granted Critical
Publication of KR100236934B1 publication Critical patent/KR100236934B1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76897—Formation of self-aligned vias or contact plugs, i.e. involving a lithographically uncritical step
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76816—Aspects relating to the layout of the pattern or to the size of vias or trenches
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/146—Mixed devices
    • H01L2924/1461—MEMS

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Micromachines (AREA)

Abstract

1. 청구범위에 기재된 발명이 속한 기술분야1. TECHNICAL FIELD OF THE INVENTION

멤즈 소자의 형성 방법.Method of forming MEMs device.

2. 발명이 해결하고자 하는 기술적 과제2. Technical problem to be solved by the invention

진공 밀봉이 요구되는 멤즈 소자의 형성시, 웨이퍼 위에 형성된 모든 소자를 한꺼번에 진공 밀봉하고 또한 진공 성능을 높일 수 있는 진공 밀봉 방법을 사용하여 제조된 멤즈 소자의 형성 방법을 제공하고자 함을 그 목적으로 한다.It is an object of the present invention to provide a method of forming a MEMS device manufactured by using a vacuum sealing method capable of vacuum sealing all the devices formed on a wafer at the same time and increasing the vacuum performance when forming a MEMS device requiring vacuum sealing. .

3. 발명의 해결 방법의 요지3. Summary of the Solution of the Invention

하부 기판 상에 절연막, 상부 기판을 형성한후, 상기 상부 기판 및 절연막의 선택적 식각으로 상기 하부 기판을 다수군데 노출시키는 단계; 상기 노출된 하부 기판을 메우는 희생막 패턴을 형성하되, 적어도 상기 노출된 하부 기판중 두군데를 연결하여 이루어지는 희생막 패턴을 형성하는 단계; 상기 희생막 패턴 상부에 제1밀봉 박막을 형성하는 단계; 상기 제1밀봉 박막에 상기 희생부 패턴의 끝부분과, 상기 상부 기판을 노출시키는 다수의 콘택홀을 형성하는 단계; 상기 콘택홀을 통하여 상기 희생막 패턴을 완전히 제거하는 단계; 및 상기 콘택홀 및 제1밀봉 박막을 덮는 제2밀봉 박막을 형성하는 단계를 포함하여 이루어진다.Forming an insulating film and an upper substrate on the lower substrate, and exposing the lower substrate to a plurality of portions by selective etching of the upper substrate and the insulating film; Forming a sacrificial layer pattern filling the exposed lower substrate, wherein forming a sacrificial layer pattern formed by connecting at least two of the exposed lower substrates; Forming a first sealing thin film on the sacrificial layer pattern; Forming a plurality of contact holes exposing an end portion of the sacrificial part pattern and the upper substrate in the first sealing thin film; Completely removing the sacrificial layer pattern through the contact hole; And forming a second sealing thin film covering the contact hole and the first sealing thin film.

Description

멤즈 소자의 형성 방법MEMS element formation method

본 발명은 MEMS(Micro Electro Mechanical System; 이하 멤즈) 소자에 있어서, 특히 표면 미세 가공 기술을 이용한 진공 밀봉 방법을 사용한 멤즈 소자의 형성 방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of forming a MEMS device using a vacuum sealing method using a surface micromachining technique, in particular in a MEMS (Micro Electro Mechanical System) device.

진동 구조체가 있는 멤즈 소자 특히, 자이로의 감도를 크게 하려면 자이로 질량의 진동을 크게 하는 것이 바람직하며, 이를 위해서는 자이로를 진공중에서 작동시켜 진동 구조체의 진동에 대한 감쇄를 최소화해야 한다.In order to increase the sensitivity of the MEMs having the vibration structure, in particular, the gyro, it is desirable to increase the vibration of the gyro mass. For this purpose, the gyro must be operated in a vacuum to minimize attenuation of the vibration of the vibration structure.

일반적으로 마이크로 자이로에서 요구되는 진공도는 10-3토르 이하로서, 밀봉에 사용되는 구조체에는 거의 1기압의 압력이 작용하므로, 이에 따른 구조체 변형이 소자의 작동에 영향이 없도록 형상 및 두께를 설계하여야 한다.In general, the required degree of vacuum in a micro-gyro is less than 10 -3 Torr. Since the pressure used is almost 1 atm for the structure used for sealing, the shape and thickness should be designed so that the deformation of the structure does not affect the operation of the device. .

종래의 진공 밀봉 기술에는 진공 챔버 또는 접착을 이용하는 방법이 있고, 각각 다음과 같다. 우선 진공 챔버를 이용한 밀봉 기술에서는 진공 밀폐된 금속 또는 세라믹 상자에 전기적인 신호의 입출력용 피드쓰루를 별도로 배치한 것을 이용한다. 이 방법에서 배기구가 있는 금속 상자를 만들고, 제작된 자이로 소자를 넣은 다음 진공 펌프로 배기한 후, 진공 밸브로 외부와 차단한다. 이 금속 상자의 윗부분을 유리 덮개로 제작하는 경우, 자이로 소자의 동작 상태를 눈으로 확인할 수 있고, 또한 같은 소자에 대하여 다른 진공 압력을 만들서 줄 수 있으므로 자이로 소자에 대한 동특성 평가에 유리한 방법이다. 그러나 자이로 소자의 소형화 및 양산화에는 적합하지 않으므로 결과적으로 진공 밀봉 기술로 사용되기는 어렵다.Conventional vacuum sealing techniques include a method using a vacuum chamber or adhesion, and are as follows. First, a sealing technique using a vacuum chamber uses a separate arrangement of feedthroughs for inputting and outputting electrical signals in a vacuum-sealed metal or ceramic box. In this method, a metal box with an exhaust port is made, the manufactured gyro element is put in, then evacuated by a vacuum pump, and then disconnected from the outside by a vacuum valve. When the upper part of the metal box is manufactured with a glass cover, the operation state of the gyro element can be visually confirmed, and different vacuum pressures can be made for the same element, which is an advantageous method for evaluating dynamic characteristics of the gyro element. However, it is not suitable for miniaturization and mass production of gyro devices, and as a result, it is difficult to be used as a vacuum sealing technique.

다음으로, 접착을 이용한 진공 밀봉 기술은 도2에 도시된 바와 같이, 소자 또는 배선이 제작된 두장의 웨이퍼를 진공중에서 접합시켜 자이로의 가동 구조체(25)가 진공중에서 작동하도록 하는 것으로 접합시키는 것을 특징으로 한다. 이에 실리콘,실리콘의 융합 접착(fusion bonding)과 실리콘,산화막의 아노딕 접착(anodic bonding)과 실리콘,금속의 융착 밀봉(hermetic sealing)을 설명한다.Next, as shown in Fig. 2, the vacuum sealing technique using adhesion is performed by joining two wafers in which a device or a wire is fabricated in a vacuum so that the movable structure 25 of the gyro is operated in a vacuum. It is done. The following describes the fusion bonding of silicon and silicon, the anodic bonding of silicon and oxide, and the hermetic sealing of silicon and metal.

전술한 융합 접착(fusion bonding)은 900℃의 고온에서 실시되는 고온 공정이기 때문에 금속 전극에 영향을 주게 되며, 또한 접착에 요구되는 표면의 평활도에 대한 요구 조건이 매우 까다로워 멤즈 소자의 진공 밀봉 기술로는 거의 쓰이지 않는다. 이에 대해 전술한 실리콘,산화막의 아노딕 접착은 저온 공정이므로 유리한 점은 있으나, 융합 접착과 마찬가지로 진공 밀봉 주위에 전기 배선에 의한 요철이 있어서는 안된다는 문제점이 있다. 이러한 문제점을 해결하기 위하여 산화막, 전기 배선, 산화막을 사용할 수 있으나, 표면의 평탄화 등 추가적인 공정이 필요하고, 또한 60 내지 70% 이상의 유효 접착 면적이 필요하므로 현실적으로 양산성에 문제가 있다. 또한 실리콘과 금속의 융착 밀봉(hermetic sealing)은 멤즈 소자와 배선을 별도의 웨이퍼에 제작한 후 이를 400℃ 이하의 저온에서 접착하는데, 소자가 두장의 웨이퍼에 분리되어 있는 경우에는 진공 밀봉 과정에서 전기 배선이 반드시 이루어져야 하고, 이에 소자의 전기 배선과 단락 문제가 발생한다.Since the above fusion bonding is a high temperature process performed at a high temperature of 900 ° C., it affects the metal electrode, and the requirements for the smoothness of the surface required for bonding are very demanding. Is rarely used. On the other hand, the anodic adhesion of the silicon and oxide films described above is advantageous because it is a low temperature process. However, like the fusion bonding, there is a problem in that unevenness due to electrical wiring should not be around the vacuum seal. In order to solve this problem, an oxide film, an electric wiring, or an oxide film may be used, but since an additional process such as planarization of a surface is required, and an effective adhesive area of 60 to 70% or more is required, there is a problem in productivity. In addition, the hermetic sealing of silicon and metal fabricates the MEMs device and the wiring on separate wafers, and then bonds them at a low temperature of 400 ° C. or below. Wiring must be made, which leads to electrical wiring and short circuiting of the device.

전술한 바와 같은 문제점을 해결하기 위하여 안출된 본 발명은, 진공 밀봉이 요구되는 멤즈 소자의 형성시, 웨이퍼 위에 형성된 모든 소자를 한꺼번에 진공 밀봉하고 또한 진공 성능을 높일 수 있는 진공 밀봉 방법을 사용하여 제조된 멤즈 소자의 형성 방법을 제공하고자 함을 그 목적으로 한다.The present invention devised to solve the problems as described above is produced by using a vacuum sealing method capable of vacuum sealing all the elements formed on the wafer at the same time, and also improve the vacuum performance at the time of forming the MEMs device that requires a vacuum sealing An object of the present invention is to provide a method for forming a MEMS device.

제1도는 멤즈 소자의 진공 밀봉을 위한 배치도,1 is a layout view for vacuum sealing of MEMs device,

제2도는 접착을 이용한 종래의 진공 밀봉 방법을 이용한 멤즈 소자의 단면도,2 is a cross-sectional view of the MEMS element using a conventional vacuum sealing method using adhesion,

제3도는 본 발명의 일 실시예에 따른 증착 밀봉을 위한 제1밀봉 박막의 구조도,3 is a structural diagram of a first sealing thin film for deposition sealing according to an embodiment of the present invention;

제4도는 본 발명의 일실시예에 따른 제3도의 A-A`방향으로 자른 단면도,4 is a cross-sectional view taken along the line A-A` of FIG. 3 according to an embodiment of the present invention;

제5a도 내지 제5g도는 본 발명의 일실시예에 따른 진공 밀봉 방법을 이용한 멤즈 소자의 단면도.5a to 5g are cross-sectional views of the MEMS device using a vacuum sealing method according to an embodiment of the present invention.

* 도면의 주요 부분에 대한 부호의 설명* Explanation of symbols for the main parts of the drawings

11 : SOI 하부 실리콘 기판 12 : SOI절연막11 SOI lower silicon substrate 12 SOI insulating film

13 : SOI 상부 실리콘 기판 16 : 실리콘 웨이퍼13: SOI upper silicon substrate 16: silicon wafer

17 : 접합용 산화막 21 : 산화막 마스크17 oxide film for bonding 21 oxide film mask

25 : 가동 구조체 26 : 실리콘 전극25 movable structure 26 silicon electrode

27 : 고정부 28 : 절연 트렌치27: fixing part 28: insulated trench

31 : 금속 전극 41 : 진공 밀봉 부분31 metal electrode 41 vacuum sealing part

42 : 밀봉 희생막 43 : 지지부42: sealing sacrificial film 43: support

45 : 제1밀봉 박막 46 : 식각홀45: first sealing thin film 46: etching hole

47 : 식각홀의 폭 48 : 제2밀봉 박막47: width of the etching hole 48: second sealing thin film

상기와 같은 목적을 달성하기 위하여 본 발명의 멤즈 소자의 형성 방법은, 하부 기판 상에 절연막, 상부 기판을 형성한후, 상기 상부 기판 및 절연막의 선택적 식각0으로 상기 하부 기판을 다수군데 노출시키는 단계; 상기 노출된 하부 기판을 메우는 희생막 패턴을 형성하되, 적어도 상기 노출된 하부 기판중 두군데를 연결하여 이루어지는 희생막 패턴을 형성하는 단계; 상기 희생막 패턴 상부에 제1밀봉 박막을 형성하는 단계; 상기 제1밀봉 박막에 상기 희생부 패턴의 끝부분과, 상기 상부 기판을 노출시키는 다수의 콘택홀을 형성하는 단계; 상기 콘택홀을 통하여 상기 희생막 패턴을 완전히 제거하는 단계; 및 상기 콘택홀 및 제1밀봉 박막을 덮는 제2밀봉 박막을 형성하는 단계를 포함하여 이루어진다.In order to achieve the above object, the method of forming a MEMS device of the present invention includes forming an insulating film and an upper substrate on a lower substrate, and then exposing the lower substrate to a plurality of portions by selective etching of the upper substrate and the insulating layer. ; Forming a sacrificial layer pattern filling the exposed lower substrate, wherein forming a sacrificial layer pattern formed by connecting at least two of the exposed lower substrates; Forming a first sealing thin film on the sacrificial layer pattern; Forming a plurality of contact holes exposing an end portion of the sacrificial part pattern and the upper substrate in the first sealing thin film; Completely removing the sacrificial layer pattern through the contact hole; And forming a second sealing thin film covering the contact hole and the first sealing thin film.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

도3은 본 발명의 일 실시예에 따른 증착 밀봉을 위한 제1밀봉 박막의 구조도로서, 효과적인 밀봉을 위하여 식각홀(46)의 폭(47)을 작게 만들고, 대신 희생층(42, 12)제거에 불리하지 않도록, 식각홀(46)의 개수를 가능한 많게 형성함으로써, 식각홀(46)면적의 전체 합이 최대가 되도록 한 형상을 나타낸다. 여기서 도3의 제1밀봉 박막(45)의 후면에는 편의상 식각홀(46)을 나타내지 않았다. 전술한 바와 같이, 제1밀봉 박막(45)의 구조는 멤즈 구조체의 SOI 웨이퍼(11, 12, 13)를 이용하여 제작하는 경우로 설명하였지만, 경우에 따라, 실리콘 기판 위에 폴리 실리콘막을 사용하는 경우에도 똑같이 적용될 수 있다.3 is a structural diagram of a first sealing thin film for deposition sealing according to an embodiment of the present invention, in which the width 47 of the etching hole 46 is made small for effective sealing, and instead, the sacrificial layers 42 and 12 are removed. By forming the number of the etching holes 46 as much as possible so as not to be disadvantageous, the shape is such that the total sum of the areas of the etching holes 46 is maximized. Here, the etching hole 46 is not shown on the rear surface of the first sealing thin film 45 of FIG. 3. As described above, the structure of the first sealing thin film 45 has been described as being manufactured by using the SOI wafers 11, 12, and 13 of the MEMs structure, but in some cases, when the polysilicon film is used on the silicon substrate. The same applies to.

도4는 본 발명의 일실시예에 따른 도3의 A-A`방향으로 자른 단면도로서, 외압에 따른 밀봉 박막(45, 48)의 변형을 최소화하기 위해서는 소자 내부의 고정부(27)에 지지부(43)를 세우는 것이 바람직하다. 이와 같은 지지부(43)는 증착된 밀봉 희생층(42)박막에 미리 구명을 내어 그 상부의 밀봉 박막(45,48)이 고정부(27)까지 내려오게 함으로써 형성하다.4 is a cross-sectional view taken along the AA ′ direction of FIG. 3 according to an exemplary embodiment of the present invention. In order to minimize deformation of the sealing thin films 45 and 48 due to external pressure, the support part 43 is fixed to the fixing part 27 inside the device. ) Is desirable. The supporting portion 43 is formed by preliminarily preserving the deposited sealing sacrificial layer 42 thin film so that the sealing thin films 45 and 48 thereon are lowered to the fixing portion 27.

여기서 밀봉 공정은 화학 증착 방법(Chemical Vapor Deposition), 스퍼터링을 이용하는 물리 증착 방법(Physical Vapor Deposition) 및 증발 증착 방법(evaporation deposition) 등의 증착 방법으로 수행된다.The sealing process may be performed by a deposition method such as a chemical vapor deposition method, a physical vapor deposition method using sputtering, and an evaporation deposition method.

화학 증착 방법에 의한 밀봉 공정은 폴리 실리콘막, 산화막, 질화막 등의 박막 공정이 가능하나, 공정 압력이 10-3토르 이상이고, 증착이 등방성(等方性)으로 이루어지기 때문에 멤즈 소자의 가동 구조체(25) 위에도 증착이 되어 소자의 성능에 심각한 영향을 줄 수 있다.The sealing process by the chemical vapor deposition method may be a thin film process such as a polysilicon film, an oxide film, or a nitride film, but since the process pressure is 10 -3 Torr or more and the deposition is isotropic, the movable structure of the MEMs device Deposition also on (25) can seriously affect the performance of the device.

그리고, 물리 증착 방법에 의한 밀봉 공정은, 금속 증착이 가능하고 증착이 비등방성 (比等方性)을 나타내지만, 실제 공정 압력은 10-3토르 정도로서 기초 압력인 10-7토르와는 큰 차이를 보이므로 중간 정도의 진공 밀봉에 적합하다.In the sealing process by the physical vapor deposition method, metal deposition is possible and deposition is anisotropic, but the actual process pressure is about 10 -3 Torr, which is a large difference from the base pressure of 10 -7 Torr. It is suitable for medium vacuum sealing.

그리고, 증발 증착 방법에 의한 밀봉 공정은, 방향성이 있는 비등방성 증착 기술로서 웨이퍼의 수직 상방으로 부터의 증착이 가능하며, 공정 압력도 10-6토르 이하이므로 고진공의 진공 밀봉에 적합하다. 또한 재료에 있어서도 실리콘막, 산화막 등의 절연막은 물론 금속 증착도 가능하다.The sealing process by the evaporation deposition method is a directional anisotropic deposition technique capable of vapor deposition from the vertically upward direction of the wafer, and is suitable for high vacuum vacuum sealing since the process pressure is 10 -6 Torr or less. Also in the material, not only insulating films such as silicon films and oxide films, but also metal deposition can be used.

도5a 내지 도5g는 본 발명의 일실시예에 따른 진공 밀봉 방법을 이용한 멤즈 소자의 단면도이다.5A to 5G are cross-sectional views of MEMs devices using a vacuum sealing method according to an embodiment of the present invention.

먼저, 도5a에 도시된 바와 같이, SOI하부 실리콘(11)상에 SOI 절연막(12)과 SOI상부 실리콘(13)을 차례로 적층한 후, SOI 상부 실리콘(13)상에 멤즈 구조체를 제작하기 위한 산화막 마스크(21)를 증착하고 패턴을 형성시킨다.First, as shown in FIG. 5A, the SOI insulating layer 12 and the SOI upper silicon 13 are sequentially stacked on the SOI lower silicon 11, and then a MEM structure is fabricated on the SOI upper silicon 13. An oxide mask 21 is deposited and a pattern is formed.

다음으로, 도5b에 도시된 바와 같이, 기 형성된 산화막 마스크패턴(21)을 식각장벽으로하여 반응성 이온 식각 공정을 실시하여, SOI상부 실리콘(13)에 멤즈 구조체를 형성하고 SOI절연막(12)까지 식각한후 불순물 주입과 어닐링 공정을 수행한다.Next, as shown in FIG. 5B, a reactive ion etching process is performed using the formed oxide film mask pattern 21 as an etch barrier, thereby forming a MEMS structure in the upper silicon 13 of the SOI and up to the SOI insulating film 12. After etching, impurity implantation and annealing processes are performed.

다음으로, 도5c에 도시된 바와 같이, 기 형성된 산화막 마스크패턴(21)을 제거한 후, 밀봉 희생층(42)으로 SOG(Spin On Glass), BPSG(BoroPhosphosilicate Gate), LTO(low temperature oxide), PECVD(plasma enhanced chemical vapor deposition) TEOS(tetraethylorthosilicate)산화막 등을 증착하고, 증착면이 평탄하지 않을 경우 CMP공정을 실시하여 평탄화 공정을 실시한다. 그리고, 밀봉 희생층(42)을 패터닝 하는 것에 의하여 고정부(27)를 형성한다.Next, as shown in FIG. 5C, after removing the pre-formed oxide mask pattern 21, the sealing sacrificial layer 42 includes spin on glass (SOG), BoroPhosphosilicate Gate (BPSG), low temperature oxide (LTO), Plasma enhanced chemical vapor deposition (PECVD) deposits a TEOS (tetraethylorthosilicate) oxide film, and if the deposition surface is not flat, a CMP process is performed to perform a planarization process. Then, the fixing portion 27 is formed by patterning the sealing sacrificial layer 42.

다음으로, 도5d에 도시된 바와 같이, 산화막 또는 질화막으로 이루어지는 제1밀봉 박막(45)을 증착 하여 기 형성된 밀봉 희생층(42)을 감싸도록 하는 제1밀봉 박막(45)패턴을 형성시키고, 이 과정에서 밀봉 희생층(42,12)을 제거하여 가동 구조체(25)를 형성하기 위한 식각홀(46)을 형성하여 부분적으로 SOI상부 실리콘(13)과 밀봉 희생층(42)을 노출시킨다(도3 참조 바람).Next, as shown in FIG. 5D, a first sealing thin film 45 pattern is formed to deposit the first sealing thin film 45 formed of an oxide film or a nitride film to surround the previously formed sealing sacrificial layer 42. In this process, the sealing sacrificial layers 42 and 12 are removed to form an etching hole 46 for forming the movable structure 25 to partially expose the SOI upper silicon 13 and the sealing sacrificial layer 42 ( See FIG. 3).

다음으로, 도5e에 도시된 바와 같이, 전술한 공정이 완료된 전체 구조 상부에 절연된 SOI상부 실리콘(13)상부에 금속막을 증착 하여 금속 전극(31)을 패터닝 한다.Next, as shown in FIG. 5E, a metal film is deposited on the insulated silicon over silicon-silicon layer 13 over the entire structure where the above-described process is completed, thereby patterning the metal electrode 31.

다음으로, 도5f에 도시된 바와 같이, 기 형성된 부분적으로 SOI상부 실리콘(13)과 밀봉 희생층(42)을 노출시키는 콘택홀(46)을 통하여 밀봉 희생층(42)을 식각하고, 이에 노출되는 SOI 절연막(12)을 식각 하여 제거한다.Next, as shown in FIG. 5F, the sealing sacrificial layer 42 is etched through the contact hole 46 exposing the SOI top silicon 13 and the sealing sacrificial layer 42 partially formed thereon, and then exposed thereto. The SOI insulating film 12 is etched and removed.

여기서 이러한 밀봉 희생층(42)의 식각은 무수 불산과 메탄올이 포함된 건식 식각방법으로 이루어진다. 이러한 불산을 이용한 건식식각에 의한 밀봉 희생층(42)과, SOI절연막(12)이 제거시에 고착 현상과 식각 잔류물이 발생하지 않기 때문에 원하는 형상이 미소 구조체를 양호하게 형성할 수 있다. 희생층이 제거된 공간을 외부로부터 차단하기 위하여 방향성을 나타내는 증착 공정을 이용하여 식각홀(46)을 밀봉하며, 막질의 불 균일성으로 인한 밀봉 특성의 열화를 최소화하기 위해서는 서로 다른 막질을 가진 밀봉 재료를 이용하여 다층 구조로 증착 하는 것이 좋다.The etching of the sealing sacrificial layer 42 is performed by a dry etching method containing hydrofluoric anhydride and methanol. Since the sealing sacrificial layer 42 and the SOI insulating layer 12 by dry etching using the hydrofluoric acid do not occur when the sealing sacrificial layer 42 is removed, a desired shape can be formed satisfactorily. The etching hole 46 is sealed by using a directional deposition process to block the space from which the sacrificial layer is removed, and sealing with different film quality to minimize deterioration of sealing characteristics due to film unevenness. It is recommended to deposit in a multilayer structure using materials.

다음으로, 도5g에 도시된 바와 같이, 전술한 공정이 완료된 전체 구조 상부에 실리콘막, 산화막 또는 금속으로 이루어지는 제2밀봉 박막(48)을 증착 하되, 기 형성된 식각홀(46)을 충분히 메울 수 있도록 증착하고, 금속 전극(31)상에 입혀진 제2밀봉 박막(48)을 제거한다. 여기에서 금속 전극(31) 상에 증착된 제2밀봉 박막(48)을 벗겨 내기 위한 리프트오프 공정은 전극 패드의 두께가 작아 리프트오프 공정이 잘 되지 않을 수가 있다. 이러한 문제는 방향성 있는 증착 공정의 사용으로 금속 전극(31)의 윗면보다 측면이 얇게 증착되기 때문에 제2밀봉 박막(48)에 대한 짧은 시간의 등방성 식각으로 금속 전극(31)의 측면이 드러나게 함으로써 해결할 수 있다.Next, as illustrated in FIG. 5G, a second sealing thin film 48 made of a silicon film, an oxide film, or a metal is deposited on the entire structure in which the above-described process is completed, and the preformed etching hole 46 may be sufficiently filled. And the second sealing thin film 48 deposited on the metal electrode 31 is removed. Here, the lift-off process for peeling off the second sealing thin film 48 deposited on the metal electrode 31 may not be performed well because the thickness of the electrode pad is small. This problem is solved by exposing the side of the metal electrode 31 by a short time isotropic etching of the second sealing thin film 48 because the side is thinner than the top surface of the metal electrode 31 by using a directional deposition process. Can be.

전술한 바와 같은 공정으로 진공이 필요한 멤즈 소자에 있어서 표면 미세 가공 방법인 2회의 밀봉 박막 증착으로 공정 압력에 해당하는 진공 밀봉을 양상성 있게 얻을 수 있다.In the MEMS device requiring the vacuum by the above-described process, the vacuum sealing corresponding to the process pressure can be obtained by two-time deposition of the sealing thin film, which is a surface microfabrication method.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명이 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and various substitutions, modifications, and changes are possible within the scope of the present invention without departing from the technical idea. It will be evident to those who have knowledge of.

상기와 같이 이루어지는 본 발명은, 진공 밀봉이 요구되는 멤즈 소자의 형성시, 방향성 있는 증착을 이용한 밀봉 방법을 사용하여, 기존의 반도체 공정 장비를 그대로 사용하여 웨이퍼 전체를 한 번에 간편하게 진공 밀봉할 수 있으며 또한 산화막 및 금속막 등의 치밀한 막을 사용하기 때문에 개선된 밀봉 성능을 얻을 수 있어 소자 수율을 향상시킨다.According to the present invention as described above, when forming a MEMS element that requires vacuum sealing, the entire wafer can be easily vacuum-sealed at once using a conventional semiconductor process equipment using a sealing method using directional deposition. In addition, because of the use of dense films such as oxide films and metal films, improved sealing performance can be obtained, thereby improving device yield.

Claims (6)

하부 기판 상에 절연막, 상부 기판을 형성한후, 상기 상부 기판 및 절연막의 선택적 식각으로 상기 하부 기판을 다수군데 노출시키는 단계;Forming an insulating film and an upper substrate on the lower substrate, and exposing the lower substrate to a plurality of portions by selective etching of the upper substrate and the insulating film; 상기 노출된 하부 기판을 메우는 희생막 패턴을 형성하되, 적어도 상기 노출된 하부 기판중 두군데를 연결하여 이루어지는 희생막 패턴을 형성하는 단계;Forming a sacrificial layer pattern filling the exposed lower substrate, wherein forming a sacrificial layer pattern formed by connecting at least two of the exposed lower substrates; 상기 희생막 패턴 상부에 제1밀봉 박막을 형성하는 단계;Forming a first sealing thin film on the sacrificial layer pattern; 상기 제1밀봉 박막에 상기 희생부 패턴의 끝부분과, 상기 상부 기판을 노출시키는 다수의 콘택홀을 형성하는 단계;Forming a plurality of contact holes exposing an end portion of the sacrificial part pattern and the upper substrate in the first sealing thin film; 상기 콘택홀을 통하여 상기 희생막 패턴을 완전히 제거하는 단계; 및Completely removing the sacrificial layer pattern through the contact hole; And 상기 콘택홀 및 제1밀봉 박막을 덮는 제2밀봉 박막을 형성하는 단계Forming a second sealing thin film covering the contact hole and the first sealing thin film 를 포함하여 이루어지는 멤즈 소자의 형성 방법.MEMS element formation method comprising a. 제1항에 있어서,The method of claim 1, 상기 제1 및 제2 밀봉 박막은 증발 증착 방법 또는 물리 증착 방법으로 형성되는 멤즈 소자의 형성 방법.The first and second sealing thin films are formed by the evaporation deposition method or physical vapor deposition method. 제1항에 있어서,The method of claim 1, 상기 희생막은 SOG, BPSG, LTO, PECVD를 포함하는 산화막으로 이루어지는 멤즈 소자의 형성 방법.The sacrificial film is a method of forming a MEM element consisting of an oxide film containing SOG, BPSG, LTO, PECVD. 제1항에 있어서,The method of claim 1, 상기 제1밀봉 박막은 폴리 실리콘막 또는 질화막을 포함하여 이루어지는 멤즈 소자의 형성 방법.The method of claim 1, wherein the first sealing thin film comprises a polysilicon film or a nitride film. 제1항에 있어서,The method of claim 1, 상기 제2밀봉 박막은 실리콘막, 산화막, 금속막을 포함하여 이루어지는 멤즈 소자의 형성 방법.And the second sealing thin film comprises a silicon film, an oxide film, and a metal film. 제1항에 있어서,The method of claim 1, 상기 희생막 패턴의 완전한 제거시Upon complete removal of the sacrificial layer pattern 상기 절연막의 일부를 포함하여 동시에 제거되는 멤즈 소자의 형성 방법.A method of forming a MEMs device including a portion of the insulating film and removed at the same time.
KR1019970049653A 1997-09-29 1997-09-29 Manufacturing process of mems device KR100236934B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019970049653A KR100236934B1 (en) 1997-09-29 1997-09-29 Manufacturing process of mems device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019970049653A KR100236934B1 (en) 1997-09-29 1997-09-29 Manufacturing process of mems device

Publications (2)

Publication Number Publication Date
KR19990027223A KR19990027223A (en) 1999-04-15
KR100236934B1 true KR100236934B1 (en) 2000-01-15

Family

ID=19521895

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970049653A KR100236934B1 (en) 1997-09-29 1997-09-29 Manufacturing process of mems device

Country Status (1)

Country Link
KR (1) KR100236934B1 (en)

Also Published As

Publication number Publication date
KR19990027223A (en) 1999-04-15

Similar Documents

Publication Publication Date Title
US6225145B1 (en) Method of fabricating vacuum micro-structure
US9567207B2 (en) Recess with tapered sidewalls for hermetic seal in MEMS devices
US6951824B2 (en) Method for manufacturing a micromechanical component and a component that is manufactured in accordance with the method
US7675162B2 (en) Interconnect structure using through wafer vias and method of fabrication
JP4518453B2 (en) Silicon processing method using etching process
CN110636422B (en) Semiconductor device and method of forming the same
JP5090603B2 (en) Micromechanical structural element and corresponding manufacturing method
US7932118B2 (en) Method of producing mechanical components of MEMS or NEMS structures made of monocrystalline silicon
US8536662B2 (en) Method of manufacturing a semiconductor device and semiconductor devices resulting therefrom
JPH0750789B2 (en) Method for manufacturing semiconductor pressure converter
CN103373695A (en) MEMS device structure and methods of forming same
US11533565B2 (en) Dual back-plate and diaphragm microphone
CN108083226B (en) Wafer-level vacuum packaging method for MEMS (micro-electromechanical systems) device
JP2005504644A (en) Method for forming cavity structure in SOI substrate and cavity structure formed in SOI substrate
EP1593649B1 (en) Method of making electrical connections to hermetically sealed MEMS devices
US20050079684A1 (en) Method of manufacturing an accelerometer
KR100236934B1 (en) Manufacturing process of mems device
JP2000058866A (en) Manufacture of small device
US7531424B1 (en) Vacuum wafer-level packaging for SOI-MEMS devices
US20150266721A1 (en) Mems device
KR100249790B1 (en) Fabrication method of the mems device
CN113336187B (en) MEMS device packaging method and packaging structure
US7728339B1 (en) Boundary isolation for microelectromechanical devices
US9388039B2 (en) MEMS device and method of manufacturing the same
JP3537631B2 (en) Micro-mechanical device and manufacturing method thereof

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20101001

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee