KR100234931B1 - 디지탈 통신용 동기장치 - Google Patents

디지탈 통신용 동기장치 Download PDF

Info

Publication number
KR100234931B1
KR100234931B1 KR1019960073692A KR19967003692A KR100234931B1 KR 100234931 B1 KR100234931 B1 KR 100234931B1 KR 1019960073692 A KR1019960073692 A KR 1019960073692A KR 19967003692 A KR19967003692 A KR 19967003692A KR 100234931 B1 KR100234931 B1 KR 100234931B1
Authority
KR
South Korea
Prior art keywords
correlation value
signal
sample
correlation
interval
Prior art date
Application number
KR1019960073692A
Other languages
English (en)
Inventor
가쓰히코 히라마쓰
Original Assignee
모리시타 요이찌
마쯔시다덴기산교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 모리시타 요이찌, 마쯔시다덴기산교 가부시키가이샤 filed Critical 모리시타 요이찌
Application granted granted Critical
Publication of KR100234931B1 publication Critical patent/KR100234931B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/04—Speed or phase control by synchronisation signals
    • H04L7/041—Speed or phase control by synchronisation signals using special codes as synchronising signal
    • H04L7/042—Detectors therefor, e.g. correlators, state machines

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

동기장치는 설정된 신호를 발생하는 제 1 부분을 포함한다. 제 2 부분이 모든 샘플 간격에 대해 제 1 부분에 의해 발생되는 설정된 신호 및 수신된 신호간의 상관을 검출하기 위해 동작된다. 제 3 부분은 연속 심벌 간격 각각에서 같은 시간위치의 샘플 간격에 대해 제 2 부분에 의해 검출된 상관중에서 상관을 선택하기 위해 동작된다. 제 3 부분에 의해 선택된 상관이 상관을 크기에 따라 배열하는 순번에 관해서 주어진 순번 번호를 갖는다.

Description

디지탈 통신용 동기장치
제1도는 본 발명의 제1실시예에 따른 동기장치의 블록 다이어그램.
제2도는 전송된 무선신호 포맷의 예의 다이어그램.
제3도는 제 도의 동기장치에서 주기적으로 계산된 상관값 파워(correlation power)의 제1예의 시간영역 다이어그램.
제4도는 제1도의 동기장치에서 주기적으로 계산된 상관값 파워의 제2예의 시간영역 다이어그램.
제5도는 제1도의 동기장치에서 주기적으로 계산된 상관값 파워의 제3예의 시간영역 다이어그램.
제6도는 제1도의 동기장치에서 주기적으로 계산된 상관값 파워의 제4예의 시간영역 다이어그램.
제7도는 본 발명의 제2실시예에 따른 동기장치의 블록 다이어그램.
제8도는 본 발명의 제3실시예에 따른 동기장치의 블록 다이어그램.
제9도는 제8도의 동기장치에서 주기적으로 계산된 상관값 파워의 예의 시간영역 다이어그램.
제10도는 본 발명의 제4실시예에 따른 동기장치의 블록 다이어그램.
〈도면의 주요부분에 대한 부호의 설명〉
3, 4 : A/D 변환기 6 : 상관 회로
10 : 상관기 16 : 계산기
20 : 어드레스 제어기 23 : 선택기
25 : 비교기 30 : 수신 프레임 제어회로
32 : 메모리
본 발명은 디지탈 통신 무선수신기용 동기장치에 관한 것이다.
무선에 의한 일반적인 디지탈 통신에서, 정보는 심벌 단위로 전송된다. 전송된 정보의 정확한 복원에 대해, 전송기 및 수신기간에 심벌동기를 요구하는 것이 중요하다. 일반적으로, 수신기는 심벌 타이밍 신호(심벌 클럭 신호)를 수신된 정보신호와 자동 동기시키는 장치를 갖는다.
디지탈통신 무선시스템에서, 전송기는 설정된 패턴신호를 전송된 신호의 헤드에 부가한다. 그 설정된 패턴신호는 수신기에 의해 사용되어 심벌동기를 요구한다.
수신기에서 일반적인 동기장치는 기준패턴 동위상신호 및 기준패턴 직교 신호쌍과 수신된 동위상신호 및 수신된 직교 신호쌍에 영향을 받는 상관기를 갖는다. 기준패턴 동위상신호 및 기준패턴 직교 신호쌍이 전송기에서 발생되는 설정된 패턴신호에 대응한다. 상관기는 기준패턴 동위상신호 및 기준패턴 직교 신호쌍과 수신된 동위상신호 및 수신된 직교 신호쌍간에 동위상 상관값을 주기적으로 계산한다. 또한, 상관기는 기준패턴 동위상신호 및 기준패턴 직교 신호쌍과 수신된 동위상신호 및 수신된 직교쌍간에 직교상관값을 주기적으로 계산한다. 또한, 상관기는 동위상 상관값 및 직교상관값의 파워를 주기적으로 계산한다. 일반적인 동기장치는 모든 계산된 파워를 임계 파워로써 비교하는 부분을 갖는다. 심벌 타이밍 신호(심벌클럭 신호)의 위상이 계산된 파워를 임계 파워이상으로 증가시키는 순간에 응답해서 제어 또는 결정된다.
일본 공개 미심사 특허출원 제7-250120호는 특정한 워드신호 및 수신된 신호에 영향을 받는 상관기를 포함하는 동기회로르 개시한다. 상관기는 특정한 워드신호 및 그 수신된 신호간에 절대 상관값을 주기적으로 계산한다. 버퍼 메모리는 복수의 그 계산된 정정값을 부하로 한다. 일본출원 제7-250120호의 동기회로에서, 첨두(peak)검출기는 버퍼 메모리에서 계산된 정정값중에서 제1최대 상관값을 선택한다. 첨두검출기는 제1최대상관값에 대응하는 시간위치도 결정한다. 일본출원 제7-250120호의 동기회로는 제2최대 정정값에 대해 버퍼 메모리를 탐색하는 판단부분을 포함한다. 제2최대 상관값이 설정된 비례율에 의해 곱해진 제1최대 상관값과 같은 임계값을 초과하고 제2최대 상관값에 대응하는 시간위치가 제1최대 상관값의 시간위치를 앞선다면, 제2최대 상관값의 시간위치는 동기 타이밍으로서 사용된다. 그렇지 않으면, 제1최대 상관값의 시간위치는 동기 타이밍으로서 사용된다.
본 발명의 목적은 개선된 동기장치를 제공하는 것이다.
본 발명의 제1특징은, 설정된 신호를 발생하는 제1수단과; 모든 샘플 간격에 대해 상기 제1수단에 의해 발생되는 상기 설정된 신호 및 수신된 신호간의 상관값을 검출하는 제2수단과; 연속 심벌 간격 각각에서 같은 시간위치의 샘플 간격에 대해 상기 제2수단에 의해 검출된 상관값중에서 상관값을 선택하는 제3수단을 구비하는 동기장치를 제공하며, 거기에서 상기 제3수단에 의해 선택된 상관값이 상관값을 크기에 따라 배열하는 순번에 관해서 설정된 순번 번호를 갖는다.
본 발명의 제2특징은, 설정된 신호를 발생하는 제1수단과; 모든 샘플 간격에 대해 상기 제1수단에 의해 발생된 상기 설정된 신호 및 수신된 신호간의 상관값을 검출하는 제2수단과; 연속심벌 간격 각각에서 같은 시간위치의 샘플 간격에 대해 상기 제2수단에 의해 검출된 상관값중에서 상관값을 선택하는 제3수단과; 설정된 임계값을 표시하는 기준신호를 발생하는 제4수단과; 제3수단에 의해 선택된 상관값을 기준신호에 의해 표시된 임계값과 비교하는 제5수단을 구비하는 동기장치를 제공하며, 상기 제3수단에서 상기 제3수단에 의해 선택된 상관값이 상관값을 크기에 따라 배열하는 순번에 관해서 주어진 순번 번호를 갖는다.
본 발명의 제3특징은, 설정된 신호를 발생하는 제1수단과; 모든 샘플간격에 대해 상기 제1수단에 의해 발생된 상기 설정된 신호 및 수신된 신호간의 상관값을 검출하는 제2수단과; 연속심벌 간격 각각에서 같은 시간위치의 샘플 간격에 대해 상기 제2수단에 의해 검출된 상관값중에서 상관값을 선택하는 제3수단과; 설정된 임계값을 표시하는 기준신호를 발생하는 제4수단과; 제3수단에 의해 선택된 상관값을 기준신호에 의해 표시된 임계값과 비교하는 제5수단과; 모든 샘플 간격에 대해 갱신되는 시간을 표시하는 시간신호를 발생하는 제6수단과; 제5수단에 의한 비교결과에 응답해서 시간신호에 의해 표시된 시간을 측정하는 제7수단을 구비하는 동기장치를 제공하며, 상기 제3수단에서 상기 제3수단에 의해 선택된 상관값이 상관값을 크기에 따라 배열하는 순번에 관해서 주어진 순번 번호를 갖는다.
본 발명의 제4특징은, 설정된 신호를 발생하는 제1수단과; 모든 샘플 간격에 대해 상기 제1수단에 의해 발생된 상기 설정된 신호 및 수신된 신호간의 상관값을 검출하는 제2수단과; 연속심벌 간격 각각에서 같은 시간위치의 샘플 간격에 대해 상기 제2수단에 의해 검출된 상관값중에서 상관값을 선택하는 제3수단과; 설정된 임계값을 표시하는 기준신호를 발생하는 제4수단과; 제3수단에 의해 선택된 상관값을 기준신호에 의해 표시된 임계값과 비교하는 제5수단과; 상기 제3수단으로 하여금 제5수단에 의해 비교결과에 응답해서 효과적으로 동작하지 못하도록 하는 제6수단을 구비하는 동기장치를 제공하며, 상기 제3수단에서 상기 제3수단에 의해 선택된 상관값이 상관값을 크기에 따라 배열하는 순번에 관해서 주어진 순번 번호를 갖는다.
본 발명의 제5특징은 그 제1특징을 토대로 하고, 동기장치를 구비하고 거기에서 상기 제3수단이 주어진 다수의 연속심벌 간격에서 같은 시간위치의 샘플 간격에 대해 제2수단에 의해 검출된 상관값중에서 제2최대 상관값을 선택하는 수단을 구비한다.
본 발명의 제6특징은 그 제1특징을 토대로 하고, 동기장치를 구비하고 거기에서 상기 제3수단이 주어진 다수의 연속심벌 간격에서 같은 시간위치의 샘플 간격에 대해 제2수단에 의해 검출되는 최대 상관값을 제외한 상관값중에서 상관값을 선택하는 수단을 구비한다.
본 발명의 제7특징은 그 제1특징을 토대로 하며, 동기장치를 구비하고 거기에서 다수의 연속심벌 간격이 설정된다.
[제1실시예]
제1도에서, 수신된 동위상 신호(수신된 I-채널신호) 및 수신된 직교 신호(수신된 Q-채널신호)쌍은 아날로그 대 디지탈 변환기(3 및 4) 각각에 공급된다. 일반적으로, 그 수신된 동위상 신호 및 그 수신된 직교 신호는 수신된 무선신호로부터 복조기(도시안됨)에 의해 배출된다. 아날로그 대 디지탈 변환기(3 및 4)는 A/D 변환기(3 및 4)로서 언급된다. 설정된 고주파수를 갖는 기본클럭 펄스신호(샘플 클럭신호)는 A/D변환기(3 및 4)에 인가된다. 그 수신된 동위상 신호는 기본클럭 펄스신호에 의해 결정된 타이밍에서 디지털로 수신된 동위상 신호로 A/D변환기(3)에 의해 주기적으로 변화된다. 그 수신된 직교신호는 기본클럭 펄스신호에 의해 결정된 타이밍에서 디지털로 수신된 직교 신호로 A/D변환기(4)에 의해 주기적으로 변화된다.
상관회로(6)는 A/D변환기(3 및 4)를 따른다. 상관회로(6)는, 메모리(7), 상관기(10), 메모리(11), 및 계산기(16)를 포함한다. 메모리(7)의 입력측은 A/D변환기(3 및 4)를 따른다. 메모리(7)의 출력측이 상관기(10)의 제1입력측에 연결된다. 메모리(11)는 상관기(10)의 제2입력측에 연결된다. 상관기(10)의 출력측이 계산기(16)의 입력측에 연결된다.
상관회로(6)에서 메모리(7), 상관기(10), 메모리(11) 및 계산기(16)는 기본 클럭 펄스신호를 수신한다. 메모리(7), 상관기(10), 메모리(11) 및 계산기(16)는 기본클럭 펄스신호에 응답해서 동작하여 그 동작 타이밍이 기본클럭 펄스신호에 의해 제어된다.
디지털로 수신된 동위상 신호 및 디지털로 수신된 직교 신호쌍이 A/D변환기(3 및 4)로부터 샘플마다 메모리(7)로 기록된다. 본원에서 "샘플"은 2, 4, 8, 또는 10을 예로 하는 주어진 자연수에 의해 분할된 "심벌"에 시간간격으로 대응한다. 디지털로 수신된 동위상 신호 및 디지털로 수신된 직교 신호 각각에 대해, 메모리(7)는 주어진 샘플수("L")에 대응하는 용량을 갖는다. 따라서, 디지털로 수신된 동위상 신호 및 디지털로 수신된 직교 신호 각각의 "L"개의 연속샘플이 메모리(7)에 저장된다. 샘플의 주어진 수("L")는 하나의 심벌에 대응한다. 디지털로 수신된 동위상 신호 및 디지털로 수신된 직교 신호의 새로운 샘플쌍이 메모리(7)로 기록될 때마다, 그 가장 오래된 샘플쌍이 메모리(7)로부터 삭제된다. 메모리(7)는 시프트 레지스터로서 역할한다.
메모리(11)는 하나의 심벌에 대응하는 기준 동위상 신호 및 기준 직교 신호쌍을 저장한다. 메모리(11)에서 기준 직교 신호 및 기준 동위상 신호쌍은 심벌동기를 얻기 위한 주어진 심벌(주어진 상태의 심벌)을 나타낸다. 메모리(11)에서 기준직교 신호 및 기준 동위상 신호 각각은 "L"개의 1-샘플 대응 세그먼트로 분할된다.
상관기(10)는 모든 샘플 간격에 대해 다음의 공정 시퀀스를 실행한다. 상관기(10)는 메모리(7)로부터 디지털로 수신된 동위상 신호 및 디지털로 수신된 직교 신호 각각의 "L"개 샘플을 판독한다. 상관기(10)는 메모리(11)로부터 기준직교 신호 및 기준 동위각 신호 각각의 "L"개의 1-샘플 대응 세그먼트를 판독한다. 상관기(10)는 수신된 동위상 신호 및 수신된 직교 신호의 쌍과 기준 동위상 신호 및 기준 직교 신호의 쌍간에 동위상 상관값("comb1")을 다음의 식에 따라 계산한다.
여기서 "r(i)*" 은 복소수 "r(i)"에 대한 공액 복소수를 나타내고; "sw(i)"는 수신된 동위상 신호 및 수신된 직교 신호쌍의 샘플을 나타내고; "r(i)"는 기준 동위상 신호 및 기준 직교 신호쌍의 1-샘플 대응 세그먼트를 나타내고; "sw1(i)"는 수신된 동위상 신호의 샘플을 나타내고; "swQ(i)"는 수신된 직교 신호의 샘플을 나타내고; "rI(i)"는 기준 동위상 신호의 1-샘플 대응 세그먼트를 나타내고; "rQ(i)"는 기준 직교 신호의 1-샘플 대응 세그먼트를 나타낸다. 상관기(10)는 수신된 동위상 신호 및 수신된 직교성분쌍과 기준 동위상 신호 및 기준 직교 신호쌍간에 직교 상관값("combQ")을 다음식에 따라 계산한다.
계산기(16)는 상관기(10)에 의해 동위상 상관값("combI")및 직교 상관값("combQ")을 통지받는다. 모든 샘플 간격에 대해, 계산기(16)는 동위상 상관값 "combI" 및 직교 상관값 "combQ" 의 파워 "comb"를 다음식을 통해 계산한다.
comb =combQ 2＋ combQ 2파워 …‥(3)
계산기(16)는 그 계산된 상관값 "comb"를 나타내는 데이터 피쓰를 출력한다.
에러 억제 회로(18)는 상관회로(6)를 따른다. 에러 억제 회로(18)는 메모리(19), 어드레스 제어기(20), 및 선택기(23)를 포함한다. 메모리(19)의 입력측이 상관회로(6)에서 계산기(16)의 출력측에 연결된다. 메모리(19)의 출력측이 선택기(23)의 입력측에 연결된다. 어드레스 제어기(20)는 메모리(19)에 연결된다. 선택기(23)의 출력측이 심벌 클럭신호(심벌 타이밍 신호)를 발생하는 회로(도시안됨)에 연결된다.
에러 억제회로(18)에서 메모리(19), 어드레스 제어기(20), 및 선택기(23)는 기본클럭 펄스신호를 수신한다. 메모리(19), 어드레스 제어기(20), 및 선택기(23)는 기본클럭 펄스신호에 응답해서 동작하여 그 동작타이밍이 기본클럭 펄스신호에 의해 제어된다.
상관회로(6)에서 계산기(16)로부터의 출력데이타는 샘플마다 메모리(19)로 저장된다. 메모리(19)는 4개 심벌을 예로 하는 주어진 심벌수 "M"에 대응하는 용량을 갖는다. 따라서, 계산기(16)로부터 "L·M"개의 연속출력 데이터 피쓰는 메모리(19)에 저장되고, 거기에서 'L"는 1-심벌 시간간격(심벌간격)에서 샘플수를 나타낸다. 어드레스 제어기(20)는 어드레스 신호를 메모리(19)에 출력하여 메모리(19)의 어드레스 제어를 이행한다. 메모리(19)의 어드레스 제어는 설계되어 계산기(16)로부터 가장 새로운 출력데이타 피쓰는 가장 오래된 데이터 피쓰를 통해 기록된다. 그러므로, 계산기(16)로부터 가장 새로운 출력데이타 피쓰가 메모리(19)로 저장될 때마다, 가장 오래된 데이터 피쓰가 메모리(19)로부터 소거된다. 또한, 메모리(19)의 어드레스 제어는 설계되어 다음의 과정을 이행한다. 계산기(16)로부터 가장 새로운 출력데이타 피쓰가 메모리(19)로 저장된 직후, 4개 데이터 피쓰를 예로 하는 설정된 데이터 피쓰수 "M"는 메모리(19)로부터 판독되고 선택기(23)에 공급된다. 메모리(19)로부터 판독된 데이터 피쓰가 가장 새로운 데이터 피쓰, 1-심벌시간 간격에 의해 가장 새로운 데이터 피쓰의 발생순산에 앞서는 순간에 발생하는 데이터 피쓰, 2-심벌 시간 간격에 의해 가장 새로운 데이터 피쓰의 발생순간에 앞서는 순간에 발생하는 데이터 피쓰, 및 3-심벌 시간 간격에 의해 가장 새로운 데이터 피쓰의 발생순간에 앞서는 순간에 발생하는 데이터 피쓰를 포함한다. 그러므로, 메모리(19)로부터 판독된 데이터 피쓰가 연속 1-심벌 시간 간격내의 같은 샘플 시간위치에 대응한다. 상기 방법에서, 모든 샘플 간격(모든 1-샘플 시간 간격)에 대해, 4개 데이터 피쓰를 예로 하는 주어진 데이터 피쓰수 "M"는 메모리(19)로부터 판독되고 선택기(23)에 공급된다. 상기 판독과정을 이행하기 위해, 메모리(19), 어드레스 제어기(20) 및 선택기(23)는 기본클럭 펄스신호의 주파수보다 더 높은 설정된 주파수를 갖는 서브-샘플 클럭신호에 응답해서 동작한다.
예를 들어, 메모리(19)로부터 4개 출력데이터 피쓰에 의해 표시된 그 계산된 상관값 파워는 다음과 같이 표시된다.
x(iL＋j), x((i-1)L＋j), x((i-2)L＋j), x((i-3L)＋j) …(4)
여기에서 "(iL＋j)", "((i-1)L＋j)", "((i-2)L＋j)", 및 "((i-3)L＋j)"는 관련되고 계산된 상관값 파워 "x"각각의 발생순간을 나타낸다. 또한, "(iL＋j)" 는 가장 새로운 데이터 피쓰에 대응하는 순간을 나타낸다. 또한, "i"는 심벌(프레임으로도 불리우는)용 순번 번호를 나타내고, "j"는 심벌간격내의 심벌용 순번번호르 나타낸다.
선택기(23)는 메모리(19)로부터 출력데이터 피쓰를 수신한다. 모든 샘플 간격(모든 1-샘플 시간 간격)에 대해, 선택기(23)는 수신된 데이터 피쓰중에서 하나를 선택하고, 선택된 데이터 피쓰를 출력한다. 그 선택된 데이터 피쓰는 그 수신된 데이터 피쓰가 그것에 의해 표시되는 계산된 상관값 파워의 크기에 따라 배열되는 순번에 관해서 주어진 순번 번호"N"을 갖는다. 예를 들어, 선택기(23)는 수신된 데이터 피쓰에 의해 표시되는 계산된 상관값 파워를 비교한다. 그후, 선택기(23)는 제2의 최대로 계산된 상관값 파워를 표시하는 수신된 데이터 피쓰중에서 하나를 선택한다. 대안적으로, 선택기(23)는 제3 또는 4의 최대로 계산된 상관값 파워를 표시하는 수신된 데이터 부분중에서 하나를 선택한다.
일반적으로, 전송된 무선신호에서 부가된 동기획득으로 설정된 패턴신호는 4개 연속으로 주어진 심벌을 예를 하는 연속으로 주어진 심벌의 설정된 수 "k"를 표시한다. 주어진 패턴신호 수신동안, 그 계산된 상관값 파워는 1-심벌 시간간격으로 간격을 둔 설정된 순간수(예를 들어, 4개 순간)에서 소정치이상으로 주기적으로 첨두로 되는 것이 보통이다.
제2도는 전송된 무선신호의 포맷의 예를 도시한다. 제2도를 참고로, 전송된 무선신호는 4개 연속의 주어진 심벌을 포함하는 10개 심벌의 시퀀스를 표시한다.
10개 심벌은 "0", "1", "2", "3", "4", "5", "6", "7", "8", 및 "9"로 순차적으로 번호매겨진다. 각각의 "2", "3", "4", 및 "5"는 주어진 심벌과 같다.
어떤 조건하에서, 전송기로부터의 무선신호는 다른 길이를 각기 갖는 복수의 경로를 경유해 수신기에 전달된다. 짧은 경로는 무선신호의 선행파 선분을 발생시키는 반면에 긴 경로는 그 지연파 성분을 발생시킨다. 일반적으로, 짧은 경로는 직류경로와 일치하고, 무선신호의 선행파 성분은 그 직류파성분이다. 그 지연파 성분이 수신기에 도착하기 전에 무선신호의 선행파 성분(직류파 성분)이 수신기에 도달한다. 보통, 더 긴 경로를 따라 전달하는 동안, 무선신호는 빌딩, 산 등에 의해 반사된다. 계산된 상관값 파워는 그 지연파 성분에 의해 역효과로 되어진다.
전송기로부터 수신기까지의 무선신호에 의해 표시된 현재의 심벌이 주어진 심벌을 닯은 경우에, 관련되고 계산된 상관값 파워는 큰 값으로 첨두로 된다.
제3도는 현재의 1-프레임 간격(현재의 1-심벌 간격) "1"동안 주어진 패턴신호 수신에 응답해서 발생하는 계산된 상관값 파워의 시간-영역 변화의 예를 도시한다. 제4도는 즉시 선행하는 1-프레임 간격(즉시 선행하는 1-심벌 간격) "i-1"동안 주어진 패턴신호 수신에 응답해서 발생하는 계산된 상관값 파워의 시간영역 변화의 예를 도시한다. 제5도는 제 2의 즉시 선행하는 1-프레임 간격(제 2의 즉시 선행하는 1-심벌 간격) "i-2" 동안 주어진 패턴신호 수신에 응답해서 발생하는 계산된 상관값 파워에서 시간 영역 변화의 예를 도시한다. 제6도는 제3의 즉시 선행하는 1-프레임 간격(제3의 즉시 선행하는 1-심벌 간격) "i-3"동안 주어진 패턴 신호 수신에 응답해서 발생하는 계산된 상관값 파워에서 시간 영역 변화의 예를 도시한다.
제3, 4, 5, 및 6도 각각에서, 계산된 상관값 파워는 1-심벌 시간 간격내의 샘플 순번 번호 "5"에 대응하는 순간에 첨두로 된다. 제3도를 참고해서, 지연파 성분은 샘플 순번 번호 "5"의 순간에 이용가능한 계산된 상관값 파워로 하여금 적은 값만으로 첨두로 된다. 다른 한편으로, 제4, 5 및 6도 각각에서, 샘플 순번 번호 "5" 의 순간에 이용가능한 계산된 상관값 파워는 큰 값으로 첨두로된다. 제4도에서, 주어진 심벌을 아주 닯은 전송된 무선신호에 의해 표시된 심벌은 계산된 상관값 파워로 하여금 샘플 순번 번호 "8"에 대응하는 순간에 큰 값으로 첨두로 되게된다. 제5도에서, 주어진 심벌을 아주 닯은 전송된 무선신호에 의해 표시된 심벌은 계산된 상관값 파워로 하여금 샘플 순번 버호 "7" 에 대응하는 순간에 큰 값으로 첨두로 되게 된다. 제6도에서, 주어진 심벌을 아주 닯은 전송된 무선신호에 의해 표시된 심벌은 계산된 상관값 파워로 하여금 샘플 순번 번호 "2"에 대응하는 순간에 큰 값으로 첨두로 되게된다.
이미 설명했듯이, 선택기(23)는 연속 4개의 1-심벌 시간 간격내에서 같은 샘플 시간위치에 대응하는 메모리(19)로부터 4개의 데이터 피쓰를 수신한다. 선택기(23)는 제 2의 최대로 계산된 상관값 파워를 표시하는 수신된 데이터 피쓰중에서 하나를 선택한다. 제4도에서 샘플 순번 번호 "8"의 순간에 이용가능한 계산된 상관값 파워는 제3, 4, 5 및 6도에서 샘플 순번 번호 "8"의 순간에 이용가능한 계산된 상관값 파워중에 두번째 최대로 되지 않는다. 따라서, 선택기(23)는 제4도의 샘플 순번 번호 "8"의 순간에서 계산된 상관값 파워의 첨두를 선택하지 못한다. 제5도의 샘플 순번 번호"7"의 순간에 이용가능한 계산된 상관값 파워는 제3, 4, 5, 및 6도에서 샘플 순번 번호 "7"의 순간에 이용가능한 계산된 상관값 파워중에 두번째 최대로 되지 않는다. 따라서, 선택기(23)는 제5도의 샘플 순번 번호 "7"의 순간에 계산된 상관값 파워의 최고치를 선택하지 못한다. 제6도의 샘플 순번 번호 "2" 의 순간에 이용가능한 계산된 상관값 파워가 제3, 4, 5 및 6도에서 샘플 순번 번호 "2"의 순간에 이용가능한 계산된 상관값 파워중에서 두번째 최대로 되지 않는다. 따라서, 선택기(23)는 제6도의 샘플 순번 번호 "2"의 순간에서 계산된 상관값 파워의 첨두를 선택하지 못한다. 다른 한편으로, 제4, 제5, 또는 제6도의 샘플 순서 번호 "5"의 순간에 이용가능한 계산된 상관값 파워중에서 두 번째 최대로 된다. 따라서, 선택기(23)는 제4, 5, 또는 제6도의 샘플 순번 번호 "5"의 순간에 계산된 상관값 파워는 제3,4,5 및 6도의 샘플 순번 번호 "5"의 순간에 이용가능한 계산된 상관값 파워의 첨두를 선택한다. 상기 방법에서, 선택기(23)는 계산된 상관값 파워의 바람직한 첨두를 수락하는 반면에 그 계산된 상관값 파워의 거짓(false) 첨두를 거부한다.
결정 회로는 에러 억제회로(18)에서 선택기(23)를 따른다. 모든 샘플 간격에 대해, 결정회로는 계산된 상관값 파워(두번째 최대로 계산된 상관값 파워)를 나타내는 선택기(23)로부터 출력데이터 피쓸르 수신한다. 결정회로는 비교기를 포함한다. 모든 샘플 간격에 대해 결정회로의 비교회로는 계산된 상관값 파워가 설정된 임계값보다 큰지 아닌지를 결정한다. 계산된 상관값 파워가 임계값과 같거나 적을때, 결정회로는 수신된 동위상 신호 및 수신된 직교 신호쌍에 의해 표시된 심벌과 기준 동위상 신호 및 기준 직교 신호쌍에 의해 표시되는 주어진 심벌간에 불일치의 표시로서 "1"의 신호를 출력한다. 다른 한편으로, 계산된 상관값 파워는 임계값보다 클 때, 결정회로는 수신된 동위상 신호 및 수신된 직교 신호쌍에 의해 표시된 심벌과 기준 동위상 신호 및 기준 직교 신호쌍에 의해 표시되는 주어진 심벌간에 불일치의 표시로서 "0"의 신호를 출력한다.
결정회로의 출력신호는 심벌 클럭 신호(심벌 타이밍 신호)를 발생하는 신호발생기(도시안됨)에 공급된다. 신호발생기는 결정회로의 출력신호에 응답하여 발생된 심벌 클럭 신호의 위상을 제어하여 심벌 클럭 신호를 수신된 신호와 동기시킨다.
[제 2실시예]
제7도는 이하에서 설명된 부가적인 구성을 제외하고는 제1도의 실시예와 비슷한 본 발명의 제2실시예를 도시한다. 제7도의 실시예는 비교기(25) 및 메모리(26)를 포함한다.
비교기(25)는 에러 억제회로(18)의 선택기(23)뒤에 이어진다. 모든 샘플 간격에 대해, 비교기는 계산된 상관값 파워(두번째 최대로 계산된 상관값 파워)를 표시하는 선택기(23)로부터 출력된 데이터 피쓰를 수신한다. 메모리(26)는 설정된 임계값을 표시하는 신호를 저장한다. 메모리(26)는 비교기(25)에 연결된다. 메모리(26)는 비교기(25)에게 임계값을 통지한다. 모든 샘플 간격에 대해, 비교기(25)는 계산된 상관값 파워가 임계값보다 큰지를 결정한다. 계산된 상관값 파워가 임계값보다 같거나 적을 때, 비교기(25)는 수신된 동위상 신호 및 수신된 직교 신호쌍에 의해 표시된 심벌과 기준 동위상 신호 및 기준 직교 신호쌍에 의해 표시되는 주어진 심벌간에 불일치 표시로서 "1"의 신호를 출력한다. 다른 한편으로, 계산된 상관값 파워가 임계값보다 클 때, 비교기(25)는 수신된 동위상 신호 및 수신된 직교 신호쌍에 의해 표시된 심벌과 기준 동위상 신호 및 기준 직교 신호쌍에 의해 표시되는 주어진 심벌간에 일치 표시로서 "0"의 신호를 출력한다.
비교기(25)의 출력신호는 심벌 클럭신호(심벌 타이밍 신호)를 발생하는 신호발생기(도시안됨)에 공급된다. 신호발생기는 결정회로의 출력신호에 응답해서 발생된 심벌 클럭신호의 위상을 제어하여 심벌 클럭신호를 수신된 신호가 동기시킨다.
[제 3실시예]
제8도는 이하에서 설명되는 부가적인 구성을 제외하고는 제7도의 실시예와 비슷한 본 발명의 제3실시예를 도시한다. 제8도의 실시예는 수신프레임 제어회로(수신 윈도우 제어회로)(30)를 포함한다.
수신 프레임 제어회로(30)는 카운터(31), 메모리(32), 및 디코더(35)를 갖는다. 카운터(31)는 샘플 클럭신호(기본클럭 펄스신호)를 수신하고 샘플 클럭신호에서 모든 펄스를 카운트한다. 카운터(31)는 비교기(25)의 출력신호도 수신한다. 메모리(32)는 1-심벌 시간간격내의 주어진 시간점을 표시하는 신호를 저장한다. 주어진 시간점은 계산된 상관값 파워가 첨두로 되게하는 순간과 일치한다. 주어진 시간점은 예를 들어 샘플 순번 번호 "5"에 대응한다(제3, 4, 5 및 6도 참조).
메모리(32)는 카운터(31)에 연결된다. 메모리(32)는 카운터(31)에게 1-심벌 시간 간격내의 주어진 시간점을 통지한다. 디코더(35)뒤에는 카운터(31)가 따른다.
제9도는 에러 억제회로(18)에서 선택기(23)의 출력신호에 의해 표시되는 계산된 상관값 파워의 시간 영역 변화의 예를 도시한다. 제9도의 시간 영역 변화는 1-프레임 간격(1-심벌 간격)동안 주어진 패턴신호 수신에 응답해서 발생한다.
제9도를 참고해서, 샘플 순서 번호 "5"의 순간에, 계산된 상관값 파워는 설정된 임계값을 초과하여 비교기(25)의 출력신호의 논리상태가 변화한다. 비교기(25)의 출력신호에서 상기 변화는 카운터(31)로 하여금 1-심벌 시간 간격내의 주어진 시간점의 신호로써 부하되어지도록 한다. 그럼으로써, 카운터(31)에 의해 구비된 샘플 펄스 카운트 번호는 1-심벌 시간 간격내의 주어진 시간점에 대응해서 세트된다. 그러므로, 1-심벌시간 간격내의 측정된 시간점으 측정이 수행된다. 그후, 카운터(31)의 출력신호에 의해 표시되는 샘플펄스 카운트번호는 샘플 클럭 신호의 모든 펄스에 응답해서 주어진 시간점의 번호로부터 변화한다. 디코더(35)는 카운터(31)의 출력신호를 수신하고, 카운터(31)의 출력신호를 알맞은 시간 표시 신호로 디코드한다. 디코더(35)는 상관 회로(6) 및 에러 억제회로(18)에 시간표시 신호를 출력한다.
예를 들어, 샘플펄스 카운트번호의 변화는 1-심벌 시간 간격을 구성하는 1-샘플 시간 간격수(예를 들어, 10개의 1-샘플 시간 간격)에 대응하는 사이클을 갖는다. 상기 경우에, 카운터(31)의 출력신호 또는 디코더(35)의 출력신호는 샘플 순번번호 "0", "1", "2", "3", "4", "5", "6", "7", "8", 및 "9"중에 순차적 및 순환적으로 변화하는 1-심벌 시간 간격내의 시간점을 표시한다(제3, 4, 5, 6, 및 9도 참조).
[제4실시예]
제10도는 이하에서 설명된 부가적인 구성을 제외하고는 제8도의 실시예와 비숫한 본 발명의 제4실시예를 도시한다. 제10도의 실시예는 스위치(37)를 포함한다. 스위치(37)는 상관회로(6)에서 계산기(16)의 출력신호중 하나를 선택하고 에러 억제회로(18)에서 선택기(23)의 출력신호를 선택하고, 선택된 신호를 비교기(25)에 전송한다. 스위치(37)는 비교기(25)의 출력신호에 응답한다.
일반적으로, 스위치(37)는 선택기(23)의 출력신호를 선택하고 동일한 것을 비교기(25)에 전송한다. 선택기(23)의 출력신호에 의해 표시되는 계산된 상관값 파워가 설정된 임계값을 초과할 때, 비교기(25)의 출력신호의 논리상태가 변화한다. 비교기(25)의 출력신호에서 상기 변화는 스위치(37)로 하여금 선택기(23)의 출력신호보다 오히려 계산기(17)의 출력신호를 선택하는 것을 가능하게 한다. 그러므로, 심벌 동기가 획득되어진후, 에러 억제회로(18)는 심벌 동기과정에서 동작하지 못하도록 된다.
심벌동기가 되지 않을 때 또는 통신이 새로운 주파수 채널로 변화될 때, 스위치(37)는 선택기(23)의 출력신호를 다시 선택하기 위해 변화된다. 상기 경우에, 에러 억제회로(18)는 재시동하여 효과적으로 동작한다.

Claims (7)

  1. 설정된 신호를 발생하는 제1수단과; 모든 샘플 간격에 대해 상기 제1수단에 의해 발생되는 상기 설정된 신호 및 수신된 신호간의 상관값을 검출하는 제2수단과; 연속 심벌 간격 각각에서 같은 신간위치의 샘플 간격에 대해 상기 제2수단에 의해 검출된 상관값중에서 상관값을 선택하는 제3수단을 구비하며, 상기 제3수단에서 상기 제3수단에 의해 선택된 상관값이 상관값을 크기에 따라 배열하는 순번에 관해서 설정된 순번 번호를 갖는 것을 특징으로 하는 디지털 통신용 동기장치.
  2. 설정된 신호를 발생하는 제1수단과; 모든 샘플 간격에 대해 상기 제1수단에 의해 발생되는 상기 설정된 신호 및 수신된 신호간의 상관값을 검출하는 제2수단과; 연속 심벌 간격 각각에서 같은 시간위치의 샘플 간격에 대해 상기 제2수단에 의해 검출된 상관값중에서 상관값을 선택하는 제3수단과; 설정된 임계값을 표시하는 기준신호를 발생하는 제4수단과; 상기 제3수단에 의해 선택된 상관값을 기준신호에 의해 표시된 임계값과 비교하는 제5수단을 구비하며, 상기 제3수단에서 상기 제3수단에 의해 선택된 상관값이 상관값을 크기에 따라 배열하는 순번에 관해서 주어진 순번 번호를 갖는 것을 특징으로 하는 디지털 통신용 동기장치.
  3. 설정된 신호를 발생하는 제1수단과; 모든 샘플 간격에 대해 상기 제1수단에 의해 발생되는 상기 설정된 신호 및 수신된 신호간의 상관값을 검출하는 제2수단과; 연속 심벌 간격 각각에서 같은 시간위치의 샘플 간격에 대해 상기 제2수단에 의해 검출된 상관값중에서 상관값을 선택하는 제3수단과; 설정된 임계값을 표시하는 기준 신호를 발생하는 제4수단과; 제3수단에 의해 선택된 상관값을 기준신호에 의해 표시된 임계값과 비교하는 제5수단과; 모든 샘플 간격에 대해 갱신되는 시간을 표시하는 시간 신호를 발생하는 제6수단과; 제5수단에 의한 비교결과에 응답해서 시간 신호에 의해 표시된 시간을 측정하는 제7수단을 구비하며, 상기 제3수단에서 상기 제3수단에 의해 선택된 상관값이 상관값을 크기에 따라 배열하는 순번에 관해서 주어진 순번 번호를 갖는 것을 특징으로 하는 디지털 통신용 동기장치.
  4. 설정된 신호를 발생하는 제1수단과; 모든 샘플 간격에 대해 상기 제1수단에 의해 발생되는 상기 설정된 신호 및 수신된 신호간의 상관값을 검출하는 제2수단과; 연속 심벌 간격 각각에서 같은 시간위치의 샘플 간격에 대해 상기 제2수단에 의해 검출된 상관값중에서 상관값을 선택하는 제3수단과; 설정된 임계값을 표시하는 기준신호를 발생하는 제4수단과; 제3수단에 의해 선택된 상관값을 기준신호에 의해 표시된 임계값과 비교하는 제5수단과; 상기 제3수단으로 하여금 제5수단에 의한 비교결과에 응답해서 효과적으로 동작하지 못하도록하는 제6수단을 구비하며, 상기 제3수단에서 상기 제3수단에 의해 선택된 상관값이 상관값을 크기에 따라 배열하는 순번에 관해서 주어진 순번 번호를 갖는 것을 특징으로 하는 디지털 통신용 동기장치.
  5. 제1항에 있어서, 상기 제3수단이 주어진 다수의 연속 심벌 간격에서 같은 시간위치의 샘플 간격에 대해 제2수단에 의해 검출된 상관값중에서 두번째 최대 상관값을 선택하는 수단을 구비하는 것을 특징으로 하는 디지털 통신용 동기장치.
  6. 제1항에 있어서, 상기 제3수단이 주어진 다수의 연속 심벌 간격에서 같은 시간위치의 샘플 간격에 대해 제2수단에 의해 검출되는 최대 상관값을 제외한 상관값중에서 상관값을 선택하는 수단을 구비하는 것을 특징으로 하는 디지털 통신용동기장치.
  7. 제1항에 있어서, 다수의 연속 심벌간격이 설정되는 것을 특징으로 하는 디지털 통신용 동기장치.
KR1019960073692A 1995-12-30 1996-12-27 디지탈 통신용 동기장치 KR100234931B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP95-353782 1995-12-30
JP35378295A JP3160517B2 (ja) 1995-12-30 1995-12-30 同期装置

Publications (1)

Publication Number Publication Date
KR100234931B1 true KR100234931B1 (ko) 1999-12-15

Family

ID=18433187

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1019960073692A KR100234931B1 (ko) 1995-12-30 1996-12-27 디지탈 통신용 동기장치
KR1019960073692A KR970056161A (ko) 1995-12-30 1996-12-27 디지탈 통신용 동기장치

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1019960073692A KR970056161A (ko) 1995-12-30 1996-12-27 디지탈 통신용 동기장치

Country Status (5)

Country Link
US (1) US5802121A (ko)
EP (1) EP0782295A3 (ko)
JP (1) JP3160517B2 (ko)
KR (2) KR100234931B1 (ko)
CN (1) CN1081860C (ko)

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI101658B (fi) 1996-12-12 1998-07-31 Nokia Telecommunications Oy Vastaanottomenetelmä ja vastaanotin
US6144691A (en) * 1997-09-30 2000-11-07 Nokia Mobile Phones Limited Method and apparatus for synchronizing to a direct sequence spread spectrum signal
DE19832850A1 (de) * 1998-07-21 2000-02-10 Siemens Ag Akquisitionsverfahren und Vorrichtung zur Durchführung des Verfahrens
US6493405B1 (en) * 1999-03-02 2002-12-10 Harris Corporation Correlator having enhanced memory for reference and input data
JP3930187B2 (ja) 1999-03-03 2007-06-13 株式会社日立コミュニケーションテクノロジー 同期制御方法、受信機、基地局及び移動端末
JP2001061176A (ja) * 1999-08-20 2001-03-06 Pioneer Electronic Corp 通信装置
US6765623B1 (en) * 2000-04-18 2004-07-20 Conexant Systems, Inc. Method and apparatus for correcting phase imbalance in received in-phase and quadrature signals
US6799193B2 (en) * 2000-12-15 2004-09-28 Maxim Integrated Products, Inc. Fully digital symbol synchronization technique
ES2269706T3 (es) * 2001-06-18 2007-04-01 Koninklijke Philips Electronics N.V. Deteccion de picos con filtro adaptado.
US7136436B2 (en) 2001-11-28 2006-11-14 Texas Instruments Incorporated Boundary detection using multiple correlations
US20030099314A1 (en) * 2001-11-28 2003-05-29 Srikanth Gummadi Boundary detection using multiple correlations
KR100474720B1 (ko) * 2002-05-11 2005-03-08 삼성전자주식회사 패킷 데이터 서비스를 위한 코드분할다중접속이동통신시스템에서 이동국을 위한 디스크램블링 장치 및방법
KR100521135B1 (ko) * 2003-12-26 2005-10-12 삼성전자주식회사 직교 주파수 분할 다중 접속 시스템의 상향 링크 레인징시스템 및 레인징 방법
JP4570557B2 (ja) * 2005-12-13 2010-10-27 パナソニック株式会社 無線通信装置及び同期獲得方法
CN114465688B (zh) * 2021-10-27 2023-05-16 国芯科技(广州)有限公司 一种缩短校准与同步总时长的帧同步***

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5408504A (en) * 1992-12-30 1995-04-18 Nokia Mobile Phones Symbol and frame synchronization in a TDMA system

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4414676A (en) * 1981-03-31 1983-11-08 Motorola, Inc. Signal synchronization system
GB2206267B (en) * 1987-06-24 1991-09-25 Plessey Co Plc Novel correlator for synchronisation detection
US5276706A (en) * 1992-05-20 1994-01-04 Hughes Aircraft Company System and method for minimizing frequency offsets between digital communication stations
US5237587A (en) * 1992-11-20 1993-08-17 Magnavox Electronic Systems Company Pseudo-noise modem and related digital correlation method
JP2689890B2 (ja) * 1993-12-30 1997-12-10 日本電気株式会社 スペクトラム拡散受信機
JP3097443B2 (ja) * 1994-02-28 2000-10-10 ケイディディ株式会社 ユニークワード検出方法
JP2943839B2 (ja) * 1994-03-08 1999-08-30 国際電気株式会社 等化器用フレーム同期回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5408504A (en) * 1992-12-30 1995-04-18 Nokia Mobile Phones Symbol and frame synchronization in a TDMA system

Also Published As

Publication number Publication date
JP3160517B2 (ja) 2001-04-25
US5802121A (en) 1998-09-01
CN1160955A (zh) 1997-10-01
JPH09186734A (ja) 1997-07-15
EP0782295A2 (en) 1997-07-02
EP0782295A3 (en) 1999-08-25
KR970056161A (ko) 1997-07-31
CN1081860C (zh) 2002-03-27

Similar Documents

Publication Publication Date Title
KR100234931B1 (ko) 디지탈 통신용 동기장치
EP0701333B1 (en) Synchronisation method and apparatus for a direct sequence spread spectrum communications system
RU2144733C1 (ru) Пакет канала сигнализации для системы связи с опорным сигналом, модулированным по закону, зависящему от времени
KR102422082B1 (ko) 동시 멀티 라디오 수신기
US6999406B2 (en) Reception synchronization apparatus and demodulating apparatus using the same
EP0798870A2 (en) Receiving apparatus for spectrum spread system
KR970003966B1 (ko) 윈도우필터를 이용한 직접확산통신시스템의 수신기
JP4720658B2 (ja) 同期検出回路およびマルチモード無線通信装置
JP4323229B2 (ja) 受信データ再生装置およびその周波数調整方法
JP3204224B2 (ja) Ｄｃオフセットのキャンセルとキャリア検出しきい値測定機能を備えた受信機とその制御方法
US5978411A (en) Synchronizer for receiver of spread spectrum communication apparatus
JP4842159B2 (ja) フレーム同期装置、ｏｆｄｍ送受信装置及びフレーム同期方法
JP2005086567A (ja) 通信システム、送信局及び受信局
KR19980081748A (ko) 씨디엠에이 수신기
JP3262219B2 (ja) 無線通信装置及びその同期引き込み方法
KR100759797B1 (ko) 통신 신호의 모드 및 프레임 동기를 구하는 방법 및 그장치
US9876633B2 (en) Method for the radio communication of digital data in a noisy environment
JP2003134098A (ja) シリアル受信装置
JP2005176234A (ja) 同期ワード検出回路及びベースバンド信号受信回路
US5363438A (en) Selective ringing receiving device and method
JP3686547B2 (ja) 受信装置
JP2005064983A (ja) スペクトラム拡散信号受信装置
JP2006020274A (ja) 通信システム
KR100386558B1 (ko) 데이터 전송 속도의 고속 검출 방법
JP4032929B2 (ja) フレーム同期方法および装置