KR100233707B1 - 듀얼 게이트 씨모오스 트랜지스터의 제조방법 - Google Patents

듀얼 게이트 씨모오스 트랜지스터의 제조방법 Download PDF

Info

Publication number
KR100233707B1
KR100233707B1 KR1019960048881A KR19960048881A KR100233707B1 KR 100233707 B1 KR100233707 B1 KR 100233707B1 KR 1019960048881 A KR1019960048881 A KR 1019960048881A KR 19960048881 A KR19960048881 A KR 19960048881A KR 100233707 B1 KR100233707 B1 KR 100233707B1
Authority
KR
South Korea
Prior art keywords
gate
ion implantation
forming
film
source
Prior art date
Application number
KR1019960048881A
Other languages
English (en)
Other versions
KR19980029591A (ko
Inventor
박용
Original Assignee
윤종용
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윤종용, 삼성전자주식회사 filed Critical 윤종용
Priority to KR1019960048881A priority Critical patent/KR100233707B1/ko
Publication of KR19980029591A publication Critical patent/KR19980029591A/ko
Application granted granted Critical
Publication of KR100233707B1 publication Critical patent/KR100233707B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823828—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
    • H01L21/823835—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes silicided or salicided gate conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/8238—Complementary field-effect transistors, e.g. CMOS
    • H01L21/823814—Complementary field-effect transistors, e.g. CMOS with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

듀얼 게이트 씨모오스 트랜지스터의 제조방법이 개시된다. 개시된 듀얼 게이트 씨모오스 트랜지스터의 제조방법은, 게이트 도전층을 기판상의 게이트 절연막을 통해 형성한 후 그 위에 일정한 두께의 버퍼막을 이온주입 고에너지의 보호막으로서 도포하고 사진식각공정으로 게이트 패터닝을 행하는 단계와, 상기한 결과물에 제1또는 제2도전형의 이온을 저농도로 주입하여 소오스 및 드레인 영역의 얕은 이온주입을 수행하는 단계와, 상기 결과물에 측벽 스페이서를 형성하는 단계와, 상기 결과물에 제1또는 제2도전형의 이온을 고농도로 주입하여 상기 소오스 및 드레인 영역의 깊은 이온주입을 수행하는 단계와, 상기 버퍼막을 제거 후 실리사이드를 형성하는 단계를 가짐을 특징으로 한다.

Description

듀얼 게이트 씨모오스 트랜지스터의 제조방법{METHOD OF MANUFACTURING DUAL-GATE CMOS TRANSISTOR}
본 발명은 반도체 소자의 제조방법에 관한 것으로, 특히 듀얼 게이트 씨모오스 트랜지스터의 제조방법에 관한 것이다.
종래의 피모오스 트랜지스터(PMOS TR)의 게이트는 엔형(N-Type)으로 도핑된 게이트 재질을 사용하였다. 이는 매몰 채널(Buried Channel)이기 때문에 단채널 효과의 특성이 우수한 때문이었다. 그러나, 낮은 드레쉬홀드 전압 특성을 요구하는 저전압 동작제품에서는 피모오스 트랜지스터의 게이트 재질의 도핑을 고농도의 피형으로 하거나 폴리실리콘에 고농도의 피형 임플란테이션(주입)을 실시하여 피형의 폴리실리콘을 게이트로 사용함으로서 표면 채널을 만들 수 가 있다. 여기에다 최근의 기술동향은 저전압 동작과 고속의 동작을 요구하므로 엔형 폴리 또는 피형 폴리를 트랜지스터의 게이트재질로 사용하는 것 보다는 WSix + poly와 같은 폴리 사이드 게이트를 사용하거나 티타늄 실리사이드 폴리 게이트를 사용하여 기생 저항값을 낮추어 주는 방식으로 상기한 추세에 부응하고 있다. 하지만, 듀얼 게이트 씨모오스 기술과 티타늄 실리사이드 기술을 함께 구현시 얕은 접합에 티타늄 실리사이드를 만들어야 하므로 접합의 누수가 많은 단점이 생긴다. 왜냐하면, 듀얼 게이트 피모오스 트랜지스터의 게이트를 도핑시 일반적으로 제조방법이 손쉬운 이온주입을 통해 도핑을 한다. 이 경우에 주입되는 보론이 게이트 옥사이드를 관통하면 트랜지스터의 드레쉬홀드 값이 변화되거나 신뢰성이 저하되므로 이를 방지하고자 이온 주입 에너지를 작게하기 때문이다. 통상적으로 게이트에 이온을 주입시 소오스와 드레인 영역에도 함께 이온주입을 하게 되고 이 경우에 상기한 바와 같이 게이트 산화막의 오염을 막기 위한 낮은 에너지의 이온주입에 기인하여 소오스와 드레인의 접합이 얕게 형성됨으로써 후속의 공정인 티타늄 실리사이데이션 공정에 의해 실리사이드와 접합간의 거리가 작아진다. 이 때문에 트랜지스터의 누설전류가 증가하게 된는 문제가 있다. 접합 리키지가 안전한 수준이 되도록 하기 위해서는 실리사이드가 형성된 지점으로 부터 접합의 깊이를 0.15내지 0.17마이크론 미터정도로 해주어야 한다. 그러나, 도 1에 도시된 바와 같은 트랜지스터의 제조에 있어서는 트랜지스터의 특성저하를 막기 위해 이온의 주입시 이온 주입 에너지를 줄임으로써 접합의 깊이가 얕아져 상기한 바와 같이 실리사이드로 인한 누설전류의 증가 문제를 유발한다.
상술한 바와 같이 종래에는 이온 주입 에너지를 줄임으로써 누설전류가 증가되는 문제가 있었다.
본 발명의 목적은 상기한 종래의 문제점을 해소할 수 있는 반도체 소자의 제조방법을 제공함에 있다.
본 발명의 다른 목적은 누설전류를 억제할 수 있는 듀얼 게이트 씨모오스 트랜지스터의 제조방법을 제공함에 있다.
상기의 목적들을 달성하기 위한 본 발명에 따른 제조방법은, 듀얼 게이트 씨모오스 트랜지스터의 제조방법에 있어서; 게이트 도전층을 기판상의 게이트 절연막을 통해 형성한 후 그 위에 절연막을 이용한 일정 두께의 버퍼막을 이온주입 고에너지의 보호막으로서 도포하고 사진식각공정으로 게이트 패터닝을 행하는 단계와, 상기한 결과물에 제1또는 제2도전형의 이온을 저농도로 주입하여 소오스 및 드레인 영역의 얕은 이온주입을 수행하는 단계와, 상기 결과물에 측벽 스페이서를 형성하는 단계와, 상기 결과물에 제1또는 제2도전형의 이온을 고농도로 주입하여 상기 소오스 및 드레인 영역의 깊은 이온주입을 수행하는 단계와, 상기 버퍼막을 제거 후 실리사이드를 형성하는 단계를 가짐을 특징으로 한다. 이에 따라 게이트 폴리내로의 보론 주입거리를 조절하면서 소오스 드레인 영역의 접합을 표면의 실리사이드로부터 깊게 할 수 있어 누설전류를 줄이는 이점이 있다.
도 1은 일반적인 듀얼 게이트 씨모오스 트랜지스터의 공정 단면도.
도 2내지 도 9는 본 발명에 따른 듀얼 게이트 씨모오스 트랜지스터의 제조순서를 보여주는 공정 단면도.
이하 본 발명에 따른 바람직한 실시예가 첨부된 도면을 참조하여 상세히 설명되어질 것이다.
도 2내지 도 9에는 본 발명에 따른 듀얼 게이트 씨모오스 트랜지스터의 제조순서를 보여주는 공정 단면도가 나타나 있다.
도 2를 참조하면, 실리콘 재질의 기판 10상에 게이트 산화막 20을 형성한 후 그 위에 폴리 실리콘 층 30을 게이트로서 적층하고 그 위에 산화막 또는 질화막 40을 이온주입 고에너지에 대한 보호절연막으로서 적층하는 것이 보여진다. 도 3에서는 도 1의 절연막 40상에 포토 레지스트 42를 덮어, 사진공정을 행함으로써 도 4와 같이 게이트 패터닝을 수행한다. 여기서, 상기 절연막 40의 두께는 피모오스 트랜지스터의 소오스/드레인이 되는 채널영역의 접합깊이의 주입거리 Rp와 게이트 폴리 내에서의 주입거리Rp를 같이 고려하여 보론이온이 상기 게이트 산화막 20을 관통하지 않을 정도의 두께로 한다. 즉, 버퍼의 역할을 하도록 하기 위해 수백 옹그스트롱 정도로 형성하는 것이다. 도 5에서는 기판 10내의 트랜지스터의 소오스 및 드레인이 형성될 부분 12,14에 피형의 이온을 1E11-9E14 ea/cm2의 저농도로 도핑한다. 이 경우에 이온은 BF2이다. 도 5의 결과물을 얻고나서 전면에 산화막 또는 질화막을 형성하고 전면 에치백을 수행하여 도 6에서와 같이 게이트 폴리 30의 양측벽에 스페이서 50를 형성한다. 도 7에서는 상기 도 6의 결과물의 상기 소오스 및 드레인 영역 12,14 및 절연막 40상에 피형이온을 1E14-9E15 ea/cm2고농도로 주입하여 영역 16,18을 형성한다. 여기서, 상기 이온주입에 의해 게이트 폴리층 30은 고농도의 피형 도전층으로 전기적 특성이 변화된다. 이 경우에 상기 절연막 40이 보호막의 구실을 하므로 이온의 주입 에너지를 크게할 수가 있는 것이다. 통상적인 경우에 주입되는 보론이 게이트 옥사이드를 관통하면 트랜지스터의 드레쉬홀드 값이 변화되거나 신뢰성이 저하되므로 이를 방지하고자 이온 주입 에너지를 작게하였다. 따라서, 종래에는 낮은 에너지의 이온주입에 기인하여 소오스와 드레인의 접합이 얕게 형성됨으로써 후속의 공정인 티타늄 실리사이데이션 공정에 의해 실리사이드와 접합간의 거리가 작아진다. 이 때문에 트랜지스터의 누설전류가 증가하게 되는 문제가 있게 된 것이다. 그러나 본 실시예의 경우에는 상기 절연막 40이 보호막의 구실을 하므로 그러한 문제가 해결되는 것이다.
도 8에서는 도 7의 공정의 수행 후 상기 절연막 40을 습식식각 등의 식각을 통해 상기 절연막 40을 제거하는 것이 나타난다. 도 9는 상기 제거된 절연막 40자리에 실리사이드 형성을 위해 티타늄 또는 코발트 막 45을 형성하는 것을 나타낸 것이다.
상술한 바와 같이 본 발명에 의하면, 누설전류가 억제되는 듀얼 게이트 씨모오스 트랜지스터를 제공하는 효과가 있다.

Claims (2)

  1. 듀얼 게이트 씨모오스 트랜지스터의 제조방법에 있어서:
    게이트 도전층을 기판상의 게이트 절연막을 통해 형성한 후, 그 위에 절연막을 이용한 일정 두께의 버퍼막을 이온주입 고에너지의 보호막으로서 도포하고 사진식각공정으로 게이트 패터닝을 행하는 단계와;
    상기한 결과물에 제1또는 제2도전형의 이온을 저농도로 주입하여 소오스 및 드레인 영역의 얕은 이온주입을 수행하는 단계와;
    상기 결과물에 측벽 스페이서를 형성하는 단계와;
    상기 결과물에 제1또는 제2도전형의 이온을 고농도로 주입하여 상기 소오스 및 드레인 영역의 깊은 이온주입을 수행하는 단계와;
    상기 버퍼막을 제거 후 실리사이드를 형성하는 단계를 가짐을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 버퍼막은 산화막 또는 질화막임을 특징으로 하는 방법.
KR1019960048881A 1996-10-26 1996-10-26 듀얼 게이트 씨모오스 트랜지스터의 제조방법 KR100233707B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960048881A KR100233707B1 (ko) 1996-10-26 1996-10-26 듀얼 게이트 씨모오스 트랜지스터의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960048881A KR100233707B1 (ko) 1996-10-26 1996-10-26 듀얼 게이트 씨모오스 트랜지스터의 제조방법

Publications (2)

Publication Number Publication Date
KR19980029591A KR19980029591A (ko) 1998-07-25
KR100233707B1 true KR100233707B1 (ko) 1999-12-01

Family

ID=19479143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960048881A KR100233707B1 (ko) 1996-10-26 1996-10-26 듀얼 게이트 씨모오스 트랜지스터의 제조방법

Country Status (1)

Country Link
KR (1) KR100233707B1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6566181B2 (en) * 1999-02-26 2003-05-20 Agere Systems Inc. Process for the fabrication of dual gate structures for CMOS devices
KR100356822B1 (ko) * 2001-01-09 2002-10-18 주식회사 하이닉스반도체 반도체장치의 제조방법
KR100866119B1 (ko) * 2001-12-22 2008-10-31 주식회사 하이닉스반도체 듀얼 게이트 전극 형성방법

Also Published As

Publication number Publication date
KR19980029591A (ko) 1998-07-25

Similar Documents

Publication Publication Date Title
US5719425A (en) Multiple implant lightly doped drain (MILDD) field effect transistor
KR100261170B1 (ko) 반도체소자 및 그 제조방법
KR100205320B1 (ko) 모스펫 및 그 제조방법
JP2897004B2 (ja) Ｃｍｏｓｆｅｔ製造方法
EP0465045B1 (en) Method of field effect transistor fabrication for integrated circuits
US5716866A (en) Method of forming a semiconductor device
US6709939B2 (en) Method for fabricating semiconductor device
JPH10200110A (ja) 半導体装置及びその製造方法
US20040041170A1 (en) Low dose super deep source/drain implant
US20010002058A1 (en) Semiconductor apparatus and method of manufacture
US6207482B1 (en) Integration method for deep sub-micron dual gate transistor design
US6586296B1 (en) Method of doping wells, channels, and gates of dual gate CMOS technology with reduced number of masks
KR100248506B1 (ko) 트랜지스터의 특성 개선을 위한 반도체 장치 제조 방법
US6200836B1 (en) Using oxide junction to cut off sub-threshold leakage in CMOS devices
JPH07122657A (ja) 半導体メモリとその製法
KR100596444B1 (ko) 반도체 소자 및 그의 제조방법
US6333220B1 (en) Method and apparatus for providing low-GIDL dual workfunction gate doping with borderless diffusion contact
KR100233707B1 (ko) 듀얼 게이트 씨모오스 트랜지스터의 제조방법
US6146953A (en) Fabrication method for mosfet device
US6635946B2 (en) Semiconductor device with trench isolation structure
KR100282453B1 (ko) 반도체 소자 및 그 제조방법
KR20050107885A (ko) 반도체 소자 및 그 제조방법
KR20020027772A (ko) 듀얼 게이트형 모스 트랜지스터 제조방법
KR100311177B1 (ko) 반도체장치의 제조방법
KR100459930B1 (ko) 부분적으로 셀프 얼라인 된 살리사이드 콘택 형성 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20070903

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee