KR100233464B1 - 고밀도 다기능의 적층형 전자세라믹 부품의 제조 방법 - Google Patents

Abstract

본 발명은 저항, 캐패시턴스 및 인덕턴스 성분을 갖는 다층 세라믹 부품을 일체화시키는 고밀도 다기능의 적층형 전자세라믹 부품의 제조 방법을 제공하는 것을 목적으로 한다. 본 발명의 고밀도 다기능의 적층형 전자세라믹 부품의 제조 방법은 물질 특성이 서로 상이한 다층 세라믹 부품들을 전도성 페이스트 및 비전도성 페이스트를 이용하여 열처리 공정으로 일체화시키되, 다층 세라믹 부품들을 결합시키기 위하여 상기 다층 세라믹 부품의 상부 표면둘레에 인쇄하는 비전도성 페이스트 내에 가스 방출구가 구비되도록 인쇄하여 소결공정중에 페이스트에서 발생하는 가스를 적층 세라믹 부품의 외부로 방출되도록 함으로써 다층 세라믹 부품들간의 치밀한 접합효과를 얻을 수 있다.

Description

고밀도 다기능의 적층형 전자세라믹 부품의 제조 방법

본 발명은 세라빅 전자 부품의 제조 방법에 관한 것으로, 보다 상세하게는, 하나의 부품내에 저항, 캐패시턴스 및 인덕턴스 성분을 내장시킨 고밀도 다기능의 적층형 전자세라믹 부품의 제조방법에 관한 것이다.

일반적으로, 전기회로를 구성하기 위해서는 기판상의 소정의 목적에 따라 전도성 회로 패턴을 형성하여 신호전달을 하며, 이때, 원하는 회로 특성값을 얻기 위해서 저항(R), 캐패시턴스(C) 및 인덕턴스(L) 성분들을 추가적으로 첨가한다.

종래에는, 상기와 같은 성분들을 기판상에 개별적으로 부착시키는 방법을 채택하였으나, 최근에는 전자부품의 경박단소화가 요구됨에 따라 하나의 부품내에 상기 성분들을 내장시키는 다층 전자 부품의 제조 방법이 연구 및 개발되고 있다. 또한, 상기 성분들을 내장된 다층 전자 부품들을 제조하기 위한 재료로서, 종래에는 플라스틱이 주로 사용되었지만, 최근에는 플라스틱에 비해 기밀성 및 균열성이 우수하고, 높은 전기적 특성을 발현할 수 있는 세라믹 재료가 개발됨으로써 많은 다층 전자 부품이 세라믹으로 대체되고 있다.

그러나, 저항, 캐패시턴스 및 인덕턴스 특성을 갖는 세라믹 기판들을 일체화 시키기 위해서, 각각의 특성을 갖는 세라믹 기판들을 적층시킨 후에 적층된 세라믹 기판들 자체를 열처리 공정에 의해 일체화시키는 방법을 착안할 수 있으나, 이것은, 세라믹 기판들 자체의 물질 성분이 서로 상이하기 때문에 각 물질 성분마다의 소성온도 및 수축율의 전도가 다르게 됨으로써, 열처리 공정에 의하여 일체화된 제품에 균열 및 휨이 발생되는 문제점이 있으며, 이로 인하여, 원하는 전기적 특성을 얻을 수 없게 되는 문제점이 발생할 수 있다. 따라서, 현재에는 위에 언급된 기술은 착상에 불과하고 실용화 되지 못하고 있다.

또한, 상기와 같은 문제점을 해결하기 위해서 세라믹 및 도체 자체의 물질개선에 대한 연구가 진행중에 있으나, 저항, 캐패시턴스 및 인덕턴스의 특성을 모두 갖는 다층 세라믹 부품은 아직까지 제조가 어려운 실정에 있다.

한편, 최근에는 적층 세라믹 부품 제조시에 일체화를 간단하게 구현할 수 있는 방법이 제시되었다. 즉, 절연체, 유전체 및 자성체 특성을 나타낼수 있는 각각의 다층 세라믹 부품들을 별도로 제조한 후에 이들 다층 세라믹 부붚들을 전도성 페이스트 및 비전도성 페이스트를 이용하여 일체화시킴으로써 원하는 회로 특성값을 손쉽게 얻는 방법이다.

제1(a)도 내지 제1(d)도는 상기와 같은 절연체, 유전체 및 자성체 특성을 나타내는 다층 세라믹 부품들을 전도성 및 비전도성 페이스트를 사용하여 일체화시킨 종래 기술에 따른 고밀도 다기능의 적층형 전자세라믹 부품의 제조 방법을 설명하기 위한 도면이다.

제1(a)도는 절연체 특성을 나타내는 다층 세라믹 부품의 제조 방법을 설명하기 위한 도면으로, 세라믹층들(1)을 적층시킨 후, 동시소성 공정을 통해 상기 세라믹층(1)들을 일체화시켜 저항 특성을 나타내는 다층 세라믹 부품(10)을 제조한다. 여기서, 각각의 세라믹층(1) 상부 표면에는 전도성 회로패턴이 구비되어 있으며, 그 내부에는 비아(Via)회로 패턴이 구비되어 있기 때문에 각 세라믹층(1)들은 전기적으로 도통된다.

또한, 상기와 같은 절연체 특성을 나타내는 다층 세라믹 부품(10)의 제조시에 양산성 문제를 고려하여 절단선(2)에 의해 구획된 9개 이상의 단위 세라믹 유닛을 동시에 제조하며, 최상부 세라믹층(1) 상에는 이후의 적층 세라믹 부품에서의 입·출력 단자의 역할을 하는 비아회로패턴(3)이 노출된다.

제1(b)도는 유전체 특성을 나타내는 다층 세라믹 부품의 제조 방법을 설명하기 위한 도면으로, 절연체 특성을 나타내는 다층 세라믹 부품(10)과 마찬가지로 양산성을 위해 절단선(도시되지 않음)에 의해 구획되는 9개 이상의 단위 세라믹 유닛을 동시에 제조하며, 표면상에 회로패턴이 구비되고, 그 내부에는 비아회로패턴이 구비된 각 세라믹층들(11)을 동시소성 공정을 통해 일체화시킨다.

또한, 유전체 특성을 나타내는 다층 세라믹 부품(20)의 제조시에 절연체 특성을 나타내는 다층 세라믹 부품(10)과의 전기적 접속을 위해 노출된 최상부 세라믹층(11)으 비아회로패턴 상에는 전도성 페이스트(12)를 인쇄하고, 절단선상에는 상기 절연체 특성을 나타내는 다층 세라믹 부품(10)과의 결합을 위해 비전도성의 유리 페이스트(13) 또는, 저온 소결용 페이스트를 인쇄한다.

제1(c)도는 자성체의 특성을 나타내는 다층 세라믹 부품의 제조 방법을 설명하기 위한 도면으로, 전술된 절연체 및 유전체 특성을 나타내는 다층 세라믹 부품(10, 20)들의 제조 방법과 마찬가지로 양산성을 위해 절단선에 의해 구획되는 9개이상의 단위 세라믹 유닛을 동시소성 공정을 통하여 동시에 제조한다. 여기서, 각세라믹층들(21)은 그 표면에 회로패턴이 구비되며, 최하부 세라믹층을 제외한 나머지 세라믹층들의 내부에는 비아회로패턴이 형성되고, 이러한 비아회로패턴을 통해 각 세라믹층들은 전기적으로 도통된다.

또한,최상부 세라믹층의 상부 표면에 노출된 비아회로패턴 상에는 유전체 특성을 나타내는 다층 세라믹 부품과의 전기적 접속을 위해 전도성 페이스트(22)를 형성하며, 절단선상에는 비전도성의 유리 페이스트(23) 또는 저온 소결용 페이스트를 인쇄한다. 이때, 전도성 및 비전도성 페이스트는 전술된 절연체 특성을 나타내는 다층 세라믹 부품과 유전체 특성을 나타내는 다층 세라믹 부품과의 결합에서 사용된 전도성 및 비전도성 페이스트와 동일한 것을 사용한다.

제1(d)도는 상기와 같이 제조된 절연체, 유전체 및 자성체 특성을 나타내는 각 각각의 다층 세라믹 부품들을 일체화시킨 도면으로서, 각각의 다층 세라믹 부품들(10, 20, 30)을 그들의 절단선이 서로 정렬로 대응하도록 적층시킨 후, 열처리 공정을 실시하여 일체화시켜 고밀도 다기능의 적층형 전자세라믹 부품을 제조한다. 이때, 각 다층 세라믹 부품들(10, 20, 30)은 유리 페이스트의 소결에 의해 결합되고, 전도성 페이스트의 소결에 의해 비아회로패턴들이 전기적으로 도통된다. 한편, 열처리 공정은 각각의 특성을 나타내는 다층 세라믹 부품들(10, 20, 30)의 제조 공정의 소결 온도보다 낮은 온도에서 실시하여 전기적 특성에 영향을 미치지 않도록 한다.

한편, 각층의 세라믹 부품은 그의 표면상 또는 그의 내부에 필요에 따라 R회로, L회로, C회로, RC회로, RL회로, LC회로, RLC회로, IC칩으로 이루어진 군에서 선택된 적어도 하나 이상의 것을 첨가시킬 수 있다. 또한, 열처리 공정시 다층 세라믹 부품들(10, 20, 30)간의 접착력을 향상시키기 위하여 일정 하중을 가하면서 실시 하는 것이 바람직하다.

그러나, 상기와 같은 종래 기술은 절연체, 유전체 및 자성체 특성을 나타내는 각각의 다층 세라믹 부품들을 일체화 시키기위한 열처리 공정시에 전도성 페이스트 및 유리 페이스트가 존재하는 부분에서 생성되는 가스가 적층 세라믹 부품의 내부에 고립되거나 페이스트내에 버블(Bubble) 등으로 존재함에 따라, 각 다층 세라믹 부품들간의 치밀한 접합이 제대로 이루어지지 못함으로써 결합의 불균일성과 결합된 복합기능의 적층 세라믹 부품의 기계적 강도 및 전기적 연결성이 저하되는 문제점이 있었다.

따라서, 본 발명은 절연체, 유전체 및 자성체의 특성을 나타내는 각각의 다층 세라믹 부품들을 전도성 페이스트 및 비전도성 페이스트를 이용하여 일체화시키되, 유리 페이스트를 그들의 절단선상에 일률적으로 인쇄하지 않고 페이스트에서 발생되는 가스의 방출을 위해 부분적으로 인쇄함으로써, 페이스트에서 발생하는 가스를 부품의 외부로 원할히 방출시킬 수 있고, 이에 따라, 치밀한 접합효과를 얻을 수 있는 고밀도 다기능의 적층형 전자세라믹 부품의 제조 방법을 제공하는 것을 목적으로 한다.

제1(a)도 내지 제1(d)도는 종래 기술에 따른 절연체, 유전체 및 자성체 특성을 나타내는 다층 세라믹 부품을 일체화시킨 다기능의 적층형 전자세라믹 부품의 제조 방법을 설명하기 위한 도면.

제2도는 본 발명의 일실시예에 따른 절연체 특성을 나타내는 다층 세라믹 부품을 설명하기 위한 도면.

제3도는 본 발명의 일실시예에 따른 단위 절연성 세라믹 부품을 설명하기 위한 도면.

제4도는 제3도를 A-A' 선으로 짜른 단면도.

제5도는 본 발명의 일실시예에 따른 유전체 특성을 나타내는 다층 세라믹 부품을 설명하기 위한 도면.

제6도는 본 발명의 일실시예에 따른 단위 유전성 세라믹 부품을 설명하기 위한 도면.

제7도는 제6도를 B-B' 선으로 짜른 단면도.

제8도는 본 발명의 일실시예에 따른 자성체 특성을 나타내는 다층 세라믹 부품을 설명하기 위한 도면.

제9도의 본 발명의 일실시예에 따른 단위 자성 세라믹 부품을 설명하기 위한 도면.

제10도는 제9도를 C-C' 선으로 짜른 단면도.

제11도는 본 발명의 일실시예에 따른 일체화된 고밀도 다기능의 적층형 전자 세라믹 부품의 제조 방법을 설명하기 위한 도면.

제12도는 제11도의 절단선에 따라 절단된 개별 고밀도 다기능의 적층형 전자세라믹 부품을 나타낸 도면.

* 도면의 주요부분에 대한 부호의 설명

51 : 입·출력 단자 52,62,72 : 절단선

53,63,73 : 세라믹층 54,64,74 : 비아도체

55,65,75 : 내부도체 66,77 : 유리 페이스트

61,71 : 전도성 페이스트 100 : 제1 다층 세라믹 부품

200 : 제2 다층 세라믹 부품 300 : 제3 다층 세라믹 부품

본 발명은 우선, 절연체, 유전체 및 자성체 특성을 나타내기 위하여, 내부에 회로 패턴이 구비된 2이상의 다층 세라믹 부품들을 각각 제조한다. 그리고나서, 각각의 다층 세라믹 부품들의 상부 표면에 노출된 회로패턴상에는 전도성 페이스트를 인쇄하고, 각각의 다층 세라믹 부품들의 표면둘레에는 비전도성 페이스트를 인쇄하되, 각 다층 세라믹 부품들을 결합시키기 위한 소결공정시에 페이스트에서 발생하는 가스를 부품의 외부로 방출시키기 위한 방출구가 구비되도록 부분적으로 인쇄한다. 이어서, 각각의 다층 세라믹 부품들을 적층시키고, 소정 온도를 렬처리하여 2이상의 다층 세라믹 부품들을 결합시켜 고밀도 다기능의 적층형 전자세라믹 부품을 제조한다.

또한, 본 발명은, 우선 2이상의 세라믹 부품들은 그들의 절단선에 따라서 구획되는 다수개의 단위 세라믹 유닛을 포함하며, 각 단위 세라믹 유닛의 내부에는 회로 패턴이 구비되어 있고, 각세라믹 부품 및 그에 이웃하여 적층되는 다층 세라믹 부품은 그의 절단선이 서로 정렬로 대응하도록 배열되어 있는 2이상의 다층 세라믹 부품들을 각각 제조한다. 그리고, 각 다층 세라믹 부품들의 표면에 노출된 회로패턴 상에는 전도성 페이스트를 인쇄하고, 각 세라믹 부품들의 절단선상에는 비전도성 페이스트를 인쇄하되, 각 다층 세라믹 부품들을 결합시키기 위한 소결 공정시에 페이스트에서 발생하는 가스를 부품의 외부로 방출시키기 위한 방출구가 구비되도록 부분적으로 인쇄한다. 이어서, 소정온도에서 열처리를 실시하여 2이상의 다층 세라믹 부품들을 일체화시킨다. 일체화된 2이상의 다층 세라믹 부품들을 단위 세라믹 유닛들이 일체화된 적층 세라믹 유닛으로 분리시키기 위하여 일체화된 2이상의 다층 세라믹 부품들을 그들의 절단선에 따라서 절단하여, 유닛트 단위의 고밀도 다기능의 적층형 전자세라믹 부품을 제조한다.

본 발명에 의하면, 저항, 캐패시턴스 및 인덕턴스의 특성을 갖는 2이상의 다층 세라믹 부품들을 전도성 및 비전도성 페이스트를 이용하여 소결공정으로 일체화 시키되 비전도성 페이스트를 표면둘레에 일률적으로 인쇄하지 않고 부분적으로 인쇄함으로써, 열처리 공정시 페이스트에서 발생된 가스를 부품의 외부로 방출시킬 수 있으며, 적층 세라믹 부품의 외부로 방출시킬 수 있다.

[실시예]

이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명한다.

제2도는 절연체 특성을 나타내는 제1 다층 세라믹 부품을 설명하기 위한 도면으로써, 제1 다층 세라믹 부품(100)은 세라믹과 금속이 동시소성된 다층 구조이고, 여기서, 세라믹층(53)은 절연체가 사용된다. 또한, 양산성을 위하여 한 번의 동시 성형 공정으로 9개 이상의 단위 저항성 세라믹 부품을 포함하는 제1 다층 세라믹 부품(100)을 제조한다. 도시된 바와 같이, 상부 표면상에는 저항, 캐패시턴스 및 인덕턴스 성분이 하나의 부품에 내장되어 일체화된 복합기능의 적층 세라믹 부품으로부터 전기적 입·출력 단자(51)들이 노출되며, 또한, 제1 다층 세라믹 부품(10)을 단위 절연성 세라믹 부품으로 절단하기 용이하도록 절단선(52)이 형성되어 있다.

제3도는 제2도를 그의 절단선에 따라 자른 단위 저항성 세라믹 부품을 도시한 것으로, 전술된 바와 같이 다층 세라믹 구조이고, 그 상부 표면에는 전기적 입·출력 단자(51)가 노출되며, 입·출력단자(51)의 형태는 장착하는 방법에 따라 다양한 형태의 변형이 가능하다.

제4도는 제3도를 A-A' 선에 따라 절단한 단면도로서, 도시된 바와 같이, 단위 저항성 세라믹 부품의 각 세라믹층(53)들은 회로 패턴에 의해 전기적으로 연결되며, 상세하게는, 세라믹층(53) 내부에는 각 층들을 전기적으로 연결할 수 있도록 비아 도체(54)가 형성되며, 각 세라믹층(53)들의 상부 표면에는 내부 도체(55)가 형성된다. 또한, 최상부 세라믹층 상에는 내부 도체(55) 중에서 적측 세라믹 부품의 입·출력 단자(51)가 노출된다.

제5도는 유전체 특성을 나타내는 제2 다층 세라믹 부품을 설명하기 위한 도면으로서, 제2도 에서와 마찬가지로, 제2 다층 세라믹 부품(200)은 세라믹과 금속이 동시소성된 다층 구조이고, 세라믹 물질로는 유전체가 사용되며, 다수개의 단위 유전성 세라믹 부품들을 포함한다. 도시된 바와 같이, 상부 세라믹층(63) 표면의 절단선 상에는 제1 다층 세라믹 부품(100)과의 결합을 위해 비전도성 페이스트로서 접착제 역할을 하는 유리 페이스트(66) 또는 저온 소결용 페이스트를 스크린 인쇄법에 의해 인쇄한다. 이때, 유리 페이스트(66)는 절단선상에 일률적으로 인쇄하지 않고, 제1 다층 세라믹 부품(100)과의 결합을 위한 소결 공정시에 페이스트에서 발생되는 가스가 부품의 외부로 방출될 수 있는 방출구가 구비되도록 절단선 상에 부분적으로 인쇄한다.

그리고, 제1 다층 세라믹 부품(100)의 하부면에 노출된 비아 도체(54)와 제2 다층 세라믹 부품(200)의 상부 세라믹층(63)에 노출된 비아 도체(도시되지 않음)의 전기적 접속을 위해 상기 제2 다층 세라믹 부품(200)의 비아도체상에 전도성 페이스트(61)를 인쇄한다.

제6도는 제5도를 그의 절단선에 따라 절단한 단위 유전성 세라믹 부품을 도시한 도면으로서, 상부 세라믹층(63)의 상부 표면둘레에는 저항 성분을 갖는 제1 다층 세라믹 부품(100)과의 결합을 위해 유리 페이스트(66)가 부분적으로 인쇄되고, 비아 도체(도시되지 않음) 부분에는 전기적 접속을 위한 전도성 페이스트(61)가 인쇄된다.

제7도는 제6도를 B-B' 선으로 짜른 단면도로서, 각 세라믹층(63)들의 내부에는 비아 도체(64) 및 내부 도체(6)에 의해 전기회로가 구성되어 있고, 상부 세라믹층(63) 상부 표면에 비아 도체(6) 상에는 제1 다층 세라믹 부품(100)과의 전기적 접속을 위해 전도성 페이스트(61)가 인쇄되며, 상부 세라믹층(63)의 가장자리 부분에는 앞서 제조한 제1 다층 세라믹 부품(100)과의 결합을 위한 유리 페이스트(66)가 스크린 인쇄법에 의해 인쇄된다. 이때, 도시되지는 않았지만, 유리 페이스트(66)는 페이스트에서 발생되는 가스를 부품의 외부로 방출시키기 위하여 부품의 둘레표면에 방출구가 구비되도록 부분적으로 인쇄한다.

제8도는 본 발명에 따라 제조된 자성체 특성을 나타내는 제3 다층 세라믹 부품을 설명하기 위한 도면으로서, 앞서와 마찬가지로 자성체 특성을 나타내는 다층 세라믹 부품(300)은 세라믹과 금속의 다층 구조이고, 세라믹 물질로는 자성체가 사용되며, 절단선(72)에 의해 구획되는 다수개의 단위 자성 세라믹 부품들을 포함한다. 또한, 상부 세라믹층(73) 표면에 노출된 비아회로패턴(도시되지 않음) 상에는 제2 다층 세라믹 부품(200)과의 전기적 접속을 위한 전도성 페이스트(71)를 인쇄하고, 절단선(72) 상에는 유리 페이스트(77)를 인쇄하되, 상기 유리 페이스트(77)는 절단선(72)상에 일률적으로 인쇄하지 않고, 제2 다층 세라믹 부품(200)과의 결합을 위한 소결 공정시에 페이스트(77)에서 발생되는 가스가 부품의 외부로 방출될 수있는 방출구가 구비되도록 절단선(72) 상에 부분적으로 인쇄한다.

제9도는 제8도를 그의 절단선에 따라 절단한 단위 자성 세라믹 부품을 도시한 도면으로서, 상부 세라믹층(73)의 둘레표면에는 제2 다층 세라믹 부품(200)과의 결합을 위한 유리 페이스트(77)가 부분적으로 인쇄되고, 비아 도체(도시되지 않음)상에는 전기적 접속을 위한 전도성 페이스트(71)가 인쇄된다.

제10도는 제9도를 C-C' 선을 짜른 단면도로서, 도시된 바와 같이, 상부 세라믹층(73)의 가장자리에는 앞서 제조한 단위 유전성 세라믹 부품과의 결합을 위한 유리 페이스트(77)가 인쇄되고, 비아 도체(74) 상에는 전도성 페이스트(71)가 형성된다.

제11도는 본 발명에 따라 상기와 같은 절연체, 유전체 및 자성체 특성을 나타내는 제1, 제2 및 제3 다층 세라믹 부품들(100, 200, 300)을 일체화시킨 고밀도 다기능 적층형 전자세라믹 부품을 도시한 도면이다.

우선, 내부에 각각 회로패턴이 구비된 절연체, 유전체 및 자성체 특성을 갖는 각각의 다층 세라믹 부품(100, 200, 300)을 각각 제조한다. 여기서, 유전체 및 자성체 특성을 갖는 다층 세라믹부품들(200, 300)의 각각의 상부표면에서 노출된 회로패턴상에는 전도성 페이스트를 인쇄하고, 절단선상에는 부분적으로 비전도성 페이스트를 인쇄한다. 그리고 나서, 상기와 같은 각각의 다층 세라믹 부품들(100, 200, 300)을 적층시킨 후에 소정온도에서 소결공정을 실시한다.

소결공정시, 유리 페이스트내의 유리질이 이동하여 각 다층 세라믹 부품들(100, 200, 300)간의 결합이 이루어지고, 또한, 전도성 페이스트가 소결되어 각 부품들의 세라믹층에 구비된 회로패턴들이 전기적으로 접속된다. 여기서 소결온도는 각다층 세라믹 부품들(100, 200, 300)의 제조시의 소결 온도보다 낮은 온도로 실시하는데, 이는 각 다층 세라믹 부품들(100, 200, 300)을 결합시키기 위한 열처리 공정에 의하여 전기적인 특성에 영향을 미치지 않도록 하기 위함이다.

또한, 유리 페이스트는 절단선상에 일률적으로 인쇄하지 않고, 부분적으로 인쇄하였기 때문에 소결공정시 페이스트에서 발생되는 가스가 부품의 내부에 고립되지 않고 부품의 외부로 방출되어 치밀한 접합효과를 얻을 수 있게 된다. 한편. 유리 페이스트가 절단선상에 끊어진 형태로 인쇄되었지만, 소결공정 중에 유리 페이스트의 유리질이 이동됨으로써 일체화된 각 다층 부품들간은 유리 페이스트에 의해 완전히 밀봉되며, 각 다층 세라믹 부품들(100, 200, 300)간은 치밀한 결합을 이루게 된다.

따라서, 각 다층 세라믹 부품들(100, 200, 300)간의 치밀한 결합을 이루기 위해서는 다음과 같은 사항을 고려해야 한다. 즉, 접합을 위한 열처리 공정중 유리 페이스트 내의 유리 성분이 전도체 성분보다 먼저 소결이 일어나게 되면 전도체 성분의 소결중에 발생하는 가스가 내부에서 잔존하게 되어 본 방법에서 기대하였던 효과를 얻을 수 없게 된다. 그러므로, 이러한 형상을 방지하기 위해 전도체의 소결개시온도가 유리의 소결온도보다 낮아야 하고, 이를 위해서는 전도체 페이스트를 구성하는 유리 프릿트 성분의 연화점이 유리 페이스트 성분의 연화점보다 낮아야 한다.

제12도는 상기 제11도를 그의 절단선을 따라 짜른 개별 고밀도 다기능의 적층형 전자세라믹 부품을 나타낸 것으로, 상부에는 절연체 특성을 나타내는 제1 다층 세라믹 부품(100)이 위치되고, 그 하부에는 유전체 특성을 나타내는 제2 다층 세라믹 부품(200)이 위치되며, 그 하부에는 자성체 특성을 나타내는 제3 다층 세라믹 부품(300)이 위치된다. 또한, 상기 제1 다층 세라믹 부품(100)의 표면상에는 일체화된 복합기능의 적층 세라믹 부품의 전기적인 입·출력 단자(51)가 노출된다.

본 실시예에서 비전도성 페이스트는 유리 페이스트가 바람직하다. 또한, 본 실시예에서 각층의 세라믹 부품은 그의 표면상 또는 그의 내부에 전술된 바와 같은 회로패턴 이외에 필요에 따라 R회로, L회로, C회로, RC회로, RL회로, LC회로, RLC회로, IC칩으로 이루어진 군에서 선택된 적어도 하나 이상의 것을 포함할 수 있다. 또한, 열처리 공정시 다층 세라믹 부품들간의 접착력을 향상시키기 위하여 일정 하중을 가하면서 실시하는 것이 바람직하다.

이상에서 설명된 바와 같이, 본 발명은 저항, 캐패시턴스 및 인덕턴스 성분을 갖는 다층 세라믹 부품을 전도성 및 비전도성 페이스트를 이용하여 일체화시키되, 비전도성 페이스트를 각 다층 세라믹 부품들의 둘레표면에 일률적으로 인쇄하지 않고 끊어진 형태로 인쇄함으로써, 다층 세라믹 부품들을 일체화시키기 위한 소결 공정시에 페이스트에서 발생하는 가스를 부품의 외부로 방출시킴으로써, 치밀한 접합 효과 및 우수한 기계적 강도를 얻을 수 있다.

한편, 여기에서는 본 발명의 특정 실시예에 대하여 설명하고 도시하였지만, 당업자에 의하여 이에 대한 수정과 변형을 할 수 있다. 예를 들면, 따라서, 이하, 특허청구의 범위는 본 발명의 진정한 사상과 범위에 속하는 한 모든 수정과 변형을 포함하는 것으로 이해할 수 있다.

Claims (2)

1. 절단선에 따라서 구획되는 다수개의 단위 세라믹 유닛을 포함하고, 상기 각 단위 세라믹 유닛의 내부에는 회로 패턴이 구비되어 있으며, 상기 각 세라믹 부품 및 그에 이웃하여 적층되는 세라믹 부품은 그의 절단선들이 서로 정렬로 대응하도록 배열되어 있는 절연체, 유전체 및 자성체 특성을 갖는 2이상의 다층 세라믹 부품들을 각각 제조하는 공정; 상기 2이상의 다층 세라믹 부품들의 상부 표면에 노출된 회로패턴상에는 전도성 페이스트를 인쇄하고, 상기 절단성상에는 비전도성 페이스트를 인쇄하는 공정; 상기 전도성 및 비전도성페이스트가 인쇄된 절연체, 유전체 또는 자성체 특성을 갖는 2이상의 다층 세라믹 부품을 소정온도에서 열처리를 실시하여 일체화시키는 공정; 및 상기 일체화된 2이상의 다층 세라믹 부품들을 단위 세라믹 유닛으로 분리시키기 위하여 상기 일체화된 2이상의 다층 세라믹 부품들을 그들의 절단선에 따라서 절단하는 공정을 포함하는 고밀도 다기능의 적층형 전자세라믹 부품의 제조 방법에 있어서, 상기 비전도성 페이스트는 상기 열처리 공정시에 상기 전도성 및 비전도성 페이스트에서 발생되는 가스를 적층 세라믹 부품의 외부로 방출시키기 위한 방출구가 구비되도록 절단선상에 부분적으로 인쇄하는 것을 특징으로 하는 고밀도 다기능의 적층형 전자세라믹 부품의 제조 방법.
2. 제1항에 있어서, 상기 전도성 페이스트는 그의 유리 프릿트 성분의 연화점이 율 페이스트의 연화점보다 낮은 물질을 사용하는 것을 특징으로 하는 고밀도 다기능의 적층형 전자세라믹 부품의 제조 방법.

Images