KR100233200B1

KR100233200B1 - Semiconductor memory device fabrication method

Info

Publication number: KR100233200B1
Application number: KR1019980027056A
Authority: KR
Inventors: 순페이 야마자키; 장홍용; 야스히코 다케무라
Original assignee: 야마자끼 순페이; 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date: 1993-02-15
Filing date: 1998-07-06
Publication date: 1999-12-01

Abstract

본 발명은, 박막트랜지스터에 있어서 그의 신뢰성 및 생산수율을 향상시키기위해 결정성장 방향의 제어를 행하는 방법을 제공하는 것을 목적으로 하는 것으로, 본 발명은, 섬형상의 비정질 규소막상에 게이트 전극을 형성하고, 그 게이트 전극을 마스크로 하여 불순물을 주입하고, 이 불순물영역의 일부에 밀착시켜 니켈, 철, 코발트, 백금중 적어도 하나를 함유하는 피막을 형성하고, 순수한 비정질 규소의 결정화 온도보다 낮은 온도로 어닐하는 것에 의해, 상기 피막이 형성된 불순물영역의 부분을 출발점으로 하여 결정화를 진행시켜 불순물영역 및 채널형성영역을 결정화시키는 것이다.An object of the present invention is to provide a method of controlling the direction of crystal growth in order to improve its reliability and production yield in a thin film transistor. The present invention provides a gate electrode on an island-shaped amorphous silicon film. Impurities are implanted using the gate electrode as a mask, and are in close contact with a part of the impurity region to form a film containing at least one of nickel, iron, cobalt and platinum, and annealed to a temperature lower than the crystallization temperature of pure amorphous silicon. In this way, crystallization is carried out using the portion of the impurity region in which the film is formed as a starting point to crystallize the impurity region and the channel formation region.

Description

반도체장치 제작방법Semiconductor device manufacturing method

본 발명은 박막형상의 절연게이트형 전계효과 트랜지스터(박막트랜지스터 또는 TFT)와 같은 박막장치에 사용되는 결정성 반도체를 얻는 방법에 관한 것이다.The present invention relates to a method for obtaining a crystalline semiconductor for use in a thin film device such as a thin film insulated gate field effect transistor (thin film transistor or TFT).

종래, 박막형상의 절연게이트형 전계효과 트랜지스터(TFT)와 같은 박막장치에 사용되는 결정성 반도체박막은 플라즈 CVD법이나 열 CVD법에 의해 형성된 비정질 규소막을 전기로와 같은 장치에서 600℃이상의 온도로 결정화시켜 제작되었다.Conventionally, a crystalline semiconductor thin film used in a thin film device such as a thin film insulated gate field effect transistor (TFT) is formed by crystallizing an amorphous silicon film formed by a plasma CVD method or a thermal CVD method at a temperature of 600 ° C. or higher in an apparatus such as an electric furnace. Produced.

그러나, 이러한 종래의 방법은 많은 문제점을 가지고 있다. 최대의 문제점은, 얻어진 결정성 규소막이 다결정이고 입계의 제어가 어려워 양호한 제품을 얻는것이 어렵고, 또한, 그의 특성이 불균일하여 신뢰성과 생산수율이 그다지 높지 않다는 것이었다. 즉, 종래의 열처리에 의해 얻어진 규소 결정은 모두 불규칙하게 성장하기 때문에, 그의 결정성장의 방향을 제어하는 것이 거의 불가능하였다.However, this conventional method has many problems. The biggest problem was that the obtained crystalline silicon film was polycrystalline and difficult to control the grain boundary, so that it was difficult to obtain a good product, and its characteristics were uneven, so that reliability and production yield were not very high. That is, since all silicon crystals obtained by the conventional heat treatment grow irregularly, it is almost impossible to control the direction of the crystal growth thereof.

따라서, 본 발명은 그러한 문제점을 감안하여 된 것으로, 결정성장의 제어를 행하는 방법을 제공하는 것을 목적으로 한다.Accordingly, the present invention has been made in view of such a problem, and an object thereof is to provide a method of controlling crystal growth.

본 발명은, 비정질 상태 또는 실질적으로 비정질 상태라고 말할 수 있는 난잡한 결정상태(예를 들어, 양호한 결정성을 갖는 부분과 비정질 부분이 혼재(混在)하여 있는 상태)에 있는 규소막상에 게이트 전극을 형성하고, 이 게이트 전극을 마스크로 하여 규소막에 불순물영역을 형성하고, 니켈, 철, 코발트, 백금, 팔라듐중 적어도 하나를 함유하는 영역을 불순물영역의 일부에 밀착하여 형성하고, 전체를 어닐하여, 니켈을 함유하는 영역을 출발점으로 하여 규소막을 결정화시키는 것에 의해, 결정성장을 제어하고, 높은 신뢰성과 높은 생산수율을 갖는 TFT를 얻은 것을 특징으로 한다.The present invention forms a gate electrode on a silicon film in an amorphous state or in a messy crystalline state (eg, a state in which a portion having good crystallinity and an amorphous portion are mixed) that can be said to be an amorphous state or a substantially amorphous state. Using this gate electrode as a mask, an impurity region is formed in the silicon film, a region containing at least one of nickel, iron, cobalt, platinum, and palladium is formed in close contact with a part of the impurity region, and the whole is annealed, By crystallizing the silicon film using the region containing nickel as a starting point, it is characterized by controlling the crystal growth and obtaining a TFT having high reliability and high production yield.

특히, 본 발명은, 소스와 드레인의 결정화를 활성층(채널형성영역)의 결정화와 동시에 진행시킴으로써, 소스 및 드레인과 활성층 사이의 입계를 실질적으로 제거하여, 양호한 특성을 얻을 수 있게 한다.In particular, the present invention allows the crystallization of the source and the drain to proceed simultaneously with the crystallization of the active layer (channel formation region), thereby substantially eliminating grain boundaries between the source and the drain and the active layer, thereby making it possible to obtain good characteristics.

종래의 규소막의 결정성장방법으로서는, 결정성의 섬형상 막을 핵으로 하거나 이것을 종(種)결정으로 하여 고상(固相) 에피택셜성장시키는 방법이 제안되어있다(예를 들어, 일본국 공개특허공고 평1-214110호 등). 그러나, 비록 결정핵이 존재하여 있어도, 다른 장소로부터의 결정성장을 억제하는 것은 어려웠다. 즉, 결정성장을 위한 어닐온도가 충분히 결정핵을 발생하기에 적당한 온도이기 때문에, 예기치 않은 장소로부터 결정성장이 개시되는 일이 종종 발생하였다.As a conventional method of crystal growth of a silicon film, a method of solid-phase epitaxial growth has been proposed by using a crystalline island-like film as a nucleus or a seed crystal (see, for example, Japanese Laid-Open Patent Publication). 1-214110, etc.). However, even if crystal nuclei exist, it was difficult to suppress crystal growth from other places. That is, since the annealing temperature for crystal growth is a temperature sufficient to generate crystal nuclei sufficiently, crystal growth often starts from an unexpected place.

본 발명자는, 니켈, 코발트, 철, 백금, 팔라듐이 규소와 쉽게 결합하고, 이들이 핵으로 되어 결정성장한다는 것을 알았다. 본 발명자는, 특히 니켈은 용이하게 규화니켈(화학식 NiSix, 0.4≤x≤2.5)로 되고, 규화니켈의 격자정수가 규소결정의 것에 가깝다는 것을 알아내어, 규화니켈을 핵으로 하여 규소결정을 성장시키는 방법을 고안해 내었다. 실제로는, 종래의 결정화 온도에 비하여 20℃~150℃만큼 결정성장 온도를 저하시킬 수 있었다. 이 온도에서는 순수한 규소막에 결정핵이 발생하지 않기 때문에, 예기치 않은 장소로부터 결정성장이 일어나는 일은 없다. 결정핵으로부터의 결정성장은 종래와 같은 매가니즘에 의한 것으로 추측되고, 결정핵이 자연적으로 발생하지 않는 온도(바람직하게는, 580℃이하)에서는, 온도가 높을수록 결정화의 진행속도는 빠르게 된다고 생각된다. 동일한 효과가 철(Fe), 코발트(Co), 백금(Pt) 및 팔라듐(Pd)에서도 확인되었다.The inventors found that nickel, cobalt, iron, platinum, and palladium readily bond with silicon, and they become nuclei and crystal grow. The inventor finds that nickel easily becomes nickel silicide (formula NiSix, 0.4 ≦ x ≦ 2.5), and finds that the lattice constant of nickel silicide is close to that of silicon crystal, and grows a silicon crystal with nickel sulfide as the nucleus. I devised a way to make it. In fact, the crystal growth temperature could be lowered by 20 ° C to 150 ° C as compared with the conventional crystallization temperature. At this temperature, crystal nuclei do not occur in the pure silicon film, so crystal growth does not occur from an unexpected place. Crystal growth from crystal nuclei is presumed to be due to the same mechanism as before, and at higher temperatures where crystal nuclei do not naturally occur (preferably 580 ° C. or lower), the higher the temperature, the faster the rate of crystallization. do. The same effect was found for iron (Fe), cobalt (Co), platinum (Pt) and palladium (Pd).

본 발명에서는, 니켈, 철, 코발트, 백금, 팔라듐의 단체(單體) 또는 그들의 규화물, 초산염, 질산염 및 다른 유기산염을 함유하는 막 등을 박막트랜지스터의 불순물영역에 밀착시키고, 이것을 출발점으로 하여 결정 규소의 영역을 확장시킨다. 그런데, 상기한 물질을 함유하는 재료로서는 산화물은 바람직하지 않다. 이것은, 산화물이 안정한 화합물이고, 결정핵이 되는 규화물이 생성되지 않기 때문이다.In the present invention, a single element of nickel, iron, cobalt, platinum, palladium or a film containing silicides, acetates, nitrates, and other organic acid salts is closely adhered to the impurity region of the thin film transistor, and is determined as a starting point. Expand the area of silicon By the way, oxide is not preferable as a material containing said substance. This is because the oxide is a stable compound, and no silicides that form crystal nuclei are produced.

이와 같이 특정한 장소로부터 확장한 결정 규소는, 결정성의 연속성이 좋고, 단결정에 가까운 구조를 가진다. 또한, 결정화의 출발재료로서의 비정질 규소막은 수소농도가 적을수록 양호한 결과가 얻어진다. 그러나, 결정화의 진행에 따라 수소가 방출되기 때문에, 얻어진 규소막중의 수소농도와 출발재료인 비정질 규소막의 수소농도와의 사이에는 명확한 상관관계가 보이지 않는다. 본 발명에 의한 결정 규소중의 수소농도는 전형적으로는 1×10¹⁵원자·㎝^-3, 즉, 0.01원자% 이상, 5원자% 이하이었다.Thus, the crystalline silicon extended from a specific place has a good crystallinity continuity and has a structure close to a single crystal. In addition, as the amorphous silicon film as a starting material for crystallization has a smaller hydrogen concentration, better results are obtained. However, since hydrogen is released as the crystallization progresses, no clear correlation is seen between the hydrogen concentration in the obtained silicon film and the hydrogen concentration of the amorphous silicon film as a starting material. The hydrogen concentration in the crystalline silicon according to the present invention was typically 1 × 10 ¹⁵ atoms · cm ⁻³ , that is, 0.01 atomic% or more and 5 atomic% or less.

본 발명에서는, 니켈, 철, 코발트, 백금, 팔라듐 등의 중금속재료를 사용하였으나, 이들 재료 자체는 반도체재료로서의 규소에 적합하지 않다. 따라서, 이들이 과잉으로 함유되어 있으면 이들을 제거하는 것이 필요하다. 본 발명자의 연구결과, 니켈은, 염화수소, 각종 염화메탄(CH₃Cl 등), 각종 염화에탄(C₂H₃Cl₃등), 각종 염화에틸렌(C₂HCl₃등)의 분위기중에서 400~650℃로 어닐함으로써 충분히 제거될 수 있다는 것을 알았다. 또한, 본 발명에 의한 규소막중의 니켈, 철, 코발트, 백금, 또는 팔라듐의 농도는 1×10¹⁵㎝^-3~1원자%인 것이 바람직하고, 니켈, 철, 코발트, 백금 및 팔라듐의 최소 농도는 SIMS(이차이온질량분석법)의 측정값으로 1×10¹⁵㎝^-3~1×10¹⁹㎝^-3인 것이 바람직하다는 것을 알았다. 이 범위보다 낮은 농도에서는 결정화가 충분히 진행하지 않고, 반대로, 이 범위보다 높은 농도에서는 특성과신뢰성이 열화(劣化)한다.In the present invention, heavy metal materials such as nickel, iron, cobalt, platinum, and palladium are used, but these materials themselves are not suitable for silicon as a semiconductor material. Therefore, if they are contained in excess, it is necessary to remove them. As a result of the research of the present inventors, nickel is 400 to 650 in an atmosphere of hydrogen chloride, various methane chlorides (CH ₃ Cl, etc.), various ethane chlorides (C ₂ H ₃ Cl _3, etc.), and various ethylene chlorides (C ₂ HCl _3, etc.). It was found that it can be sufficiently removed by annealing at < RTI ID = 0.0 > Further, the concentration of nickel, iron, cobalt, platinum, or palladium in the silicon film according to the present invention is preferably 1 × 10 ¹⁵ cm ^-3 to 1 atomic%, and the minimum concentration of nickel, iron, cobalt, platinum, and palladium. Was found to be preferably 1 × 10 ¹⁵ cm ⁻³ to 1 × 10 ¹⁹ cm ⁻³ as a measured value of SIMS (secondary ion mass spectrometry). Crystallization does not proceed sufficiently at concentrations lower than this range, and conversely, characteristics and reliability deteriorate at concentrations higher than this range.

니켈, 철, 코발트, 백금 또는 팔라듐의 막을 형성하기 위해 각종 물리적 및 화학적 방법이 사용될 수 있다. 그 방법으로는, 예를 들어, 진공증착법, 스퍼터링법, CVD법과 같은, 진공장치를 필요로 하는 방법과, 스핀 코팅법, 딥(dip)법(도포법), 닥터 블레이드법, 스크린 인쇄법, 스프레이 열분해법과 같은, 공기중에서 행해질 수 있는 방법이 있다.Various physical and chemical methods can be used to form a film of nickel, iron, cobalt, platinum or palladium. As the method, for example, a method requiring a vacuum apparatus such as a vacuum deposition method, a sputtering method, a CVD method, a spin coating method, a dip method (coating method), a doctor blade method, a screen printing method, There are methods that can be done in air, such as spray pyrolysis.

스핀 코팅법과 딥법은 특별한 장치를 요하지 않지만, 이들 방법은 균질한 막 두께를 가지는 막의 형성과, 농도의 미세한 제어를 가능케 한다. 이들 수단에 사용되는 용액으로서는, 물, 각종 알코올(저급 및 고급) 및 석유류(포화 탄화수소 또는 불포화 탄화수소)에 용해 또는 분산된 니켈, 철, 코발트, 백금 또는 팔라듐의 초산염, 질산염 또는 각종 카르복실산염 또는 다른 유기산염이 사용될 수 있다.Although spin coating and dip methods do not require special equipment, these methods allow the formation of a film having a homogeneous film thickness and fine control of the concentration. Solutions used for these means include acetates, nitrates or various carboxylates of nickel, iron, cobalt, platinum or palladium dissolved or dispersed in water, various alcohols (low and high) and petroleum (saturated or unsaturated hydrocarbons) or Other organic acid salts may be used.

그러나, 그러한 경우, 이들 염에 함유된 산소와 탄소가 규소막내로 확산하여, 반도체 특성을 저하시킬 수 있는 가능성이 있다. 그러나, 열평형법과 시차열분석에 의한 조사결과, 이들은 450℃이하의 온도의 적당한 분위기에서 산화물 또는 단체로 분해되고, 그후로는 규소막중으로 확산하지 않는다는 것이 확인되었다. 초산염 및 질산염과 같은 물질은 질소분위기와 같은 환원분위기중에서 가열되는 경우, 400℃이하에서 분해되고 금속 단체로 되었다. 마찬가지로, 이들이 산소분위기에서 가열되는 경우에는, 초기에는 산화물이 생성되지만, 최종에는, 보다 높은 온도에서 산소가 빠져나감에 따라 금속 단체로 되었다.However, in such a case, there is a possibility that oxygen and carbon contained in these salts can diffuse into the silicon film, thereby lowering the semiconductor characteristics. However, investigations by thermal equilibrium method and differential thermal analysis showed that they decomposed into oxides or single substances in a suitable atmosphere at a temperature of 450 ° C. or lower, and then do not diffuse into the silicon film. Substances such as acetates and nitrates, when heated in a reducing atmosphere such as a nitrogen atmosphere, decomposed below 400 ° C. and became a metal body. Similarly, when they are heated in an oxygen atmosphere, oxides are initially produced, but finally, as oxygen escapes at a higher temperature, they become metallic bodies.

제1(a)도~제1(c)도는 본 발명의 제1실시예의 제작공정을 나타내는 단면도.1 (a) to 1 (c) are sectional views showing the manufacturing process of the first embodiment of the present invention.

제2(a)도~제2(d)도는 본 발명의 제2실시예의 제작공정을 나타내는 단면도.2 (a) to 2 (d) are sectional views showing the manufacturing process of the second embodiment of the present invention.

제3(a)도~제3(d)도는 본 발명의 제3실시예의 제작공정을 나타내는 단면도.3 (a) to 3 (d) are sectional views showing the fabrication process of the third embodiment of the present invention.

제4(a)도~제4(d)도는 본 발명의 제4실시예의 제작공정을 나타내는 단면도.4 (a) to 4 (d) are sectional views showing the fabrication process of the fourth embodiment of the present invention.

제5도는 제4실시예의 결정 규소중의 니켈 농도를 나타내는 그래프.5 is a graph showing the nickel concentration in the crystalline silicon of the fourth example.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 기판 11 : 하지 산화규소막10 substrate 11 substrate silicon oxide film

12 : 섬형상 규소영역 13 : 산화규소막12: island-like silicon region 13: silicon oxide film

14 : 게이트 배선·전극 15 : 양극산화물14 gate wiring and electrode 15 anodic oxide

16A, 16B : 불순물영역 17A, 17B : 규화니켈막16A, 16B: impurity regions 17A, 17B: nickel silicide film

18 : 층간절연물 19A, 19B : 배선·전극18: interlayer insulator 19A, 19B: wiring and electrode

[제1 실시예][First Embodiment]

기판(코닝 7059)(10)상에 두께 2000Å의 하지(下地) 산화규소막(11)을 플라즈마 CVD법에 의해 형성한 다음, 그 위에 플라즈마 DVD법 또는 감압 CVD법에 의해 두께 200~3000Å, 바람직하게는 500~1500Å의 비정질 규소막을 형성하였다. 이 비정질 규소막은 350~450℃의 온도에서 0.1~2시간 어닐함으로써 탈수소화하여 그 막내의 수소농도를 5원자% 이하로 낮춤으로써 쉽게 결정화될 수 있었다. 그후, 이것을 패터닝하여, 섬형상 규소영역(12)을 형성하였다. 그 다음, RF 플라즈마 CVD법, ECR 플라즈마 CVD법 또는 스퍼터링법에 의해, 게이트 절연막으로서 기능하는 두께 500~1500Å의 산화규소막(13)을 형성하였다. 플라즈마 CVD법이 채택된 경우에는, 원료가스로서 TEOS(테트라에폭시실란)과 산소를 사용함으로써 좋은 결과를 얻을 수 있었다. 그후, 1%의 규소를 함유하는 탄탈막(두께 5000Å)을 스퍼터링법에 의해 퇴적하고, 이것을 패터닝하여, 게이트 배선·전극(14)을 형성하였다. 게이트 전극의 재료로서는, 티탄, 규소, 크롬 또는 알루미늄이 사용될 수도 있다.A base silicon oxide film 11 having a thickness of 2000 kPa was formed on the substrate (Corning 7059) 10 by plasma CVD, and thereafter, the thickness was 200-3000 kPa by the plasma DVD method or the reduced pressure CVD method. For example, an amorphous silicon film of 500-1500 을 was formed. The amorphous silicon film could be easily crystallized by annealing at an temperature of 350 to 450 ° C. for 0.1 to 2 hours to dehydrogenate and lower the hydrogen concentration in the film to 5 atomic% or less. This was then patterned to form island-like silicon regions 12. Next, a silicon oxide film 13 having a thickness of 500-1500 kV serving as a gate insulating film was formed by RF plasma CVD method, ECR plasma CVD method or sputtering method. When the plasma CVD method is adopted, good results can be obtained by using TEOS (tetraepoxysilane) and oxygen as the source gas. Thereafter, a tantalum film containing a silicon of 1% (thickness of 5000 kPa) was deposited by a sputtering method, and patterned to form a gate wiring electrode 14. As the material of the gate electrode, titanium, silicon, chromium or aluminum may be used.

그 다음, 3% 주석산의 에틸렌 글리콜 용액에 기판을 담그고, 백금을 음극으로 그리고 탄탈 배선을 양극으로 하여 그들 사이에 전류를 흐르게 함으로써 양극산화를 행하였다. 처음에는 전압이 2V/분으로 상승하도록 전류를 인가하고, 220V에 도달한 때 전압을 일정하게 하고, 전류가 10μA/㎡이하로 감소되었을 때 전류를 정지시켰다. 그 결과, 두께 2000Å의 양극산화물(산화탄탈)(15)이 형성되었다. 마찬가지로, 게이트 전극으로서 티탄, 알루미늄 또는 규소를 사용한 경우에는, 양극산화물로서 산화티탄, 산알루미늄 또는 산화규소가 얻어질 수 있다(제1(a)도).Subsequently, the substrate was immersed in an ethylene glycol solution of 3% tartaric acid, and anodization was performed by flowing a current therebetween with platinum as the cathode and tantalum wiring as the anode. Initially, current was applied so that the voltage rose to 2V / min, the voltage was kept constant when 220V was reached, and the current was stopped when the current was reduced below 10 μA / m 2. As a result, an anodic oxide (tantalum oxide) 15 having a thickness of 2000 GPa was formed. Similarly, when titanium, aluminum, or silicon is used as the gate electrode, titanium oxide, aluminum oxyoxide, or silicon oxide can be obtained as the anode oxide (FIG. 1 (a)).

다음에, 플라즈마, 도핑법에 의해 불순물을 도입하였다. 도핑 가스로서는, A형 TFT에 대해서는 포스핀(PH₃)을 사용하고, P형 TFT에 대해서는 디보란(B₂H₆)을 사용하였다. 도면에는 N형 TFT가 나타내어져 있다. 가속전압은 포스핀의 경우 80keV이고, 디보란의 경우에는 65keV이었다. 그리고, 불순물영역(16A, 16B)이 형성되었다. 이때 불순물영역과 게이트 전극은 도면에서 보여지는 바와 같이 오프셋(offset)상태로 되어 있다. 다음 불순물영역상의 산화규소막(13)에 구멍을 형성하고, 그 구멍을 통하여 불순물영역에 밀착하도록 규화니켈막(또는 니켈막)(17A, 17B)을 형성하였다. 그후, 질소분위기중에서 550℃로 4시간 어닐을 행하여, 불순물영역(16A, 16B)과 다른 반도체영역을 결정화시켰다(제1(b)도).Next, impurities were introduced by plasma and doping. As the doping gas, phosphine (PH ₃ ) was used for the A-type TFT, and diborane (B ₂ H ₆ ) was used for the P-type TFT. In the figure, an N-type TFT is shown. The acceleration voltage was 80 keV for phosphine and 65 keV for diborane. Then, impurity regions 16A and 16B were formed. At this time, the impurity region and the gate electrode are in an offset state as shown in the figure. Next, holes were formed in the silicon oxide film 13 on the impurity region, and nickel silicide films (or nickel films) 17A and 17B were formed so as to contact the impurity regions through the holes. Thereafter, annealing was performed at 550 DEG C for 4 hours in a nitrogen atmosphere to crystallize the semiconductor regions different from the impurity regions 16A and 16B (FIG. 1 (b)).

마지막으로, 통상의 TFT의 제작방법과 같은 방법으로, 층간절연물(18)로서 두께 5000Å의 산화규소막을 퇴적하고, 그 층간절연물에 콘택트 홀을 형성하여 소스 및 드레인영역에 배선·전극(19A, 19B)을 형성하였다. 배선·전극의 재료로서는, 알루미늄, 티탄, 질화티탄 또는 그들의 다층막이 적당하다. 본 실시예에서는, 질화티탄(두께 1000Å)과 알루미늄(두께 5000Å)의 다층막이 사용되었다(제1(c)도).Finally, a silicon oxide film having a thickness of 5000 kPa is deposited as the interlayer insulator 18, and a contact hole is formed in the interlayer insulator 18 in the same manner as a conventional TFT manufacturing method, and the wiring and electrodes 19A and 19B are formed in the source and drain regions. ) Was formed. As a material of a wiring and an electrode, aluminum, titanium, titanium nitride, or those multilayer films are suitable. In this embodiment, a multilayer film of titanium nitride (thickness 1000 kPa) and aluminum (thickness 5000 kPa) was used (FIG. 1 (c)).

상기한 공정을 통해 TFT(도면에서는 N채널형)가 제작되었다. 얻어진 TFT의 전계효과 이동도는 N채널형에서 40~60㎠/Vs이고, P채널형에서는 30~50㎠/Vs이었다. 또한, 게이트와 드레인 사이에 17~25V의 전압을 48시간 인가한 때라도, 스레시홀드 전압, 전계효과 이동도 및 서브스레시홀드 특성은 거의 변하지 않았고, 높은 신뢰성이 얻어질 수 있었다. 이것은, 소스영역, 드레인영역 및 채널형성영역(게이트 전극 아래의 반도체영역)이 동시에 결정화되었고, 그들이 결정화 방향이 같기 때문이다.Through the above process, a TFT (N-channel type in the figure) was produced. The field effect mobility of the TFT thus obtained was 40 to 60 cm 2 / Vs in the N-channel type, and 30 to 50 cm 2 / Vs in the P-channel type. Also, even when a voltage of 17 to 25 V was applied between the gate and the drain for 48 hours, the threshold voltage, the field effect mobility, and the subthreshold characteristics were hardly changed, and high reliability could be obtained. This is because the source region, the drain region and the channel formation region (semiconductor region under the gate electrode) are simultaneously crystallized, and they are in the same crystallization direction.

[제2 실시예]Second Embodiment

기판(코닝 7059)(20)상에 두께 2000Å의 하지 산화규소막(21)을 플라즈마 CVD법에 의해 형성한 다음, 그 위에 두께 200~3000Å, 바람직하게는 500~1500Å의 비정질 규소막을 플라즈마 CVD법 또는 감압 CVD법에 의해 형성하였다. 이 비정질 규소막은 350~450℃의 온도에서 0.1~2시간 어닐함으로써 탈수소화하여 막내의 수소 농도를 5원자% 이하로 낮춤으로써 쉽게 결정화될 수 있었다. 그 다음, 이 막을 패터닝하여, 섬형상 규소영역(23)을 형성하였다. 그후, RF 플라즈마 CVD법, ECR 플라즈마 CVD법 또는 스퍼터링법에 의해, 게이트 절연막으로서 기능하는 두께 500~1500Å의 산화규소막(24)을 형성하였다. 플라즈마 CVD법이 채택된 경우에는, 원료가스로서 TEOS(테트라에톡시실란)과 산소를 사용함으로써 좋은 결과를 얻을 수 있었다. 그 다음, 1%~5%의 인을 함유하는 다결정 규소막(두께 5000Å)을 LPCVD법에 의해 퇴적하고, 이것을 패터닝하여, 게이트 배선·전극(25A, 25B)을 형성하였다(제2(a)도).A 2000 nm thick silicon oxide film 21 was formed on the substrate (Corning 7059) 20 by plasma CVD, and thereafter, an amorphous silicon film having a thickness of 200 to 3000 mW, preferably 500 to 1500 mW was formed thereon. Or it formed by the reduced pressure CVD method. This amorphous silicon film could be easily crystallized by annealing at a temperature of 350 to 450 ° C. for 0.1 to 2 hours to dehydrogenate to lower the hydrogen concentration to 5 atomic% or less. This film was then patterned to form island-like silicon regions 23. Subsequently, a silicon oxide film 24 having a thickness of 500-1500 기능 functioning as a gate insulating film was formed by RF plasma CVD method, ECR plasma CVD method or sputtering method. When the plasma CVD method is adopted, good results can be obtained by using TEOS (tetraethoxysilane) and oxygen as the source gas. Then, a polycrystalline silicon film (thickness 5000 kPa) containing 1% to 5% phosphorus was deposited by LPCVD and patterned to form gate wiring electrodes 25A and 25B (second (a)). Degree).

그후, 이온 도핑법에 의해 불순물을 확산시켜, N형 불순물영역(26)과 P형 불순물영역(26B)을 형성하였다. 이때, 예를 들어, N형 불순물로서 인(도핑가스는 포스핀(PH3))을 사용하여, 60~110kV, 예를 들어, 80kV의 가속전압으로 전체 표면에 도핑을 행하고, 다음에, 포토레지스트에 의해 N채널형 TFT의 영역을 덮고, P형 불순물로서 예를 들어 붕소(도핑 가스는 디보란(B₂H₆))를 사용하여, 40~80kV, 예를 들어, 65kV의 가속전압으로 전체 표면에 도핑하면 된다.Thereafter, impurities were diffused by ion doping to form an N-type impurity region 26 and a P-type impurity region 26B. At this time, for example, phosphorus (doped phosphine (PH3) as an N-type impurity) is used to dope the entire surface at an acceleration voltage of 60 to 110 kV, for example, 80 kV, and then photoresist. Covering the region of the N-channel TFT, and using boron (the doping gas is diborane (B ₂ H ₆ )), for example, as a P-type impurity, at an acceleration voltage of 40 to 80 kV, for example, 65 kV. Doping the surface is good.

그 다음, 불순물영역상의 산화규소막(24)에 구멍을 형성하고, 이 구멍을 통하여 불순물영역(26A, 26B)에 밀착하도록 두께 200~1000Å, 예를 들어, 300Å의 규화니켈막(또는 니켈막)(27A, 27B)을 형성하였다. 그후, 질소분위기중에서 550℃로 4시간 어닐하여, 불순물영역(26A, 26B)과 다른 반도체영역을 결정화시켰다. 이때, 결정성장은 섬형상 반도체영역의 양끝으로부터 진행하여, 그 영역의 중간쯤에서 끝난다. 따라서, 채널형성영역에는 결정입계가 생성되지 않고, TFT의 특성에 악영향은 없었다(제2(b)도).Then, a hole is formed in the silicon oxide film 24 on the impurity region, and a nickel silicide film (or nickel film) having a thickness of 200 to 1000 GPa, for example, 300 GPa, is brought into close contact with the impurity regions 26A and 26B through the hole. ) 27A, 27B. Thereafter, annealing was carried out at 550 DEG C for 4 hours in a nitrogen atmosphere to crystallize the semiconductor regions different from the impurity regions 26A and 26B. At this time, crystal growth proceeds from both ends of the island-like semiconductor region and ends at about the middle of the region. Therefore, no grain boundary is generated in the channel formation region, and there is no adverse effect on the characteristics of the TFT (Fig. 2 (b)).

또는 제2(c)도에 나타낸 바와 같이, 섬형상 반도체영역의 중간에 규화니켈막(27C)이 제공될 수도 있다. 이 경우에는, 결정화가 중앙으로부터 양끝쪽으로 진행한다.Alternatively, as shown in FIG. 2 (c), a nickel silicide film 27C may be provided in the middle of the island-like semiconductor region. In this case, crystallization proceeds from the center to both ends.

마지막으로, 통상의 TFT의 제작방법과 같은 방법으로, 층간절연물(28)로서 두께 5000Å의 산화규소막을 퇴적하고, 이 층간절연물에 콘택트 홀을 형성하여, 소스 및 드레인영역에 배선·전극(29A, 29B, 29C)을 형성하였다. 배선·전극의 재료로서는, 알루미늄, 티탄, 질화티탄 또는 그들의 다층막이 적당하다. 본 실시예에서는 질화티탄(두께 1000Å)과 알루미늄(두께 5000Å)의 다층막이 사용되었다.(제2(d)도)Finally, a silicon oxide film having a thickness of 5000 kPa is deposited as the interlayer insulator 28, and a contact hole is formed in the interlayer insulator 28 in the same manner as a conventional TFT fabrication method, and the wiring and electrodes 29A, 29B, 29C). As a material of a wiring and an electrode, aluminum, titanium, titanium nitride, or those multilayer films are suitable. In this embodiment, a multilayer film of titanium nitride (thickness of 1000 kPa) and aluminum (thickness of 5000 kPa) was used. (Fig. 2 (d))

상기한 공정에 의해 CMOS형 TET가 제작되었다. 그 다음, 이렇게 하여, 제작된 CMOS 회로를 사용하여 시프트 레지스터를 제작하여, 그의 동작특성을 조사한 결과, 드레인 전압이 15V일 때 최고 동작주파수는 11MHz이고, 드레인 전압이 17V일 때 최고 동작주파수는 18MHz이었다.CMOS type TET was produced by the above process. Then, a shift register was fabricated using the fabricated CMOS circuit, and its operating characteristics were examined. As a result, when the drain voltage was 15V, the maximum operating frequency was 11MHz, and when the drain voltage was 17V, the maximum operating frequency was 18MHz. It was.

[제3실시예]Third Embodiment

본 실시예는, 제1실시예의 공정에서와 같이 가열에 의해 결정화한 다음, 레이저 비임의 조사(照射)에 의해 어닐함으로써 반도체영역의 결정성을 더욱 향상시키는 예이다.This embodiment is an example of further improving the crystallinity of the semiconductor region by crystallizing by heating as in the process of the first embodiment and then annealing by irradiation of a laser beam.

그 제작공정을 제3도를 참조하여 아래에 설명한다. 먼저, 기판(코닝 7059)(30)상에 두께 2000Å의 하지 산화규소막(31)을 플라즈마 CVD법에 의해 형성한 다음, 두께 200~3000Å, 바람직하게는 500~1500Å의 비정질 규소막을 플라즈마 CVD법 또는 감압 CVD법에 의해 형성하였다. 이 비정질 규소막은 350~450℃에서 0.1~2시간 어닐함으로써 탈수소화하여 막내의 수소 농도를 5 원자% 이하로 감소시킴으로써 쉽게 결정화될 수 있었다. 그 다음, 이것은 패터닝하여, 섬형상 규소영역(32)을 형성하였다. 그후, RF 플라즈마 CVD법, ECR 플라즈마 CVD법, 또는 스퍼터링법에 의해, 게이트 절연막으로서 기능하는 두께 500~1500Å의 산화규소막(33)을 형성하였다. 플라즈마 CVD법이 채택된 경우에는, 원료가스로서 TEOS(테트라에톡시실란)과 산소를 사용함으로써 좋은 결과가 얻어질 수 있었다.The fabrication process will be described below with reference to FIG. First, a base silicon oxide film 31 having a thickness of 2000 GPa is formed on the substrate (Corning 7059) 30 by plasma CVD method, and then an amorphous silicon film having a thickness of 200 to 3000 GPa, preferably 500 to 1500 GPa is formed by plasma CVD. Or it formed by the reduced pressure CVD method. This amorphous silicon film could be easily crystallized by annealing at 350 to 450 ° C. for 0.1 to 2 hours to dehydrogenate to reduce the hydrogen concentration to 5 atomic% or less. This was then patterned to form island-like silicon regions 32. Subsequently, a silicon oxide film 33 having a thickness of 500 to 1500 Å functioning as a gate insulating film was formed by the RF plasma CVD method, the ECR plasma CVD method, or the sputtering method. When the plasma CVD method is adopted, good results can be obtained by using TEOS (tetraethoxysilane) and oxygen as source gas.

그 다음, 1% 규소를 함유하는 탄탈막(두께 5000Å)을 스퍼터링법에 의해 퇴적하고, 이것을 패터닝하여, 게이트 배선·전극(34)을 형성하였다. 게이트 전극의 재료로서는, 티탄, 규소, 크롬, 알루미늄이 사용될 수도 있다.Then, a tantalum film (thickness 5000 mm) containing 1% silicon was deposited by sputtering, and patterned to form a gate wiring electrode 34. As the material of the gate electrode, titanium, silicon, chromium, aluminum may be used.

그후, 3% 주석산의 에틸렌 글리콜 용액에 기판을 담그고, 백금을 음극으로 그리고 탄탈 배선을 양극으로 하여, 그들 사이에 전류를 흐르게 함으로써 양극산화를 행하였다. 처음에는 전압이 2V/분으로 상승하도록 전류를 인가하고, 220V에 도달한 때 전압을 일정하게 하고, 전류가 10㎂/m²이하로 감소되었을 때 전류를 정지시켰다. 그 결과, 두께 2000Å의 양극산화물(산화탄탈)(35)이 형성되었다. 마찬가지로, 게이트 전극으로서 티탄, 알루미늄 또는 규소를 사용한 경우에는, 양극산화물로서 산화티탄, 산화알루미늄 또는 산화규소가 얻어질 수 있다.(제3(a)도)Thereafter, the substrate was immersed in an ethylene glycol solution of 3% tartaric acid, and anodization was carried out by flowing a current between them with platinum as a cathode and tantalum wiring as an anode. Initially, a current was applied so that the voltage rose to 2 V / min, the voltage was made constant when 220 V was reached, and the current was stopped when the current was reduced below 10 mA / m ² . As a result, an anodic oxide (tantalum oxide) 35 having a thickness of 2000 GPa was formed. Similarly, in the case where titanium, aluminum or silicon is used as the gate electrode, titanium oxide, aluminum oxide or silicon oxide can be obtained as the anode oxide. (Fig. 3 (a)).

다음에, 플라즈마 도핑법에 의해 불순물을 도입하였다. 도핑 가스로서는, N형 TFT에 대해서는 포스핀(PH₃)을 사용하고, P형 TFT에 대해서는 디보란(B₂H₆)을 사용하였다. 도면에는 N형 TET가 나타내어져 있다. 가속전압은 포스핀의 경우 80keV이고, 디보란의 경우에는 65keV이었다. 그리하여, 불순물영역(36A, 36B)이 형성되었다. 이때, 불순물영역과 게이트 전극은 도면에서 보여지는 바와 같이 오프셋 상태로 되어 있다. 그 다음, 불순물영역상의 산화규소막(33)에 구멍을 형성하고, 그 구멍을 통하여 불순물영역에 밀착되도록 규화니켈막(또는 니켈막)(37A, 37B)을 형성하였다. 그후, 질소분위기중에서 550℃로 4시간 어닐을 행하여, 불순물영역(36A, 36B)과 다른 반도체영역을 결정화시켰다.(제3(b)도)Next, impurities were introduced by the plasma doping method. As the doping gas, phosphine (PH ₃ ) was used for the N-type TFT, and diborane (B ₂ H ₆ ) was used for the P-type TFT. In the figure, an N-type TET is shown. The acceleration voltage was 80 keV for phosphine and 65 keV for diborane. Thus, impurity regions 36A and 36B were formed. At this time, the impurity region and the gate electrode are in an offset state as shown in the figure. Then, holes were formed in the silicon oxide film 33 on the impurity region, and nickel silicide films (or nickel films) 37A and 37B were formed so as to be in close contact with the impurity region through the holes. Thereafter, annealing was performed at 550 DEG C for 4 hours in a nitrogen atmosphere to crystallize the semiconductor regions different from the impurity regions 36A and 36B. (FIG. 3 (b))

다음에, KrF 엑시머 레이저(파장 248nm, 펄스폭 20nsec)(30)를 조사함으로써 결정화를 조장하였다. 이때, 레이저 비임의 에너지밀도를 200~400mJ/cm², 예를 들어, 250mJ/cm²으로 하여 레이저 비임을 2 쇼트(shot)로 조사하였다. 또한, 이때 레이저 비임 조사의 효과를 높이기 위해 기판을 300℃까지 가열하면서 레이저 비임을 조사하였다. 기판을 200~450℃의 온도까지 가열하여도 좋다.Next, crystallization was promoted by irradiating KrF excimer laser (wavelength 248 nm, pulse width 20 nsec) 30. At this time, the laser beam was irradiated with 2 shots with an energy density of 200 to 400 mJ / cm ² , for example, 250 mJ / cm ² . In addition, the laser beam was irradiated while heating the substrate to 300 ° C. in order to increase the effect of the laser beam irradiation. You may heat a board | substrate to the temperature of 200-450 degreeC.

레이저 비임으로서는, XeCl(파장 308nm), ArF(파장 193nm)등의 레이저가 사용될 수도 있다. 또한, 레이저 비임 대신에, 레이저 비임과 동등한 강광(强光)을 조사할 수도 있다. 규소막을 선택적으로 가열할 수 있게 하기 때문에, 단시간 적외광을 조사하여 행하는 RTA(급속열어닐)이 특히 유용하다.(제3(c)도)As the laser beam, lasers such as XeCl (wavelength 308 nm) and ArF (wavelength 193 nm) may be used. In addition, instead of the laser beam, a strong light equivalent to the laser beam may be irradiated. Since the silicon film can be selectively heated, RTA (rapid thermal annealing) performed by irradiating infrared light for a short time is particularly useful. (Fig. 3 (c))

그리하여, 양호한 결정성을 갖는 규소막이 얻어질 수 있다. 그러한 처리의 결과로, 열어닐에 의해 결정화된 영역은 결정성이 향상된 규소막이 된다. 투과형 전자현미경으로의 관찰에 의하면, 본 발명의 결정화 방법후에 레이저가 조사된 영역에서는 동일 방향의 비교적 큰 결정이 관찰되었다.Thus, a silicon film having good crystallinity can be obtained. As a result of such a treatment, the region crystallized by openning becomes a silicon film with improved crystallinity. According to observation with a transmission electron microscope, relatively large crystals in the same direction were observed in the region to which the laser was irradiated after the crystallization method of the present invention.

마지막으로, 통상의 TFT의 제작방법과 같은 방법으로, 층간절연물(38)로서 두께 5000Å의 산화규소막을 퇴적하고, 그 층간절연물에 홀을 형성하여, 소스 및 드레인영역에 배선·전극(39A 39B)을 형성하였다. 배선·전극의 재료로서는, 알루미늄, 티탄, 질화티탄 또는 그들의 다층막이 적당하다. 본 실시예에서는, 질화티탄(두께 1000Å)과 알루미늄(두께 5000Å)의 다층막이 사용되었다. 상기한 공정에 의해 TFT(도면에서의 N채널형)가 제작되었다.(제3(d)도)Finally, a silicon oxide film having a thickness of 5000 kPa is deposited as the interlayer insulator 38, and a hole is formed in the interlayer insulator, in the same manner as a conventional TFT manufacturing method, and the wiring and electrodes 39A 39B are formed in the source and drain regions. Formed. As a material of a wiring and an electrode, aluminum, titanium, titanium nitride, or those multilayer films are suitable. In this embodiment, a multilayer film of titanium nitride (thickness of 1000 GPa) and aluminum (thickness of 5000 GPa) was used. By the above-described process, a TFT (N-channel type in the figure) was produced (Fig. 3 (d)).

[제4실시예]Fourth Embodiment

본 실시예는, 결정화를 촉진시키는 촉매원소를 함유하는 용액에 의해 비정질 규소막에 촉매원소를 도입시키는 예이다.This embodiment is an example in which a catalyst element is introduced into an amorphous silicon film by a solution containing a catalyst element for promoting crystallization.

그 제작공정을 제4도를 참조하여 아래에 설명한다. 먼저, 예를 들어 10cm²의 기판(코닝 7059)(40)상에 두께 2000Å의 하지 산화규소막(41)을 플라즈마 CVD법에 의해 형성한 다음, 그 위에 두께 200~3000Å, 바람직하게는 500~1500Å의 비정질 규소막을 플라즈마 CVD법 또는 감압 CVD법에 의해 형성하였다. 이 비정질 규소막은 350~450℃에서 0.1~2시간 어닐함으로써 탈수소화하여 막내의 수소 농도를 5 원자% 이하로 낮춤으로써 쉽게 결정화될 수 있었다. 그 다음, 이것은 패터닝하여, 섬형상 규소영역(42)을 형성하였다.The fabrication process is described below with reference to FIG. First, a base silicon oxide film 41 having a thickness of 2000 GPa is formed on a 10 cm ² substrate (Corning 7059) 40 by, for example, plasma CVD, and thereafter, a thickness of 200 to 3000 GPa, preferably 500 to An amorphous silicon film of 1500 Hz was formed by plasma CVD or reduced pressure CVD. This amorphous silicon film could be easily crystallized by annealing at 350 to 450 DEG C for 0.1 to 2 hours to lower the hydrogen concentration to 5 atomic% or less. This was then patterned to form island-like silicon regions 42.

그 다음, RF 플라즈마 CVD법, ECR 플라즈마 CVD법 또는 스퍼터링법에 의해, 게이트 절연막으로서 기능하는 두께 500~1500Å의 산화규소막(43)을 형성하였다. 플라즈마 CVD법이 채용된 경우에는, 원료가스로서 TEOS(테트라에톡시실란)과 산소를 사용함으로써 좋은 결과가 얻어질 수 있었다. 그후, 1%의 규소를 함유하는 탄탈막(두께 5000Å)을 스퍼터링법에 의해 퇴적하고, 이것을 패터닝하여 게이트 배선·전극(44)을 형성하였다. 게이트 전극의 재료로서, 티탄, 규소, 크롬 또는 알루미늄이 사용될 수도 있다.Then, a silicon oxide film 43 having a thickness of 500-1500 Å functioning as a gate insulating film was formed by RF plasma CVD method, ECR plasma CVD method or sputtering method. When the plasma CVD method is employed, good results can be obtained by using TEOS (tetraethoxysilane) and oxygen as the source gas. Thereafter, a tantalum film containing a silicon of 1% (thickness of 5000 kPa) was deposited by the sputtering method, and then patterned to form a gate wiring electrode 44. As the material of the gate electrode, titanium, silicon, chromium or aluminum may be used.

그 다음, 3% 주석산의 에틸렌 글리콜 용액에 기판을 담그고, 백금을 음극으로 그리고 탄탈 배선을 양극으로 하여, 그들 사이에 전류를 흐르게 함으로써 양극 산화를 행하였다. 처음에는 전압이 2V/분으로 상승하도록 전류를 인가하고, 220V에 도달한 때 전압을 일정하게 하고, 전류가 10㎂/m²이하로 감소되었을 때 전류를 정지시켰다. 그 결과, 두께 2000Å의 양극산화물(산화탄탈)(45)이 형성되었다. 마찬가지로, 게이트 전극으로서, 티탄, 알루미늄 또는 규소를 사용한 경우에는, 양극산화물로서 산화티탄, 산화알루미늄 또는 산화규소가 얻어질 수 있다.(제4(a)도)Subsequently, the substrate was immersed in an ethylene glycol solution of 3% tartaric acid, and anodic oxidation was carried out by flowing a current between them with platinum as a cathode and tantalum wiring as an anode. Initially, a current was applied so that the voltage rose to 2 V / min, the voltage was made constant when 220 V was reached, and the current was stopped when the current was reduced below 10 mA / m ² . As a result, an anodic oxide (tantalum oxide) 45 having a thickness of 2000 GPa was formed. Similarly, in the case where titanium, aluminum or silicon is used as the gate electrode, titanium oxide, aluminum oxide or silicon oxide can be obtained as the anode oxide. (Fig. 4 (a))

다음에, 플라즈마 도핑법에 의해 불순물을 도입하였다. 도핑 가스로서는, N형 TFT에 대해서는 포스핀(PH₃)을 사용하고, P형 TFT에 대해서는 디보란(B₂H₆)을 사용하였다. 도면에는 N형 TFT가 나타내어져 있다. 가속전압은 포스핀의 경우 80keV이고, 디보란의 경우에는 65keV이었다. 그리하여, 불순물영역(46A, 46B)이 형성되었다. 이때, 불순물영역과 게이트 전극은 도면에서 보여지는 바와 같이 오프셋 상태로 되어 있다.(제4(b)도)Next, impurities were introduced by the plasma doping method. As the doping gas, phosphine (PH ₃ ) was used for the N-type TFT, and diborane (B ₂ H ₆ ) was used for the P-type TFT. In the figure, an N-type TFT is shown. The acceleration voltage was 80 keV for phosphine and 65 keV for diborane. Thus, impurity regions 46A and 46B were formed. At this time, the impurity region and the gate electrode are in an offset state as shown in the figure (Fig. 4 (b)).

그 다음, 불순물영역상의 산화규소막(43)에 구멍을 형성하였다. 그후, 산소분위기중에서 5분간 자외선을 조사함으로써 얇은 산화규소막(51)을 형성하였다. 이 산화규소막(51)의 두께는 20~50Å 정도인 것으로 추정되었다.Then, holes were formed in the silicon oxide film 43 on the impurity region. Thereafter, ultraviolet rays were irradiated for 5 minutes in an oxygen atmosphere to form a thin silicon oxide film 51. It is estimated that the thickness of this silicon oxide film 51 is about 20-50 microseconds.

이 산화규소막은 후의 공정에서 도포되는 용액의 습윤성을 향상시키기 위해 형성되었다. 이 상태에서, 100ppm(중량환산으로)의 니켈이 첨가된 초산염 용액을 본 실시예에서는 10cm²의 기판에 5ml 적하(滴下)하였다. 이때, 스피너(41)에 의해 50rpm으로 10초간 스핀 코팅함으로써 기판의 전체 표면에 균일한 수막(水膜)(52)이 형성되었다. 다음, 이 상태를 5분간 유지한 후, 스피터(41)를 사용하여 2000rpm으로 60초간 스핀 건조시켰다. 한편, 스피너를 0~150rpm으로 회전시키면서 그 스피너상에 기판을 유지시킬 수도 있다.(제4(c)도)This silicon oxide film was formed in order to improve the wettability of the solution applied in a later step. In this state, 5 ml of the acetate solution to which 100 ppm (by weight) of nickel was added was added to the 10 cm <^2> board | substrate in this Example. At this time, the spinner 41 spin-coated at 50 rpm for 10 seconds to form a uniform water film 52 on the entire surface of the substrate. Next, after maintaining this state for 5 minutes, spin drying was carried out at 2000 rpm for 60 seconds using the sputter 41. On the other hand, it is also possible to hold the substrate on the spinner while rotating the spinner at 0 to 150 rpm (FIG. 4 (c)).

제4(c)도는 하나의 TFT만이 제공된 기판이 스피너(41)상에 배치된 것처럼 나타내어져 있으나, 실제로는 많은 수의 TFT가 기판(40)상에 형성되어 있다.4C shows that a substrate provided with only one TFT is disposed on the spinner 41, but in practice, a large number of TFTs are formed on the substrate 40. In FIG.

그 다음, 질소분위기중에서 550℃로 4시간 열처리함으로써 비정질 규소막, 즉, 섬형상 규소영역(42)을 결정화시켰다. 이때, 니켈이 도입된 영역(산화규소막(51)과 접하는 영역)으로부터 니켈이 도입되지 않은 영역으로 수평방향으로 결정이 성장하였다.Then, an amorphous silicon film, that is, island-shaped silicon region 42, was crystallized by heat treatment at 550 ° C. for 4 hours in a nitrogen atmosphere. At this time, crystals grew in the horizontal direction from the region where nickel was introduced (the region in contact with the silicon oxide film 51) to the region where nickel was not introduced.

제3실시예에서 설명된 막을 얻기 위해 레이저 또는 동등한 강광을 조사함으로써 결정성 규소막의 결정성을 향상시키는 것이 효과적이다. 그 규소막내의 니켈 농도가 제3실시예에서는 비교적 높기 때문에, 규소막내의 니켈이 석출하고, 약 0.1~10마이크론의 규화니켈 입자가 레이저 조사에 의해 규소막내에 형성되어, 막의 모오폴로지(morphology)를 나쁘게 하였다. 그러나, 본 실시예에서는 니켈 농도를 제3실시예보다 많이 감소시킬 수 있기 때문에, 규화니켈의 석출이 없고, 레이저 조사에 의해 막이 거칠게 되는 것이 방지될 수 있었다.It is effective to improve the crystallinity of the crystalline silicon film by irradiating a laser or equivalent strong light to obtain the film described in the third embodiment. Since the nickel concentration in the silicon film is relatively high in the third embodiment, nickel in the silicon film is precipitated, and nickel silicide particles of about 0.1 to 10 microns are formed in the silicon film by laser irradiation, and the morphology of the film ) Badly. However, in this embodiment, since the nickel concentration can be reduced more than in the third embodiment, there is no precipitation of nickel silicide, and the film can be prevented from being rough by laser irradiation.

제5도는, 결정화 공정 종료후 부호 50으로 나타낸 영역의 니켈 농도를 SIMS(이차이온질량분석법)로 조사한 결과를 보여준다. 이 영역은, 니켈이 직접 도입된 영역으로부터의 결정성장에 의해 결정화된 영역이고, TFT의 채널형성영역으로 기능한다. 니켈이 직접 도입된 영역의 니켈 농도는 제5도에 나타내어진 농도 분포보다 1자리수 만큼 더 높은 농도를 보인다는 것이 확인되었다. 즉, 채널형성영역의 니켈 농도는, 제5도에 나타내어진 바와 같이, 완성후의 TFT의 소스/드레인영역의 니켈농도에 비하여 1 자리수 이상 만큼 적다는 것이 확인되었다.5 shows the results of the investigation of nickel concentration in the region indicated by the sign 50 after the end of the crystallization step by SIMS (secondary ion mass spectrometry). This region is a region crystallized by crystal growth from a region in which nickel is directly introduced, and functions as a channel forming region of the TFT. It was confirmed that the nickel concentration in the region where nickel was directly introduced shows a concentration higher by one order than the concentration distribution shown in FIG. That is, as shown in FIG. 5, it was confirmed that the nickel concentration of the channel formation region was as small as one order or more as compared to the nickel concentration of the source / drain region of the completed TFT.

제5도에 나타낸 니켈 농도는 용액내의 니켈 농도를 제어함으로써 제어될 수 있다. 본 실시예에서는 용액내의 니켈 농도가 100ppm이었지만, 10ppm의 니켈 농도로도 결정화하는 것이 가능하다는 것이 밝혀졌다. 이 경우, 제5도에 나타낸 니켈 농도는 1 자리수 만큼 더 감소될 수 있다. 그러나, 용액내의 니켈 농도가 감소되는 경우, 니켈이 도입된 영역으로부터 수평방향으로의 결정성장의 거리가 짧아진다는 문제가 발생한다.The nickel concentration shown in FIG. 5 can be controlled by controlling the nickel concentration in the solution. Although the nickel concentration in the solution was 100 ppm in this example, it was found that crystallization was possible even at a nickel concentration of 10 ppm. In this case, the nickel concentration shown in FIG. 5 can be further reduced by one order. However, when the nickel concentration in the solution is reduced, a problem arises that the distance of crystal growth in the horizontal direction from the region where nickel is introduced is shortened.

마지막으로, 통상의 TFT의 제작방법과 같은 방법으로, 층간절연물(48)로 기능하는 두께 5000Å의 산화규소막을 퇴적하고, 이 층간절연물에 콘택트 홀을 형성하여, 소스 및 드레인영역에 배선·전극(49A, 49B)을 형성하였다. 배선·전극의 재료로서는, 알루미늄, 티탄, 질화티탄 또는 그들의 다층막이 적당하다. 본 실시예에서는 질화티탄(두께 1000Å)과 알루미늄(두께 5000Å)의 다층막이 사용되었다.(제4(d)도)Finally, a silicon oxide film having a thickness of 5000 Å functioning as an interlayer insulator 48 is deposited in the same manner as a conventional TFT fabrication method, and a contact hole is formed in the interlayer insulator to form wiring and electrodes in the source and drain regions. 49A, 49B). As a material of a wiring and an electrode, aluminum, titanium, titanium nitride, or those multilayer films are suitable. In this embodiment, a multilayer film of titanium nitride (thickness of 1000 kPa) and aluminum (thickness of 5000 kPa) was used. (Fig. 4 (d))

본 실시예에서는 촉매원소를 함유하는 용액으로서 초산염 용액이 사용되었지만, 수용액, 유기용매 용액 등을 사용할 수도 있다. 여기서, 촉매원소는 화합물로서가 아니라, 분산된 물질로서 함유될 수도 있다.In this embodiment, an acetate solution was used as the solution containing the catalytic element, but an aqueous solution, an organic solvent solution, or the like can also be used. Here, the catalytic element may be contained as a dispersed material, not as a compound.

촉매원소를 함유하는 용매로서는, 극성 용매인 물, 알코올, 산, 암모니아로부터 선택된 하나의 용매가 사용될 수 있다.As the solvent containing the catalytic element, one solvent selected from water, alcohol, acid and ammonia, which are polar solvents, can be used.

니켈이 촉매로서 사용되고 극성 용매에 함유되는 경우, 그 니켈은 니켈화합물로서 도입된다. 니켈화합물로서는, 취화니켈, 초산니켈, 수산니켈, 탄산니켈, 염화니켈, 옥화니켈, 질산니켈, 황산니켈, 개미산니켈, 니켈 아세틸아세토네이트, 4-시클로헥실 낙산 니켈, 산화니켈 및 수산화니켈로부터 선택된 하나의 화합물이 대표적으로 사용된다.When nickel is used as a catalyst and contained in a polar solvent, the nickel is introduced as a nickel compound. The nickel compound is selected from nickel embrittlement, nickel acetate, nickel hydroxide, nickel carbonate, nickel chloride, nickel oxide, nickel nitrate, nickel sulfate, nickel formate, nickel acetylacetonate, 4-cyclohexyl butyrate nickel, nickel oxide and nickel hydroxide. One compound is representatively used.

용매로서는, 무극성 용매인 벤젠, 톨루엔, 크실렌, 사염화탄소, 클로로포름, 에테르로부터 선택된 하나가 사용될 수도 있다. 이 경우, 니켈은 니켈화합물로서 도입된다. 니켈화합물로서는, 니켈 아세틸아세토네이트 및 2-에틸핵산산 니켈로부터 선택된 하나의 화합물이 대표적으로 사용된다.As the solvent, one selected from benzene, toluene, xylene, carbon tetrachloride, chloroform and ether which are nonpolar solvents may be used. In this case, nickel is introduced as a nickel compound. As the nickel compound, one compound selected from nickel acetylacetonate and nickel 2-ethylnucleate is typically used.

또한, 피(被)도표면에 대한 밀착성을 향상시키고 그 면의 흡착성을 제어하기 위해, 촉매원소를 함유하는 용액에 계면활성제를 첨가하는 것이 유용하다. 피도표면에 미리 계면활성제를 도포할 수 있다. 촉매원소로서 니켈이 사용되는 경우, 니켈 단체(單體)를 산으로 용해시켜 용액으로 하여야 한다.In addition, it is useful to add a surfactant to a solution containing a catalytic element in order to improve the adhesion to the surface to be treated and to control the adsorption property of the surface. Surfactants may be applied to the surface to be coated in advance. When nickel is used as the catalytic element, the nickel single substance must be dissolved in an acid to form a solution.

촉매원소로서의 니켈이 완전히 용해된 용액을 사용하는 경우를 설명하였지만, 니켈을 완전히 용해함이 없이 니켈 단체 도는 니켈화합물로 이루어진 분말을 분산매에 균질하게 분산시킨 에멀젼과 같은 재료를 사용할 수도 있다. 그러한 용액으로서는, 도쿄 오카 고교 가부시키가이샤에서 제조한 OCD(Ohka Diffusion Source)가 사용될 수 있다. OCD 용액의 사용은, 막 형성을 위한 표면에 그 용액을 도포하고 200℃ 정도에서 소성함으로써 산화규소막을 용이하게 형성할 수 있게 한다. 또한, 불순물을 자유롭게 첨가할 수 있게 하므로, 그 용액이 사용될 수 있다.Although the case where a solution in which nickel is completely dissolved as a catalyst element is used has been described, a material such as an emulsion in which a powder of nickel single or a nickel compound is homogeneously dispersed in a dispersion medium may be used without completely dissolving nickel. As such a solution, Oka Diffusion Source (OCD) manufactured by Tokyo Oka Kogyo Co., Ltd. may be used. The use of an OCD solution makes it easy to form a silicon oxide film by applying the solution to the surface for film formation and firing at about 200 ° C. In addition, since the impurity can be added freely, the solution can be used.

상기한 설명은 촉매원소로서 니켈 이외의 재료가 사용되는 경우에도 적용된다. 또한 용액으로서 2-에틸헥산산 니켈의 톨루엔 용액과 같은 무극성 용매를 사용하는 경우에는, 비정질 규소막의 표면에 직접 도포할 수 있다. 이 경우, 레지시트를 도포하는데 사용되는 접착제와 같은 그러한 재료를 미리 도포하는 것이 효과적이다. 그러나, 비정질 규소에의 촉매원소의 도핑이 저해되기 때문에, 용액을 너무 많이 도포하지 않도록 주의하여야 한다.The above description also applies when a material other than nickel is used as the catalyst element. In addition, when using a nonpolar solvent like a toluene solution of nickel 2-ethylhexanoate as a solution, it can apply | coat directly to the surface of an amorphous silicon film. In this case, it is effective to apply such material in advance, such as an adhesive used to apply the resist sheet. However, care should be taken not to apply too much solution, since doping of the catalytic element to amorphous silicon is inhibited.

용액에 함유되는 촉매원소의 양은 용액의 종류에 의존적이지만, 용액에 대한 그의 양이 일반적으로 200~1ppm, 바람직하게는 50~1ppm(중량환산으로)인 것이 바람직하다. 이 값은 결정화 완료후의 막내의 니켈 농도와 플루오르화 수소산에 대한 저항성을 고려하여 결정된다.The amount of the catalytic element contained in the solution depends on the kind of the solution, but the amount thereof in the solution is generally 200 to 1 ppm, preferably 50 to 1 ppm (by weight). This value is determined in consideration of the nickel concentration in the film after completion of crystallization and resistance to hydrofluoric acid.

상기한 바와 같이, 본 발명에서는, 종래의 어려웠던 결정성장 방향의 제어를 행할 수 있어, 박막트랜지스터의 신뢰성과 생산수율을 현저하게 향상시킬 수 있다. 또한, 본 발명에 필요한 설비, 장치와 기술은 매우 일반적이고, 양산성이 매우 우수하기 때문에, 본 발명은 산업에 막대한 이익을 준다. 따라서, 본 발명은 공업상 유익한 발명이다.As described above, in the present invention, it is possible to control the crystal growth direction which has been difficult in the prior art, and the reliability and production yield of the thin film transistor can be remarkably improved. In addition, since the equipment, apparatus and technology necessary for the present invention are very general and the mass production is very excellent, the present invention brings enormous advantages to the industry. Therefore, this invention is industrially advantageous invention.

Claims

절연표면상에 반도체층을 형성하는 공정과, 도펀트 불순물을 선택적으로 도입하여 상기 반도체층에 소스 및 드레인영역을 형성하는 공정과, 상기 반도체층의 적어도 하나의 제1 부분에 금속 함유 결정화 조장 재료를 선택적으로 배치하는 공정, 및 결정화가 상기 제1 부분으로부터 상기 반도체층을 통과하여 진행하고 상기 반도체층의 제2 부분에서 종결하도록, 상기 결정화 조장 재료를 사용하여 상기 반도체층을 결정화시키는 공정을 포함하고, 여기서, 상기 소스 및 드레인영역중 적어도 하나가 상기 반도체층의 상기 제2 부분을 포함하는 것을 특징으로 하는 반도체장치 제작방법.Forming a semiconductor layer on the insulating surface, selectively introducing dopant impurities to form source and drain regions in the semiconductor layer, and forming a metal-containing crystallization promoter material in at least one first portion of the semiconductor layer. Selectively disposing and crystallizing the semiconductor layer using the crystallization promoter material such that crystallization proceeds from the first portion through the semiconductor layer and terminates at the second portion of the semiconductor layer; Wherein at least one of the source and drain regions comprises the second portion of the semiconductor layer.

제1항에 있어서, 상기 반도체층이 비정질 규소를 포함하는 것을 특징으로 하는 반도체장치 제조방법.The method of manufacturing a semiconductor device according to claim 1, wherein the semiconductor layer comprises amorphous silicon.

제1항에 있어서, 상기 금속 함유 결정화 조장 재료가 금속 규화물을 포함하는 것을 특징으로 하는 반도체장치 제조방법.The method of manufacturing a semiconductor device according to claim 1, wherein said metal-containing crystallization promoter material comprises metal silicide.

제1항에 있어서, 상기 결정화 공정후의 상기 반도체층이 0.01∼5 원자%의 농도로 수소를 함유하는 것을 특징으로 하는 반도체장치 제조방법.The semiconductor device manufacturing method according to claim 1, wherein the semiconductor layer after the crystallization step contains hydrogen at a concentration of 0.01 to 5 atomic%.

제1항에 있어서, 상기 금속이 Ni, Pt, Pd, Fe, Co로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체장치 제조방법.The method of claim 1, wherein the metal is selected from the group consisting of Ni, Pt, Pd, Fe, and Co.

제1항에 있어서, 상기 결정화 공정전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제조방법.The method of claim 1, further comprising: patterning the semiconductor layer before the crystallization process.

절연표면상에 반도체층을 형성하는 공정과, 도펀트 불순물을 선택적으로 도입하여 상기 반도체층에 소스 및 드레인영역을 형성하는 공정과, 상기 반도체층의 적어도 일 부분에 선택적으로 금속 함유 결정화 조장 재료를 직접 첨가하는 공정, 및 상기 결정화 조장 재료를 사용하여 상기 반도체층을 결정화시키는 공정을 포함하고, 여기서, 상기 소스 및 드레인영역중 적어도 하나가 상기 반도체층의 상기 일부분을 포함하는 것을 특징으로 하는 반도체장치 제조방법.Forming a semiconductor layer on an insulating surface, selectively introducing dopant impurities to form source and drain regions in the semiconductor layer, and selectively depositing a metal-containing crystallization promoter material in at least a portion of the semiconductor layer. And a step of crystallizing the semiconductor layer using the crystallization facilitating material, wherein at least one of the source and drain regions comprises the portion of the semiconductor layer. Way.

제7항에 있어서, 상기 반도체층이 비정질 규소를 포함하는 것을 특징으로 하는 반도체장치 제조방법.8. The method of claim 7, wherein the semiconductor layer comprises amorphous silicon.

제7항에 있어서, 상기 금속 함유 결정화 조장 재료가 금속 규화물을 포함하는 것을 특징으로 하는 반도체장치 제조방법.8. The method of claim 7, wherein the metal-containing crystallization promoter material comprises a metal silicide.

제7항에 있어서, 상기 결정화 공정후의 상기 반도체층이 0.01∼5 원자%의 농도로 수소를 함유하는 것을 특징으로 하는 반도체장치 제조방법.The semiconductor device manufacturing method according to claim 7, wherein the semiconductor layer after the crystallization step contains hydrogen at a concentration of 0.01 to 5 atomic%.

제7항에 있어서, 상기 금속이 Ni, Pt, Pd, Fe, Co로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체장치 제조방법.8. The method of claim 7, wherein the metal is selected from the group consisting of Ni, Pt, Pd, Fe, and Co.

제7항에 있어서, 상기 결정화 공정전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제조방법.8. The method of claim 7, further comprising the step of patterning the semiconductor layer prior to the crystallization process.

절연표면상에 반도체층을 형성하는 공정과, 도펀트 불순물을 선택적으로 도입하여 상기 반도체층에 소스 및 드레인영역을 형성하는 공정을 포함하고, 여기서, 상기 소스 및 드레인영역중 적어도 하나가, 금속 함유 결정화 조장 재료가 직접 첨가된 부분을 포함하는 것을 특징으로 하는 반도체장치 제조방법.Forming a semiconductor layer on an insulating surface, and selectively introducing dopant impurities to form source and drain regions in the semiconductor layer, wherein at least one of the source and drain regions is a metal-containing crystallization; A method for manufacturing a semiconductor device, comprising a portion to which an auxiliary material is added directly.

제13항에 있어서, 상기 반도체층이 비정질 규소를 포함하는 것을 특징으로 하는 반도체장치 제조방법.The method of manufacturing a semiconductor device according to claim 13, wherein said semiconductor layer comprises amorphous silicon.

제13항에 있어서, 상기 금속 함유 결정화 조장 재료가 금속 규화물을 포함하는 것을 특징으로 하는 반도체장치 제조방법.The semiconductor device manufacturing method according to claim 13, wherein the metal-containing crystallization promoter material comprises metal silicide.

제13항에 있어서, 상기 방법이 상기 소스 및 드레인영역을 형성한 후 상기 반도체층을 결정화시키는 공정을 더 포함하고, 상기 결정화 공정후의 상기 반도체층이 0.01∼5 원자%의 농도로 수소를 함유하는 것을 특징으로 하는 반도체장치 제조방법.14. The method of claim 13, further comprising the step of crystallizing the semiconductor layer after forming the source and drain regions, wherein the semiconductor layer after the crystallization process contains hydrogen at a concentration of 0.01 to 5 atomic%. A semiconductor device manufacturing method, characterized in that.

제13항에 있어서, 상기 금속이 Ni, Pt, Pd, Fe, Co로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체장치 제조방법.The method of claim 13, wherein the metal is selected from the group consisting of Ni, Pt, Pd, Fe, and Co.

제16항에 있어서, 상기 결정화 공정전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제조방법.The method of claim 16, further comprising patterning the semiconductor layer before the crystallization process.

절연표면상에 반도체층을 형성하는 공정과, 도펀트 불순물을 선택적으로 도입하여 상기 반도체층에 소스 및 드레인영역을 형성하는 공정과, 상기 반도체층의 적어도 2개의 부분에 금속 함유 결정화 조장 재료를 선택적으로 배치하는 공정, 및 상기 결정화 조장 재료를 사용하여 상기 반도체층을 결정화시키는 공정을 포함하고, 여기서, 상기 소스 및 드레인영역중 적어도 하나가, 상기 2개의 부분으로부터 성장하는 결정이 서로 만나는 부분을 포함하는 것을 특징으로 하는 반도체장치 제조방법.Forming a semiconductor layer on an insulating surface, selectively introducing dopant impurities to form source and drain regions in the semiconductor layer, and selectively selecting a metal-containing crystallization promoter material in at least two portions of the semiconductor layer And a step of crystallizing the semiconductor layer using the crystallization promoting material, wherein at least one of the source and drain regions includes a portion where crystals growing from the two portions meet each other. A semiconductor device manufacturing method, characterized in that.

제19항에 있어서, 상기 반도체층이 비정질 규소를 포함하는 것을 특징으로 하는 반도체장치 제조방법.20. The method of claim 19, wherein the semiconductor layer comprises amorphous silicon.

제19항에 있어서, 상기 금속 함유 결정화 조장 재료가 금속 규화물을 포함하는 것을 특징으로 하는 반도체장치 제조방법.20. The method of manufacturing a semiconductor device according to claim 19, wherein said metal-containing crystallization promoter material comprises metal silicides.

제19항에 있어서, 상기 결정화 공정후의 상기 반도체층이 0.01∼5 원자%의 농도로 수소를 함유하는 것을 특징으로 하는 반도체장치 제조방법.20. The method of manufacturing a semiconductor device according to claim 19, wherein said semiconductor layer after said crystallization step contains hydrogen at a concentration of 0.01 to 5 atomic%.

제19항에 있어서, 상기 금속이 Ni, Pt, Pd, Fe, Co로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체장치 제조방법.20. The method of claim 19, wherein the metal is selected from the group consisting of Ni, Pt, Pd, Fe, and Co.

제19항에 있어서, 상기 결정화 공정전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제조방법.20. The method of claim 19, further comprising the step of patterning the semiconductor layer before the crystallization process.

절연표면상에 반도체층을 형성하는 공정과, 도펀트 불순물을 상기 반도체층에 선택적으로 도입하여, N형 또는 P형 도전성을 가지는 적어도 하나의 불순물 도핑 영역을 형성하는 공정과, 상기 반도체층의 적어도 하나의 제1 부분에 금속 함유 결정화 조장 재료를 선택적으로 배치하는 공정, 및 결정화가 상기 제1 부분으로부터 상기 반도체층을 통과하여 진행하고 상기 반도체층의 제2 부분에서 종결하도록, 상기 결정화 조장 재료를 사용하여 상기 반도체층을 결정화시키는 공정을 포함하고, 여기서, 상기 불순물 도핑 영역이 상기 반도체층의 상기 제2 부분을 포함하는 것을 특징으로 하는 반도체장치 제조방법.Forming a semiconductor layer on an insulating surface, selectively introducing dopant impurities into the semiconductor layer to form at least one impurity doped region having N-type or P-type conductivity, and at least one of the semiconductor layers Selectively disposing a metal-containing crystallization promoter material in the first portion of the substrate, and using the crystallization promoter material so that crystallization proceeds from the first portion through the semiconductor layer and terminates in the second portion of the semiconductor layer. And crystallizing the semiconductor layer, wherein the impurity doped region comprises the second portion of the semiconductor layer.

제25항에 있어서, 상기 반도체층이 비정질 규소를 포함하는 것을 특징으로 하는 반도체장치 제조방법.26. The method of claim 25, wherein the semiconductor layer comprises amorphous silicon.

제25항에 있어서, 상기 금속 함유 결정화 조장 재료가 금속 규화물을 포함하는 것을 특징으로 하는 반도체장치 제조방법.A method according to claim 25, wherein said metal-containing crystallization promoter material comprises metal silicides.

제25항에 있어서, 상기 결정화 공정후의 상기 반도체층이 0.01∼5 원자%의 농도로 수소를 함유하는 것을 특징으로 하는 반도체장치 제조방법.A method according to claim 25, wherein the semiconductor layer after the crystallization step contains hydrogen at a concentration of 0.01 to 5 atomic%.

제25항에 있어서, 상기 금속이 Ni, Pt, Pd, Fe, Co로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체장치 제조방법.26. The method of claim 25, wherein the metal is selected from the group consisting of Ni, Pt, Pd, Fe, and Co.

제25항에 있어서, 상기 결정화 공정전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제조방법.27. The method of claim 25, further comprising patterning the semiconductor layer before the crystallization process.

절연표면상에 반도체층을 형성하는 공정과, 도펀트 불순물을 상기 반도체층에 선택적으로 도입하여, N형 또는 P형 도전성을 가지는 적어도 하나의 불순물 도핑 영역을 형성하는 공정과, 상기 반도체층의 적어도 일 부분에 금속 함유 결정화 조장 재료를 직접 첨가하는 공정, 및 결정화가 상기 결정화 조장 재료를 사용하여 상기 반도체층을 결정화시키는 공정을 포함하고, 여기서, 상기 불순물 도핑 영역이 상기 반도체층의 상기 일 부분을 포함하는 것을 특징으로 하는 반도체장치 제작방법.Forming a semiconductor layer on an insulating surface, selectively introducing dopant impurities into the semiconductor layer to form at least one impurity doped region having N-type or P-type conductivity, and at least one of the semiconductor layers Directly adding a metal-containing crystallization promoter material to the portion, and crystallization to crystallize the semiconductor layer using the crystallization promoter material, wherein the impurity doped region comprises the portion of the semiconductor layer. A semiconductor device manufacturing method characterized in that.

제31항에 있어서, 상기 반도체층이 비정질 규소를 포함하는 것을 특징으로 하는 반도체장치 제작방법.32. The method of claim 31 wherein the semiconductor layer comprises amorphous silicon.

제31항에 있어서, 상기 금속 함유 결정화 조장 재료가 금속 규화물을 포함하는 것을 특징으로 하는 반도체장치 제작방법.32. The method of claim 31 wherein the metal containing crystallization promoter material comprises a metal silicide.

제31항에 있어서, 상기 결정화 공정후의 상기 반도체층이 0.01~5 원자%의 농도로 수소를 함유하는 것을 특징으로 하는 반도체장치 제작방법.32. The method of manufacturing a semiconductor device according to claim 31, wherein said semiconductor layer after said crystallization step contains hydrogen at a concentration of 0.01 to 5 atomic%.

제31항에 있어서, 상기 금속이 Ni, Pt, Pd, Fe, Co로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체장치 제작방법.32. The method of claim 31, wherein the metal is selected from the group consisting of Ni, Pt, Pd, Fe, and Co.

제31항에 있어서, 상기 결정화 공정전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.32. The method of claim 31, further comprising the step of patterning the semiconductor layer prior to the crystallization process.

절연표면상에 반도체층을 형성하는 공정과, 도펀트 불순물을 상기 반도체층이 선택적으로 도입하여, N형 또는 P형 도전성을 가지는 적어도 하나의 불순물 도핑 영역을 형성하는 공정을 포함하고, 여기서, 상기 불순물 도핑 영역이, 금속 함유 결정화 조장 재료가 직접 첨가된 부분을 포함하는 것을 특징으로 하는 반도체장치 제작방법.Forming a semiconductor layer on an insulating surface, and selectively introducing dopant impurities into the semiconductor layer to form at least one impurity doped region having N-type or P-type conductivity, wherein the impurities A method for fabricating a semiconductor device, wherein the doped region includes a portion to which a metal-containing crystallization promoting material is added directly.

제37항에 있어서, 상기 반도체층이 비정질 규소를 포함하는 것을 특징으로 하는 반도체장치 제작방법.38. The method of claim 37, wherein the semiconductor layer comprises amorphous silicon.

제37항에 있어서, 상기 금속 함유 결정화 조장 재료가 금속 규화물을 포함하는 것을 특징으로 하는 반도체장치 제작방법.38. The method of claim 37, wherein the metal-containing crystallization promoter material comprises a metal silicide.

제37항에 있어서, 상기 방법이 상기 도펀트 불순물을 도입한 후 상기 반도체층을 결정화시키는 공정을 더 포함하고, 상기 결정화 공정후의 상기 반도체층이 0.01~5 원자%의 농도로 수소를 함유하는 것을 특징으로 하는 반도체장치 제작방법.38. The method of claim 37, further comprising the step of crystallizing the semiconductor layer after introducing the dopant impurity, wherein the semiconductor layer after the crystallization process contains hydrogen at a concentration of 0.01 to 5 atomic percent. A semiconductor device manufacturing method.

제37항에 있어서, 상기 금속이 Ni, Pt, Pd, Fe, Co로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체장치 제작방법.38. The method of claim 37, wherein the metal is selected from the group consisting of Ni, Pt, Pd, Fe, Co.

제40항에 있어서, 상기 결정화 공정전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.41. The method of claim 40, further comprising patterning the semiconductor layer before the crystallization process.

절연표면상에 반도체층을 형성하는 공정과, 도펀트 불순물을 상기 반도체층에 선택적으로 도입하여, N형 또는 P형 도전성을 가지는 적어도 하나의 불순물 도핑 영역을 형성하는 공정과, 상기 반도체층의 적어도 2개의 부분에 금속 함유 결정화 조장 재료를 선택적으로 배치하는 공정, 및 상기 결정화 조장 재료를 사용하여 상기 반도체층을 결정화시키는 공정을 포함하고, 여기서, 상기 불순물 도핑 영역이, 상기 2개의 부분으로부터 성장하는 결정이 서로 만나는 부분을 포함하는 것을 특징으로 하는 반도체장치 제작방법.Forming a semiconductor layer on an insulating surface, selectively introducing dopant impurities into the semiconductor layer to form at least one impurity doped region having N-type or P-type conductivity, and at least two of the semiconductor layers Selectively disposing a metal-containing crystallization promoting material in the two parts, and crystallizing the semiconductor layer using the crystallization promoting material, wherein the impurity doped region grows from the two parts; A method of fabricating a semiconductor device, comprising a portion where the two meet.

제43항에 있어서, 상기 반도체층이 비정질 규소를 포함하는 것을 특징으로 하는 반도체장치 제작방법.44. The method of claim 43, wherein said semiconductor layer comprises amorphous silicon.

제43항에 있어서, 상기 금속 함유 결정화 조장 재료가 금속 규화물을 포함하는 것을 특징으로 하는 반도체장치 제작방법.44. The method of claim 43, wherein said metal containing crystallization promoter material comprises metal silicides.

제43항에 있어서, 상기 결정화 공정후의 상기 반도체층이 0.01~5 원자%의 농도로 수소를 함유하는 것을 특징으로 하는 반도체장치 제작방법.44. The method of claim 43, wherein the semiconductor layer after the crystallization step contains hydrogen at a concentration of 0.01 to 5 atomic percent.

제43항에 있어서, 상기 금속이 Ni, Pt, Pd, Fe, Co로 이루어진 군으로부터 선택되는 것을 특징으로 하는 반도체장치 제작방법.44. The method of claim 43, wherein said metal is selected from the group consisting of Ni, Pt, Pd, Fe, Co.

제43항에 있어서, 상기 결정화 공정전에 상기 반도체층을 패터닝하는 공정을 더 포함하는 것을 특징으로 하는 반도체장치 제작방법.44. The method of claim 43, further comprising patterning the semiconductor layer before the crystallization process.