KR100232968B1 - Interface circuit of digital phone card and digital phone - Google Patents

Abstract

본 발명은 디지탈폰 카드와 디지탈폰의 인터페이스 회로에 관한 것으로, 특히, 접속선 수가 줄어든 디지탈 폰 카드와 디지탈 폰의 인터페이스 회로에 관한 것으로서, 본 발명에 의한 디지탈폰 카드와 디지탈폰의 인터페이스회로에 의하면 종래의 키폰전화기와 키폰전화기 카드의 연결라인은 4가닥이던 것을 2가닥으로 구현 가능하므로써 선로배선에 따른 비용상승을 줄일수 있다는 뛰어난 효과가 있다.The present invention relates to an interface circuit of a digital phone card and a digital phone, and more particularly, to an interface circuit of a digital phone card and a digital phone with a reduced number of connection lines, and according to the interface circuit of a digital phone card and a digital phone according to the present invention. The connection line of the conventional key-phone phone and the key-phone phone card has an excellent effect of reducing the cost increase due to the line wiring can be implemented by two strands that were four strands.

Description

디지탈폰 카드와 디지탈폰의 인터페이스 회로Interface circuit between digital phone card and digital phone

본 발명은 디지탈폰 카드와 디지탈폰의 인터페이스회로에 관한 것으로, 특히, 접속선 수가 줄어든 디지탈폰 카드와 디지탈폰의 인터페이스 회로에 관한 것이다.The present invention relates to an interface circuit of a digital phone card and a digital phone, and more particularly, to an interface circuit of a digital phone card and a digital phone with a reduced number of connection lines.

일반적으로, 키폰 시스템의 주장치(폰 카드)와 단말기(폰)사이에 송. 수신되는 음성 및 데이터의 이중 데이터를 송, 수신 하는 인터페이스 회로는 제1도와 같은 방식으로 이루어지는 바, 주장치(100)의 각 가입자 데이터 송, 수신 인터페이스용 트랜드(112, 122)가 각 단말기(210,220)의 데이터 송, 수신 인터페이스용 트랜스(212,222)를 통해 데이터 송, 수신회로(214,224)에 접속되어 각 단말기(210, 220)와 주장치(100) 사이에 이중 데이터를 송, 수신 할 수 있게 구성되어 있으며, (101)은 주장치의 마이크로 컴퓨터이고, 미설명부호 111, 121 211, 221은 통화 인터페이스용 트랜스이며, 미설명부호 213,223 및 215, 225는 각 단말기(210, 220)의 전화기 회로 및 마이크로 프로세서이다.Generally, a song is sent between the main device (phone card) and the terminal (phone) of the key phone system. The interface circuit for transmitting and receiving the dual data of the received voice and data is made in the same manner as in FIG. 1, and the trends 112 and 122 for each subscriber data transmission and reception interface of the host device 100 are each terminal 210 or 220. It is connected to the data transmission and reception circuits 214 and 224 through the data transmission and reception interface transformers 212 and 222, and is configured to transmit and receive dual data between the terminals 210 and 220 and the main device 100. Denoted at 101 is a microcomputer of the main apparatus, reference numerals 111, 121 211, and 221 denote transformers for a call interface, and reference numerals 213, 223, 215 and 225 denote telephone circuits and microprocessors of the terminals 210 and 220, respectively. .

따라서, 상기와 같은 종래의 이중 데이터 송, 수신 장치의 인터페이스회로에 있어서는 각 가입자 단말기(210, 220)에 해당되는 주장치(100)의 각 가입자 피시비(PCB)카드 마다 데이터 송, 수신 인터페이스용 트랜스(112,122)를 하나씩 두는 방식이므로 피시비 카드의 면적을 많이 차지하게 될 뿐만 아니라 원가 상승의 요인이 되었고, 특히 주장치(100)에 가입되는 단말기(210,220) 수가 증가함에 따라 주장치(100)의 데이터 송, 수신 인터페이스용 트랜스(112, 122)가 그에 비례해서 증가되어 주장치(100)의 부피가 커지고 원가가 상승되는 결점이 있었다.Therefore, in the interface circuit of the conventional dual data transmission / reception apparatus as described above, a data transmission / reception interface transformer (PCB) of each subscriber PCB (PCB) card of the main apparatus 100 corresponding to each subscriber station 210 (220) is used. Since 112, 122 are placed one by one, not only occupies a large area of the PCB card, but also caused a cost increase. In particular, as the number of terminals 210 and 220 joined to the host device 100 increases, data transmission and reception of the host device 100 are performed. The transformers 112 and 122 for the interface are increased in proportion to each other so that the volume of the main apparatus 100 is increased and the cost is increased.

이를 해결하고자 제2도와 같이 주장치(100)의 데이터 송, 수신 인터페이스용 트랜스(112, 122)가 각 단말기(210, 220)의 데이터 송, 수신 인터페이스용 트랜스(212,222)에 각각 접속되어 주장치(100)와 각 단말기(210)사이에 송, 수신되는 데이터를 인터페이스 시키는 회로에 있어서 상기 단말기(210, 220)의 데이터 송, 수신 인터페이스용 트랜스(212,222)의 일차권선(212a,222a)을 상기 주장치(100)의 데이터 송, 수신 인터페이스용 트랜스(112)의 이차권선(112b)에 서로 반대 극성으로 공통 접속하여 두 대의 단말기(210,220)에서 주장치(100)의 하나의 데이터 송, 수신 인터페이스용 트랜스(112)를 공용으로 사용할 수 있게 구성한 회로가 제안된바 있다.To solve this problem, the data transmission and reception interface transformers 112 and 122 of the main device 100 are connected to the data transmission and reception interface transformers 212 and 222 of each terminal 210 and 220, respectively, as shown in FIG. ) And the primary windings 212a and 222a of the data transmission and reception interface transformers 212 and 222 of the terminals 210 and 220 in a circuit for interfacing data transmitted and received between each terminal 210. The data transmission and reception interface 110 of the 100, the secondary winding (112b) of the common winding with the opposite polarity to each other in the two terminals (210, 220) in one data transmission, reception interface transformer 112 of the main device 100 Has been proposed to make a common use.

이는 주장치(100)의 데이터 송, 수신 인터페이스용 트랜스(112)의 이차권선 (112b)에 출력된 데이터가 단말기(210,220)의 데이터 송, 수신 인터페이스용 트렌스(212, 222)의 일차권선(212a, 222a)에 서로 반대극성으로 인가되므로 데이터 송, 수신 회로(214,224)에 서로 반대극성의 데이터가 인가된다.This means that the data output from the data winding of the main device 100 and the secondary winding 112b of the transformer 112 for receiving interface is transmitted to the primary windings 212a of the data transmission and reception interface transformers 212 and 222 of the terminals 210 and 220. Since 222a is applied in opposite polarities to each other, data of opposite polarities are applied to the data transmission and reception circuits 214 and 224.

따라서, 주장치(100)의 마이크로컴퓨터(101)에서 단말기(210,220)에 각각 송신할 데이터를 데이터 송, 수신 인터페이스용 트랜스(112)의 극성을 소프트웨어 적으로 제어하여 서로 반대 극성으로 송출하고 단말기(210,220)의 마이크로 프로세서(215,225)에서 정극성 데이터인가를 검출하여 수신하게 하면, 단말기(210,220)의 데이터 송, 수신 회로(214,224)에서 자기 측에 해당되는 데이터만 수신하게 된다. 일예로, 주장치(100)에서 단말기(210)로 송출할 데이터는 소프트웨어적으로 데이터 송, 수신 인터페이스용 트랜스(112)의 극성을 제어하여 정극성으로 출력하고, 단말기(220)로 송출할 데이터는 소프트웨어적으로 데이터 송, 수신 인터페이스용 트랜스(112)의 극성을 제어하여 부극성으로 출력한다고 하면, 주장치(100)의 데이터 송, 수신 인터페이스용 트랜스(112)의 이차권선(112b)에서 정극성의 데이터가 출력될 때 그 정극성의 데이터는 단말기(210)의 데이터 송, 수신 인터페이스용 트랜스(212)의 일차권선(212a)에는 그대로 인가되고, 단말기(210)의 데이터 송, 수신 회로(214)에는 정극성의 데이터가 인가되고, 단말기(220)의 데이터 송, 수신 회로(224)에는 부극성의 데이터가 인가된다. 따라서, 이에 단말기(210)의 마이크로 프로세서(215)에서 정극성을 검출하여 데이터 송, 수신 회로(214)에서만 그 데이터를 수신할 수 있게 되는 장점이 있다.Therefore, by controlling the polarity of the data transmission and reception interface transformer 112 in the microcomputer 101 of the host device 100 to the terminals 210 and 220, respectively, the polarity of the data is transmitted to the opposite polarity. When the microprocessor 215 or 225 detects the application of the positive polarity data, the data transmission and reception circuits 214 and 224 of the terminals 210 and 220 receive only data corresponding to their own side. For example, the data to be transmitted from the main device 100 to the terminal 210 is output in a positive polarity by controlling the polarity of the transformer 112 for data transmission and reception by software, and the data to be transmitted to the terminal 220 is When the polarity of the data transmission / reception interface transformer 112 is controlled by software and output in a negative polarity, the data of the positive polarity is transmitted by the secondary winding 112b of the data transmission and reception interface transformer 112 of the main apparatus 100. Is output to the primary winding 212a of the data transmission and reception interface transformer 212 of the terminal 210 as it is, and the positive electrode to the data transmission and reception circuit 214 of the terminal 210. The surname data is applied, and the negative data is applied to the data transmission / reception circuit 224 of the terminal 220. Accordingly, there is an advantage in that the microprocessor 215 of the terminal 210 can detect the positive polarity so that only the data transmission and reception circuit 214 can receive the data.

그러나 이러한 종래의 인터페이스 회로는 모두 주장치와 하나의 단말기를 연결하는 선이 4선으로 구성되어 있어, 단말기의 개수가 증대하는 경우 그 선은 4N(N은 단말기 개수)개가 필요하여 선로배선에 따른 비용 상승이 크게 되는 단점이 있다.However, all of these conventional interface circuits are composed of four wires connecting the main device and one terminal. When the number of terminals increases, the wires need 4N (N is the number of terminals). There is a disadvantage that the increase is large.

따라서, 본 발명의 목적은 이를 해결코자 하는 것으로 디지탈폰 카드와 단위 디지탈폰의 인터페이스시 접속선 수를 줄이기 위한 디지탈폰 카드와 디지탈 폰의 인터페이스 회로를 제공하는데 있다.Accordingly, an object of the present invention is to provide an interface circuit of a digital phone card and a digital phone for reducing the number of connection lines when the digital phone card and the unit digital phone are interfaced.

상기와 같은 목적을 달성하기 위한 본 발명의 일실시예에 의한 디지탈폰 카드와 디지탈폰의 인터페이스회로는 디지탈 스위치에 의하여 디지탈폰이 선택되며 마이크로 프로세서의 제어에 의해 디지탈폰와 송, 수신토록 하는 다수의 변복조부를 구비한 디지탈폰 카드부와, 상기 디지탈폰 카드부의 변복조부에 대응하여 데이터를 송, 수신하는 변복조부와 상기 각 변복조부의 입출력 신호를 A/D 또는 D/A 컨버팅하여 전화부와 인터페이스 시키는 컨버터와, 상기 각 변복조부와 컴퓨터를 인터페이스 시키는 버퍼와 상기 각 변복조부를 제어하는 각 마이크로 프로세서를 구비한 디지탈폰부와, 상기 디지탈폰 카드부의 변복조부와 상기 디지탈폰 부의 변복조부를 각각 인터페이스 시키는 인터페이스부로 이루어진 디지탈폰 카드와 디지탈폰의 인터페이스의 회로에 있어서, 상기 인터페이스부는 상기 디지탈폰 카드부 및 디지탈폰 부의 각 변복조부 입출력 단에 연결된 4입력 단을 일차측으로하고, 중간이 공통 단자를 이루며 양단으로 출력을 이룬 트랜스의 2차측이 2선으로 연결됨을 특정으로 한다.In order to achieve the above object, a digital phone card and a digital phone interface circuit according to an embodiment of the present invention have a digital phone selected by a digital switch, and a plurality of digital phones and digital phones are controlled by a microprocessor. A digital phone card unit having a modulation demodulation unit, a converter for transmitting and receiving data corresponding to the modulation demodulation unit of the digital phone card unit, and an input / output signal of each modulation demodulation unit for A / D or D / A conversion to interface with a telephone unit. And a digital phone unit including a buffer for interfacing each modulation demodulator and a computer, and a microprocessor controlling each modulation demodulator, and an interface unit for interfacing the modulation demodulation unit of the digital phone card unit and the digital demodulator unit. Meeting of interface of smartphone card and digital phone In the furnace, the interface unit has a four-input stage connected to the input and output terminals of the digital phone card unit and the digital demodulator unit as the primary side, and the secondary side of the transformer having a common terminal and output at both ends is connected by two lines. To be specified.

제1도는 종래의 인터페이스 회로도.1 is a conventional interface circuit diagram.

제2도는 종래의 다른 실시 예를 보인 인터페이스 회로도.2 is an interface circuit diagram showing another conventional embodiment.

제3도는 본 발명의 회로도.3 is a circuit diagram of the present invention.

제4도는 본 발명에 사용된 인터페이스부 회로도.4 is a circuit diagram of an interface unit used in the present invention.

제5도 내지 제10도는 본 발명에 적용되는 타이밍도 이다.5 to 10 are timing charts applied to the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

10 : 디지탈폰 카드부 20 : 디지탈폰 부10: digital phone card 20: digital phone

21 : 전화부 30 : 인터페이스부21: phone unit 30: interface unit

U1~U4 : 변복조부 U5,U7 : 컨버터U1 ~ U4: Modulator / Modulator U5, U7: Converter

U6,U8 : 버퍼 U10,U11,U12 : 마이크로 프로세서U6, U8: Buffer U10, U11, U12: Microprocessor

이하, 도면을 참조하여 상세히 설명하면 다음과 같다.Hereinafter, described in detail with reference to the drawings.

본 발명은 디지탈 스위치(U9)에 의하여 디지탈폰(20)이 선택되며 마이크로 프로세서(U10)의 제어에 의해 디지탈폰부(20)와 송, 수신 토록하는 변복조부(U1,U3)를 포함하여 이루어지는 디지탈폰 카드부(10)와 디지탈폰 카드부(10)의 변복조부(U1,U3)에 대응하여 데이터를 송, 수신하는 변복조부(U2,U4)와 각 변복조부(U2,U4)의 입출력 신호를 A/D 또는 D/A 컨버팅하여 전화부(21,21')와 연결하는 컨버터(U5,U7)와 각 변복조부(U2,U4)와 컴퓨터(PC1,PC2)를 연결시키는 버퍼(U6,U8)와 각 변복조부(U2,U4)를 제어하는 각 마이크로 프로세서(U11,U12)로 된 하나 이상의 디지탈폰부(20)와 상기 디지탈폰 카드부(10)의 변복조부(U1,U3)와 상기 디지탈폰부(20)의 변복조부(U2,U4)를 각각 2선으로 연결토록 하는 인터페이스부(30)로 이루어진다.According to the present invention, the digital phone 20 is selected by the digital switch U9, and the digital phone 20 is controlled by the microprocessor U10. The digital phone 20 includes a digital demodulator 20 and a modulation / demodulation unit U1 and U3 for transmitting and receiving. Input / output signals of the modulation and demodulation units U2 and U4 and the modulation and demodulation units U2 and U4 that transmit and receive data corresponding to the modulation and demodulation units U1 and U3 of the phone card unit 10 and the digital phone card unit 10. Converters U5 and U7 for A / D or D / A converting to the phone units 21 and 21 ', and buffers U6 and U8 for connecting the respective demodulators U2 and U4 to the computers PC1 and PC2. ) And one or more digital phone units 20 each of microprocessors U11 and U12 controlling the respective modulation and demodulation units U2 and U4 and the modulation and demodulation units U1 and U3 of the digital phone card unit 10 and the digital devices. It consists of an interface unit 30 for connecting the modulation and demodulation unit (U2, U4) of the phone unit 20 by two wires, respectively.

상기 인터페이스부(30)는 디지탈폰 카드부(10) 및 디지탈폰부(20)의 각 변복조부(U2, U4, U1, U3) 입.출력단에 연결된 4 입력단(BLK)을 일차측으로하며, 중간이 공통 단자를 이루고 양단으로 출력을 이룬 트랜스(T1, T2) 2차측에 의해 2선(L1,L2)으로 연결된다.The interface unit 30 has four input terminals BLK connected to the input / output terminals of the digital phone card unit 10 and the digital phone unit 20 and the modulation / demodulation units U2, U4, U1, and U3 as the primary side. It is connected to the two wires L1 and L2 by the secondary side of the transformers T1 and T2 that form a common terminal and output at both ends.

이와 같이 구성되는 본 발명의 작용을 설명하면, 변복조부(U1)는 핀(DCLK)의 입력클럭(예를 들어 16KHz)을 사용하며 입력클럭의 첫 번째 폴링에지에서 마이크로 프로세서(U10)를 통해 핀(D11)으로 들어오는 1비트 데이타(예를 들어 D2)를 읽어 들이고, 핀(D01)으로 데이터(D1) 1비트를 출력한다. 이어 두 번째 폴링에지에서는 핀(D12)으로 들어오는 1비트 데이터(예를 들어 D2)를 읽고 핀(DO2)으로 데이터(D2) 1비트를 출력한다. 즉, 제5도와 같이 128㎲동안 2비트의 데이터(D1,D2)를 읽어 들이고 출력한다(상기 데이터(D)는 단말기인 디지탈폰부(20)와 주장치인 디지탈폰 카드부(10)사이의 데이터 통신용 데이터이다.) 또한, 디지탈폰부(20)의 변복조부(U2)에 의한 과정도 제6도와 같이 제5도와 동일함을 알 수 있다. 이어 제7도와 같이 변복조부(U1) 핀(TE1,RE1)의 입력클럭(128㎲ 주기에 4㎲폭)에서 전압레벨이 “H”인 동안 8비트 데이터(예를 들어 B1)를 핀(TX)에 출력하고, 핀(RX)에서 읽어 들인다. 또한 핀(TE2, RE2)의 입력클럭(변복조부(U1)의 핀(TE1, RE1)과는 4㎲ 지연된 클럭)에서 전압레벨이 “H”인 동안 8비트 데이터(예를 들어 B2)를 변복조부(U1)의 핀(TX)에 출력하고, 핀(RX)에서 읽어 들인다. 상기 과정을 통하여 변복조부(U1)는 20비트 데이터(B1+B2+D1+D2)를 핀(LO1,LO2)으로 출력하고 인터페이스부(30)의 트랜스(T2), 라인(L1, L2) 및 트랜스 (T1)를 통하여 제10도와 같이 디지탈폰부(20)의 변복조부(U2)로 보낸다. 변복조부(U2)에서는 변복조부(U2) 핀(BEN1)이 입력 클럭이 “H”인 동안 변복조부(U2)의 핀 (TX)에 8비트 데이터(B1)를 출력하고 핀(RX)으로부터 8비트 데이터(B1)를 읽어서 컨버터(U5)의 입력으로 보낸다(제9도). 이 컨버터(U5)는 CODEC IC 이고 변복조부(U2)의 핀(TX)에서 오는 데이터(B1)를 아날로그 신호로 바꾸어 전화부(21)의 수화기와 스피커로 보낸다. 전화부(21)를 유저가 사용하여 발생되는 입력 아날로그 신호는 컨버터(U5)에서 디지탈 신호로 바뀌어서 변복조부(U2)의 핀(RX)으로 입력된다. 이 경우 제1디지탈폰부(20)는 전화부(21)의 마이크나 송화기, 컨버터(U5), 변복조부(U2), 인터페이스부(30), 변복조부(U1), 디지탈 스위치(U9), 변복조부(U3), 인터페이스부(30), 변복조부(U4), 컨버터(U7), 전화부(21')의 수화기나 스피커의 경로를 통하여 통화가 이루어진다. 이 경우 인터페이스부(30)는 제4도와 같이 2선(L1, L2)으로 이루어져 있어 종래의 4선보다 반으로 줄어든다.Referring to the operation of the present invention configured as described above, the modulation and demodulation unit (U1) uses the input clock (for example 16KHz) of the pin (DCLK) and pins through the microprocessor (U10) at the first falling edge of the input clock. The 1-bit data (for example, D2) coming into (D11) is read, and one bit of data (D1) is output to pin (D01). Next, the second polling edge reads one bit data (for example, D2) coming into pin D12 and outputs one bit of data D2 to pin DO2. That is, as shown in FIG. 5, two bits of data D1 and D2 are read and output for 128 ms (the data D is data between the digital phone unit 20 as a terminal and the digital phone card unit 10 as a main device). It is also understood that the process performed by the modulation / demodulation unit U2 of the digital phone unit 20 is the same as that in FIG. Next, as shown in FIG. 7, the 8-bit data (for example, B1) is pinned while the voltage level is “H” in the input clock (4 ㎲ width in 128 ㎲ period) of the modulation / demodulation unit U1 pins TE1 and RE1. ) And read from pin (RX). In addition, modulating and demodulating 8-bit data (for example, B2) while the voltage level is “H” at an input clock of pins TE2 and RE2 (a clock delayed 4 kHz from pins TE1 and RE1 of modulator U1). Output to pin TX of negative U1 and read from pin RX. Through the above process, the modulation / demodulation unit U1 outputs 20-bit data B1 + B2 + D1 + D2 to pins LO1 and LO2, and transmits the transformer T2, the lines L1 and L2 of the interface unit 30, and the like. The transformer T1 is sent to the modulation / demodulation unit U2 of the digital phone unit 20 as shown in FIG. In the demodulation section U2, the 8-bit data B1 is output to pin TX of the demodulation section U2 while the input / demodulation section U2 pin BEN1 is “H”, and 8 from pin RX. The bit data B1 is read and sent to the input of the converter U5 (Fig. 9). This converter U5 is a CODEC IC and converts the data B1 coming from the pin TX of the demodulation unit U2 into an analog signal and sends it to the receiver and the speaker of the telephone unit 21. The input analog signal generated by the user using the telephone section 21 is converted into a digital signal by the converter U5 and input to the pin RX of the modulation / demodulation section U2. In this case, the first digital phone unit 20 is a microphone or a telephone, a converter U5, a demodulator U2, an interface unit 30, a demodulator U1, a digital switch U9, a demodulator unit of the telephone unit 21. (U3), the call is made through the path of the handset or speaker of the interface unit 30, the modulator / demodulator U4, the converter U7, and the telephone unit 21 '. In this case, the interface unit 30 is composed of two wires L1 and L2 as shown in FIG. 4 and is reduced by half than the conventional four wires.

변복조부(U3, U4)의 작용은 제8도와 같이 상기 변복조부(U1, U2)의 기능(제7도)와 같이 동일하므로 설명을 생략한다. 상기 인터페이스부(30)의 각 변복조부(U1~U4)측 부위에 있는 저항과 콘덴서는 노이즈 제거용이고, 다이오드는 클램핑 기능을 수행한다.Since the operations of the modulation and demodulation units U3 and U4 are the same as those of the modulation and demodulation units U1 and U2 as shown in FIG. 8 (FIG. 7), description thereof will be omitted. The resistors and capacitors at the side portions of the modulation and demodulation units U1 to U4 of the interface unit 30 are for noise removal, and the diode performs a clamping function.

이상에서 살펴본 바와 같이 본 발명에 의한 디지탈폰 카드와 디지탈폰의 인터페이스회로에 의하면 종래의 키폰전화기와 키폰전화기 카드의 연결라인을 4가닥이던 것을 2가닥으로 구현 가능하므로써 선로배선에 따른 비용상승을 줄일수 있다는 뛰어난 효과가 있다.As described above, according to the interface circuit of the digital phone card and the digital phone according to the present invention, the connection line between the conventional key phone phone and the key phone phone card can be implemented in two strands, thereby reducing the cost increase due to the line wiring. It has a great effect.

Claims (1)

디지탈 스위치(U9)에 의하여 디지탈폰(20)이 선택되며 마이크로 프로세서(U10)의 제어에 의해 디지탈폰부(20)와 송, 수신토록 하는 다수의 변복조부(U1, U3)를 구비한 디지탈폰 카드부(10)와 상기 디지탈폰 카드부(10)의 변복조부(U1, U3)에 대응하여 데이터를 송, 수신하는 변복조부(U2, U4)와 상기 각 변복조부(U2, U4)의 입출력 신호를 A/D 또는 D/A 컨버팅하여 전화부(21, 21')와 인터페이스 시키는 컨버터(U5, U7)와 상기 각 변복조부(U2, U4)와 컴퓨터(PC1, PC2)를 인터페이스 시키는 버퍼(U6, U8)와 상기 각 변복조부(U2, U4)를 제어하는 각 마이크로 프로세서(U11, U12)를 구비한 디지탈 폰부(20)와 상기 디지탈폰 카드부(10)의 변복조부(U1, U3)와 상기 디지탈폰부(20)의 변복조부(U2, U4)를 각각 인터페이스 시키는 인터페이스부(30)로 이루어진 디지탈폰 카드와 디지탈폰의 인터페이스회로에 있어서, 상기 인터페이스부(30)는 상기 디지탈폰 카드부(10) 및 디지탈폰부(20)의 각 변복조부(U2, U4, U1, U3) 입출력단에 연결된 4입력단(BLK)을 일차측으로 하고, 중간이 공통 단자를 이루며, 양단으로 출력을 이룬 트랜스(T1,T2)의 2차측이 2선(L1, L2)으로 연결됨을 특징으로 하는 디지탈폰 카드와 디지탈폰의 인터페이스 회로.The digital phone 20 is selected by the digital switch U9 and has a digital phone card having a plurality of modulation and demodulation units U1 and U3 for transmitting and receiving to and from the digital phone unit 20 under the control of the microprocessor U10. Input / output signals of the demodulation units U2 and U4 and the modulation and demodulation units U2 and U4 that transmit and receive data corresponding to the unit 10 and the modulation and demodulation units U1 and U3 of the digital phone card unit 10. The converters U5 and U7 for converting the A / D or D / A to the telephone units 21 and 21 'and the buffers U6 for interfacing the respective demodulators U2 and U4 to the computers PC1 and PC2. U8) and the digital phone unit 20 including the microprocessors U11 and U12 for controlling the respective demodulation units U2 and U4, and the modulation and demodulation units U1 and U3 of the digital phone card unit 10 and the above. Interface meeting between the digital phone card and the digital phone, which is composed of the interface unit 30 for interfacing the modulation and demodulation units U2 and U4 of the digital phone unit 20, respectively. In the interface unit 30, the digital phone card unit 10 and the four input terminals BLK connected to the input / output terminals of the modulation and demodulation units U2, U4, U1, and U3 of the digital phone unit 20 are used as primary sides. And an intermediate circuit having a common terminal, and a secondary side of a transformer (T1, T2) having outputs at both ends thereof connected to two wires (L1, L2).