KR100231291B1 - 인코딩된 신호를 디코딩하는 방법 및 장치 - Google Patents

인코딩된 신호를 디코딩하는 방법 및 장치 Download PDF

Info

Publication number
KR100231291B1
KR100231291B1 KR1019970705996A KR19970705996A KR100231291B1 KR 100231291 B1 KR100231291 B1 KR 100231291B1 KR 1019970705996 A KR1019970705996 A KR 1019970705996A KR 19970705996 A KR19970705996 A KR 19970705996A KR 100231291 B1 KR100231291 B1 KR 100231291B1
Authority
KR
South Korea
Prior art keywords
bit
metric
metrics
soft decision
signal
Prior art date
Application number
KR1019970705996A
Other languages
English (en)
Other versions
KR19980702590A (ko
Inventor
테리 마이클 샤프너
Original Assignee
비센트 비.인그라시아
모토로라 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 비센트 비.인그라시아, 모토로라 인코포레이티드 filed Critical 비센트 비.인그라시아
Publication of KR19980702590A publication Critical patent/KR19980702590A/ko
Application granted granted Critical
Publication of KR100231291B1 publication Critical patent/KR100231291B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/02—Amplitude-modulated carrier systems, e.g. using on-off keying; Single sideband or vestigial sideband modulation
    • H04L27/06—Demodulator circuits; Receiver circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0056—Systems characterized by the type of code used
    • H04L1/0059—Convolutional codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03178—Arrangements involving sequence estimation techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L27/00—Modulated-carrier systems
    • H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
    • H04L27/103—Chirp modulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Error Detection And Correction (AREA)

Abstract

무선 통신 시스템의 수신기로 실현된 디코더(215)는 인코딩된 신호를 디코딩하기 위한 향상된 방법 및 장치를 이용한다. 수신기는 내부의 다수의 핑거로부터 에너지 값(156A, 156B,...156N)을 가산하여 총합 에너지 값(166)을 생성한다. 총합 에너지 값(166)으로부터, 한 세트의 로그 공산 값(207)이 디인터리버(210)에 의해 디인터리브되기 전에 비선형 함수 생성기(205)로 발생된다. 디인터리브된 값(213)은 후속하는 관련된 비트의 추정 시에 비트의 경로 이력을 사용함으로써 오리지널 신호(178)를 추정하는 디코더(215)에 입력된다. 비트의 경로 이력을 사용하면 오리지널 신호(178)의 추정을 향상시켜 수신기의 감도를 증가시키게 된다.

Description

인코딩된 신호를 디코딩하는 방법 및 장치
＜발명의 배경＞
본 발명은 무선 통신 시스템에 관한 것으로, 보다 구체적으로 무선 통신 시스템에서 직교 인코딩된 신호를 디코딩하는 방법 및 장치에 관한 것이다.
통신 시스템은 2가지 형태를 취한다. 일반적으로, 통신 시스템의 목적은 한 지점에 위치된 소스로부터 소정의 거리만큼 떨어져 있는 다른 지점에 위치된 사용자 목적지로 정보-관련 신호를 전달하는 것이다. 통신 시스템은 일반적으로 3개의 기본 구성부품: 송신기, 채널 및 수신기로 구성된다. 송신기는 메시지 신호를 채널 상으로 전달하기에 적절한 형태로 프로세스하는 기능을 한다. 이 메시지 신호의 프로세싱은 변조라고 칭해진다. 채널의 기능은 송신기 출력과 수신기 입력 사이에 실제적인 접속을 제공한다. 수신기의 기능은 오리지널 메시지 신호의 추정치를 생성하도록 수신된 신호를 프로세스하는 것이다. 이 수신된 신호의 프로세싱은 복조라고 칭해진다.
2가지 유형의 양방향 통신 채널이 있는데, 즉 포인트-투-포인트(point-to-point) 채널 및 포인트-투-멀티포인트 채널이 있다. 포인트-투-포인트 채널의 예는 와이어라인(예를 들어, 국부 전화 송신, 마이크로파 링크 및 광섬유)을 포함한다. 이와 반대로, 포인트-투-멀티포인트 채널은 다수의 수신국이 단일 송신기로부터 동시에 도달될 수 있는 능력(예를 들어, 셀룰러 무선 전화 통신 시스템)을 제공한다. 이들 포인트-투-멀티포인트 시스템은 또한 다중 어드레스 시스템(MAS)이라고도 칭해진다.
아날로그 및 디지탈 송신 방법은 통신 체널 상에서 메시지 신호를 전달하는데 사용된다. 디지탈 방법을 사용하면 아날로그 방법보다 소정의 동작적인 이점이 있는데, 이들 이점은 채널 잡음 및 간섭에 대한 면역성 증가, 시스템의 융통성있는 동작, 상이한 종류의 메시지 신호를 전달하기 위한 공통된 포맷, 부호매김의 사용을 통한 통신의 향상된 안전성, 및 증가된 용량을 포함하며, 이에 제한되는 것은 아니다.
이들 이점은 시스템 복잡도를 증가시킴으로써 달성된다. 그러나, VLSI(Very Large-Scale Integration) 기술의 사용을 통하여, 하드웨어를 구성하는 비용의 효율적인 방법이 개발되고 있다.
대역통과 통신 채널 상에서 메시지 신호(아날로그 또는 디지탈)를 전달하기 위해서, 메시지 신호는 채널 상에서 효율적인 전달에 적절한 형태로 조작되어야 한다. 메시지 신호의 변형은 변조라고 하는 프로세스에 의해 달성된다. 이 프로세스는 변조된 파의 스펙트럼이 할당된 채널 대역폭과 부합하는 방식으로 메시지 신호에 따라 반송파의 소정의 파라미터를 변화시키는 단계를 포함한다. 따라서, 수신기는 채널을 통해 전달된 후에 강하된 버젼의 전송 신호로부터의 오리지널 메시지 신호를 재작성할 필요가 있다. 이 재작성은 송신기에 사용된 변조 프로세스와 반대인 복조로 공지된 프로세스를 사용하여 달성된다.
효율적인 전송을 제공하는 점 이외에, 변조를 실행하는 다른 이유가 있다. 특히, 변조의 사용은 멀티플렉싱, 즉 공통 채널 상에서 소정의 메시지 소스로부터 신호의 동시적인 전송을 가능하게 한다. 또한, 변조는 메시지 신호를 잡음과 간섭에 덜 민감한 형태로 변환시키는데 사용될 수 있다.
멀티플렉스화 통신 시스템의 경우, 시스템은 전형적으로 통신 채널 상의 자원의 연속적인 사용보다는 오히려 통신 채널의 단거리 또는 이산 부분에 대해 통신 채널 상에서 액티브한 서비스를 필요로 하는 다수의 원격 유닛(즉, 가입자 유닛)으로 구성된다. 그러므로, 통신 시스템은 동일한 통신 채널 상에서 짧은 거리의 다수의 원격 유닛이 갖는 통신의 특성을 포함하도록 설계되어 있다. 이들 시스템은 다중 억세스 통신 시스템이라 칭해진다.
다중 억세스 통신 시스템의 한가지 유형은 확산 스펙트럼 시스템이다. 확산 스펙트럼 시스템에 있어서, 송신기 신호가 통신 채널 내의 넓은 주파수 대역에 걸쳐 확산되는 변조 기술이 사용된다. 주파수 대역은 송신되고 있는 정보를 전송하는데 필요한 최소 대역폭보다 훨씬 넓다. 예를 들어, 음성 신호는 정보 자신의 2배만의 대역폭 내에서 진폭 변조(AM)로 송신될 수 있다. 낮은 편차 주파수 변조(FM) 또는 단일 측대역 AM과 같은 다른 형태의 변조는 또한 정보 자체의 대역폭에 필적하는 대역폭에서 정보가 전송될 수 있게 한다. 그러나, 확산 스펙트럼 시스템에 있어서, 단지 수 킬로헤르쯔의 대역폭을 갖는 변조 기저대 신호(예를 들어, 음성 채널)는 다수의 넓은 메가헤르쯔로 될 수 있는 주파수 대역을 차지하여 이 주파수 대역에 걸쳐 전송되는 신호로 변환될 수 있다. 이것은 전송될 신호를 송신될 정보로 그리고 광대역 인코딩 신호로 변조함으로써 달성된다. 이들 일반적인 유형의 확산 스펙트럼 통신 기술이 존재하는데 다음을 포함한다.
＜직접 시퀀스＞
비트율이 정보 신호 대역폭보다 훨씬 높은 디지탈 코드에 의한 반송파의 변조. 이러한 시스템은 "직접-시퀀스" 변조 시스템이라 칭해진다.
＜호핑(hopping)＞
코드 시퀀스에 의해 지시된 패턴으로의 이산 증가 시의 반송 주파수 시프팅. 이들 시스템은 "주파수 호퍼(hopper)"라고 칭해진다. 송신기는 소정의 선정된 세트 내부에서 주파수에서 주파수로 점프하고; 주파수 사용 순서는 코드 시퀀스에 의해 결정된다. 이와 유사하게, "타임 호핑" 및 "타임-주파수 호핑"은 코드 시퀀스에 의해 조정되는 전송 시간을 갖는다.
＜첩(chirp)＞
반송파가 주어진 펄스 구간 동안에 광 대역에 걸쳐 스위프(sweep)되는 펄스-FM 또는 "첩" 변조. 정보(즉, 메시지 신호)는 소정의 방법으로 확산 스펙트럼 신호에 내장될 수 있다. 한가지 방법은 정보를 확산 변조에 사용되기 전에 확산 코드에 가산하는 것이다. 이 기술은 직접 시퀀스 및 주파수 호핑 시스템에서 사용될 수 있다. 확산 코드와 정보, 전형적으로 2진 코드의 결합이 모듈로-2 가산을 포함하기 때문에 송신되고 있는 정보는 확산 코드에 가산하기 전에 디지탈 형태로 되어야 함에 주의하자. 선택적으로, 정보 또는 메시지 신호는 확산 전에 반송파를 변조하는데 사용될 수 있다.
그러므로, 확산 스펙트럼 시스템은 2가지 특성: (1) 전송된 대역폭은 송신되고 있는 정보의 대역폭 또는 속도보다 훨씬 커야 된다는 특성과 (2) 결과적으로 얻어진 변조 채널 대역폭을 결정하는데 송신되고 있는 정보 이외의 소정의 기능이 사용된다는 특성을 가져야 한다.
확산 스펙트럼 통신 시스템은 다중 억세스 통신 시스템일 수 있다. 한가지 유형의 다중 억세스 확산 스펙트럼 시스템은 코드 분할 다중 억세스(CDMA) 시스템이다. CDMA 시스템에 있어서, 2개의 통신 유닛 사이의 통신은 유일한 사용자 확산 코드로 통신 채널의 주파수 대역에 걸쳐 각각의 전송된 신호를 확산함으로써 달성된다. 그 결과, 전송된 신호는 통신 채널의 동일한 주파수 대역 내에 있고, 유일한 사용자 확산 코드에 의해서만 분리된다. 이들 유일한 사용자 확산 코드는 양호하게 확산 코드들 사이의 상호-상관이 대략 0이 되도록 서로 직교이다. CDMA 시스템은 직접 시퀀스 또는 주파수 호핑 확산 기술을 사용할 수 있다. 특정 전송 신호는 특정 확산 코드에 관련된 원하는 사용자 신호만이 모든 다른 사용자의 다른 신호가 증강되지 못하는 동안에 증강되도록 특정 사용자 확산 코드에 관련된 사용자 확산 코드로 통신 채널 내에서의 신호들의 합을 나타내는 하나의 신호만을 확산복원함으로써 통신 채널로부터 검색될 수 있다.
CDMA 통신 시스템에서 서로로부터의 데이타 신호를 분리하는데 사용될 수 있는 소정의 다른 확산 코드가 존재한다는 것을 본 분야에 숙련된 기술자들이라면 알 수 있을 것이다. 이들 확산 코드는 의사 잡음(PN) 코드 및 왈시(Walsh) 코드를 포함하는데 이에 제한되는 것은 아니다. 왈시 코드는 하다마드 매트릭스의 단일 행 또는 열에 대응한다. 예를 들어, 64 채널 CDMA 확산 스펙트럼 시스템에 있어서, 특정 상호 직교 왈시 코드는 64 x 64 하다마드 매트릭스 내의 64 왈시 코드의 세트로부터 선택될 수 있다. 또한, 특정 데이타 신호는 특정 데이타 신호를 확산하기 위해 특정 왈시 코드를 사용함으로써 다른 데이타 신호로부터 분리될 수 있다.
또한, 확산 코드가 채널 코드 데이타 신호에 사용될 수 있다는 것을 본 분야에 숙련된 기술자들이라면 알 수 있을 것이다. 데이타 신호는 전송된 신호가 잡음, 페이딩 및 점핑과 같은 여러가지 채널 결함의 효과를 더욱 잘 이겨낼 수 있게 함으로써 통신 시스템의 성능을 향상시키기 위해 채널 코드화된다. 전형적으로, 채널 코딩은 비트 에러의 가능성을 감소시키고, 그리고/또는 잡음 밀도당 비트 당 에너지(Eb/N0)를 감소시켜서, 그밖에 데이타 신호를 전송하는데 필요로 되는 대역폭을 더욱 확장시켜서 신호를 회복시킨다. 예를 들어, 왈시 코드는 후속 전송을 위해 데이타 신호를 변조하기 전에 데이타 신호를 채널 코드화하는데 사용될 수 있다.
전형적인 확산 스펙트럼 전송은 정보 신호의 대역폭 확장, 확장된 신호의 전송, 및 수신된 확산 스펙트럼을 오리지널 정보 신호의 대역폭으로 재맵핑함으로써 원하는 정보 신호를 회복시키는 것을 포함한다. 확산 스펙트럼 시그널링에 사용된 일련의 대역폭 변형은 통신 시스템이 잡음성 신호 환경 또는 통신 채널 내에서 비교적 에러가 없는 신호를 전달할 수 있게 한다. 통신 채널로부터 전송된 정보 신호회복의 질은 소정의 Eb/N0의 에러 비율(즉, 특정 시간 스팬 또는 수신된 비트 스팬에 걸쳐 전송 신호 회복 시의 에러의 수)에 의해 측정된다. 에러 비율이 증가함에 따라, 수신부에 의해 수신된 신호의 질은 떨어진다. 그 결과, 통신 시스템은 전형적으로 수신된 신호 질의 저하가 제한되도록 상부 경계 또는 최대로 에러 비율을 제한하도록 설계된다. CDMA 확산 스펙트럼 통신 시스템에 있어서, 에러 비율은 통신 채널 내부의 동시적이지만 코드 분할된 사용자의 수에 직접 관련된 통신 채널 내의 잡음 간섭 레벨에 관련된다. 그러므로, 최대 에러 비율을 제한하기 위해, 통신 채널 내의 동시성 코드 분할 사용자의 수가 제한된다. 그러나, 에러 비율은 채널 코딩 스킴(schemes)을 사용함으로써 감소될 수 있다. 그러므로, 채널 코딩 스킴을 사용함으로써, 통신 채널 내의 동시성 사용자의 수는 동일한 최대 에러 비율 제한을 유지하면서 증가될 수 있다.
왈시 코드 또는 PN 코드가 되는 직교 확산 코드의 사용에 고유한 특징이 있는 성능 향상을 달성하는 기본적인 원리는 시스템의 송신기 인터리브된 데이타 심볼을 대응하는 확산 코드로 맵핑해야 된다. 그 다음, 이들 인코딩된 신호의 "디맵핑(demapping)"이 시스템 내부의 상관 수신기에 의해 실행될 수 있고, 이것의 출력은 그 다음 디코딩을 위해 디코더에 공급되는 "소프트 판정 메트릭"이다. 그러므로, 이것은 궁극적으로 수신기의 정확도와 감도를 판정하는 "소프트 판정 메트릭"의 정확도이다.
이들 종래의 시스템은 종종 이들 메트릭 사이의 종속성을 고려하지 않고 각 인코딩된 비트마다 소프트 판정 메트릭을 판정한다. 도 1은 바로 이러한 시스템을 도시한 것이다. 구체적으로, 도 1은 디지탈 정보 신호(110)가 컨벌루션 인코딩된(112), 인터리브화(116) 및 직교 인코딩된(120)되는 종래의 통신 시스템을 도시한 것이다. 예를 들어, 64-어레이 직교 인코딩 시에, 인터리브된 데이타 심볼(116)은 6개의 세트로 그룹지워져서 6개의 데이타 심볼 세트를 나타내기 위해 64 직교 코드 중에서 하나를 선택한다. 이들 64 직교 코드는 양호하게 64 x 64 하다마드 매트릭스로부터의 왈시 코드에 대응하고, 왈시 코드는 매트릭스의 단일 행 또는 열이다. 직교 인코더(120)는 입력 데이타 심볼(116)에 대응하는 왈시 코드(122)의 시퀀스를 출력한다. 왈시 코드(122)의 시퀀스는 업컨버트되어(124) 전송된다(128, 129).
이들 직교 인코딩된 확산 스펙트럼 신호(130)는 그 다음 소정의 거리만큼 떨어진 수신 안테나(131)에 수신된다. 전단(front-end) 프로세싱은 신호가 디지탈 샘플의 동상(140A) 및 쿼드러처(138A) 성분으로 분리되는 복조(136) 이전에 신호(130) 상에서 실행된다(132). 디지탈 샘플의 2개의 성분(138A, 140A)은 그 다음 다수의 변환기 출력 신호를 출력하는 고속 하다마드 변환기(142, 144)의 형태의 직교 디코더에 독립적으로 입력되는 샘플 신호의 소정의 길이 그룹(예를 들어, 64 샘플 길이 그룹)으로 그룸지워진다(예를 들어, 64개의 동일한 길이 그룹이 입력되면, 64개의 변환기 출력 신호가 발생된다). 출력 신호는 제곱되어(148, 158) 가산된다(162A). 또한, 각각의 변환기 출력은 변환기 출력 신호가 대응하는 상호 직교 코드 세트 내로부터 어느 특정 직교 코드인지를 나타내는 관련된 인덱스 데이타 심볼을 갖는다(예를 들어, 64 샘플 길이 그룹이 입력되면, 6비트 길이 인덱스 데이타 심볼은 변환기 출력 신호가 대응하는 특정 64 비트 길이 직교 코드를 나타내기 위해 변환기 출력 신호와 관련될 수 있다). 후속적으로, 변환기 출력 신호(160 및 166)의 그룹 내의 각 변환기 출력 신호는 변환기 출력 제곱 메카니즘(148 및 158)에 의해 각각 제곱된다. 그 다음, 에너지 값(156A...N)의 그룹은 변환기 출력 신호가 동일한 직교 코드에 대응한다는 것을 나타내는 관련 인덱스 데이타 심볼을 갖는 제곱된 변환기 출력 신호(150, 154)(즉, 각각의 변환기 출력 신호 제곱 메카니즘(148 및 158)으로부터의 출력 신호)의 각 쌍을 가산하는 가산 메카니즘(152)에 의해 발생된다(예를 들어, 64 변환기 출력 신호가 발생되는 경우).
그 다음, 레이크(Rake) 수신기(156A, 156B...156N)의 각 브랜치로부터의 최종 신호(156A)의 각 그룹 내에서 동일한 인덱스를 갖는 에너지 값은 가산된 에너지 값(166)의 그룹을 제공하기 위해 가산될 수 있다(164). 가산된 에너지 값(166)의 그룹 내에서 인덱스 i를 갖는 에너지 값은 가산된 에너지 값(166)의 그룹을 발생하는 샘플된 신호의 그룹이 i번째 왈시 심볼에 대응한다는 신뢰도의 측정치에 대응한다. 관련된 인덱스를 갖는 가산된 에너지 값의 그룹은 그 다음 각 인코딩된 데이타 비트마다의 단일 메트릭이 판정됨으로써 총합 소프트 판정 데이타(170)의 단일 세트를 생성하는 2중 최대 메트릭 생성기(168)로 보내질 수 있다. 그 다음 총합 소프트 판정 데이타(170)는 최종 최대 공산 디코딩(176) 이전에 디인터리브된다(172). 상술된 바와 같이, 2중 최대 메트릭 생성기(168) 내에 행해진 경우의 소프트 판정 메트릭 판정은 수신기의 감도 판정 시에 커다란 역할을 한다.
종래 기술보다의 향상을 완전히 이해하기 위해, 디코딩 프로세스의 더욱 상세한 설명, 및 종래 기술의 소프트 판정 프로세스가 구체적으로 보증된다. 2중 최대 메트릭 생성기(168)는 가산기(164)로부터 관련된 심볼 인덱스를 갖는 가산된 에너지 값(166)의 그룹을 수신한다. 처음에, 2중 최대 메트릭 생성기(168)는 심볼 인덱스에 등가인 2진의 제1 디지트로서 "0"을 갖는 모든 심볼의 최대 에너지를 갖는 심볼 인덱스의 에너지를 찾기 위해 데이타 세트를 탐색한다. 다음에, 2중 데이타 메트릭 생성기(168)는 심볼 인덱스에 등가인 2진의 제1 디지트로서 "1"을 갖는 모든 심볼의 최대 에너지를 갖는 심볼 인덱스의 에너지를 찾기 위해 데이타 세트를 탐색할 것이다. 2중 최대 생성기는 그 다음 총합 소프트 판정 데이타(170)로서 디인터리버에 송신되는 표시된 양자화의 상이한 값을 형성하는 2개의 에너지 값들 사이의 차이를 얻는다. 그러므로, 2중 데이타 메트릭 생성기(168)는 인코딩된 비트들 사이의 독립성에 상관없이 인코딩된 비트마다에 기초하여 소프트 판정 메트릭을 계산한다. 그 다음 2중 최대 메트릭 생성기(168)는 심볼 인덱스의 다른 디지트에 대해서도 이들 연산을 반복하므로, 심볼 인덱스 내의 각 디지트마다 소프트 판정 값을 생성한다.
수신기 감도의 향상은 소프트 판정 메트릭이 이러한 비트간 종속성을 고려하여 판정되는 수단을 다시 정함으로써 얻어질 수 있다. 그러므로, 통신 시스템의 사용자 용량의 상응하는 증가를 실현하기 위해 채널 추정 프로세스를 향상시키는 디코더가 존재할 필요가 있다.
도 1은 직교 확산 코드 및 2중 최대 메트릭(metric) 디코딩을 사용하는 종래의 통신 시스템을 도시한 블럭도.
도 2는 본 발명에 따른 직교 확산 코드 및 조건 메트릭 디코딩을 사용하는 양호한 실시예의 통신 시스템을 도시한 블럭도.
도 3은 본 발명에 따른 최대 조건 공산(MCL) 디코더를 도시한 도면.
도 4는 디인터리브된 로그 공산 값이 저장되는 어레이의 표시를 도시한 도면.
도 5는 본 발명에 따른 조건부 소프트 판정 메트릭 트리 다이어그램을 도시한 도면.
＜양호한 실시예의 상세한 설명＞
무선 통신 시스템의 수신기내에 구현된 디코더는 인코딩된 신호를 디코딩하기 위해 향상된 방법 및 장치를 사용한다. 수신기는 내부의 다수의 핑거로부터 에너지 값을 가산하여 총합 에너지 값을 생성한다. 총합 에너지 값으로부터, 한 세트의 로그 공산 값은 디인터리버에 의해 디인터리브되기 전에 비선형 함수 생성기로 발생된다. 디인터리브된 값은 후속적인 관련된 비트의 추정 시에 비트의 경로 이력을 사용함으로써 오리지널 신호를 추정하는 디코더에 입력된다. 비트 경로 이력의 사용은 오리지널 신호의 추정을 향상시키며 수신기의 감도 증가를 초래한다.
더욱 구체적으로, 수신기는 인코딩된 신호를 디코딩하는 디코더를 실현하고, 인코딩된 신호는 송신기에 의해 인터리브하게 된다. 향상된 디코딩을 실행하기 위해, 인코딩된은 수신기에 의해 먼저 수신되어 동상 및 쿼드러처 성분으로 분할된다. 그 다음, 각 동상 및 쿼드러처 성분의 에너지 값은 발생되는데, 이것은 합성 에너지 값을 생성하기 위해 제곱되어 가산된다. 다음에, 합성 에너지 값은 가산된 에너지 값의 그룹을 생성하기 위해 다른 합성 에너지 값과 가산되고, 한 세트의 로그 공산 값이 가산된 에너지 값의 그룹으로부터 발생된다. 로그 공산 값의 세트는 디인터리브되고, 로그 공산 값의 세트로부터 조건부 소프트 판정 메트릭의 세트가 발생되어 조건부 소프트 판정 메트릭 세트로부터 비트 메트릭이 하드 코딩된 심볼 값에 기초하여 발생된다.
양호한 실시예에 있어서, 수신기는 코히어런트, 비코히어런트 또는 퀘이서-코히어런트(quasi-coherent)인 레이크 수신기이다. 인코딩된 신호를 동상 및 쿼드러처 성분으로의 분할은 로그 공산 값의 세트가 비선형 함수를 가산된 에너지 값에 적용함으로서 발생되는 동안에 고속 하다마드 트랜스폼(FHT)에 의해 실행된다. 비선형 함수는 정적 채널용의 0차 변형 베셀 함수 또는 레일레이 페이딩 채널용의 널-함수이다. 조건부 소프트 판정 메트릭의 크기는 왈시 심볼 인덱스에서 고려 중인 특정 비트가 놓이는 곳에 따라 좌우된다.
또한, 양호한 실시예에 있어서, 향상된 디코더는 비트 메트릭으로부터 브랜치 메트릭을 생성하고, 브랜치 메트릭으로부터 경로 메트릭을 계산하여, 경로 메트릭으로부터 신호를 추정한다. 그 다음, 디코더는 경로 메트릭으로부터 경로 판정 이력 데이타를 발생하여 경로 판정 이력 데이타로부터 하드 코딩된 심볼 값을 발생한다. 양호한 실시예에 있어서, 경로 메트릭은 다수의 브랜치 메트릭으로부터의 생존 브랜치 메트릭으로 구성되고, 하드 코딩된 심볼 값의 생성은 경로 판정 이력 데이타를 컨벌루션 인코딩함으로써 달성된다. 하드 코딩된 심볼 값은 그 다음 경로 이력을 나타내는 컨벌루션 인코딩된을 제공하는데 사용됨으로써 비트 메트릭 생성기가 정확한 비트 메트릭을 조건부 소프트 판정 메트릭으로부터 선택할 수 있는 확률을 향상시킨다.
도 2는 본 발명에 따른 직교 확산 코드 및 조건 메트릭 디코딩을 사용하는 양호한 실시예의 통신 시스템을 도시한 블럭도이다. 이 실시예는 IS(Interim Standard) 95에 정해진 리버스 링크의 범위 내에서 동작하도록 설계된 것임을 알아야 된다. IS-95에 관한 더 많은 정보에 관하여는 본 명세서에 참고문헌으로 사용된 2중 모드 광대역 확산 스펙트럼 셀롤러 시스템의 이동국-기지국 호환성 표준(Mobile Station-Base Station Compatibility Standard for Dual Mode Wideband Spread Spectrum Cellular System)(1993년 7월)이란 명칭의 TIA/EIA/IS-95를 참조하기 바란다. 그럼에도 불구하고, 본 발명은 그룹 스페셜 모빌(유럽 TDMA 통신 시스템), 퍼스널 통신 시스템(PCS) 표준 및 IS 54(미합중국 TDMA 통신 시스템)의 요구사항에 설명된 바와 같이 소정의 디지탈 인코딩된 신호를 디코딩하는데 사용될 수 있다는 것을 상상할 수 있다.
도 2에 있어서, 송신기(118), 전단 수신기(132), 수신된 신호의 복조(136) 및 직교 확산복원(162)은 도 1에 도시된 종래의 통신에서와 유사하다. 향상된 수신기 감도를 제공하는 상당한 차이는 수신기의 개별 브랜치로부터의 모든 신호가 가산기(164)에 의해 가산된 후에 최대 공산 디코더(180) 내에서 발생하는 소프트 판정 메트릭 생성 시에 발생한다. 양호한 실시예에 있어서, 수신기는 레이크 수신기이고, 이것의 일반적인 동작은 본 분야에 널리 공지되어 있다.
구체적으로, 도 2는 가산기(164)로 피딩하는 레이크 수신기의 개별 핑거에 의해 발생된 에너지 값(156A...N)의 그룹을 도시한 것이다. 가산기(164)는 가산된 에너지 값(166)의 그룹을 생성하기 위해 동일한 인덱스를 갖는 각각의 개별 에너지 값(156A...N)을 가산한다. 가산된 에너지 값(166)의 그룹 내의 각각의 값(예를 들어, 인덱스를 갖는 값)은 각각의 왈시 심볼 값(예를 들어, i번째 왈시 심볼)에 대응하는 샘플 신호 그룹의 로그 공산 값을 계산하는 비선형 함수 변환기(205)로 변환된다. 일반적으로, 비선형 함수 변환기(205)의 특성은 비선형 함수이다. 예를 들어, 정적 채널의 경우에는 0차 변형 베셀 함수 Io(x)이다. 그러나, 채널이 레일레이 페이딩 채널인 경우, 로그 공산값(207)은 단순히 에너지 값 자체이다. 이러한 경우에 변환은 요구되지 않는다.
비선형 함수 변환기(205)의 결과는 한 세트의 로그 공산 값(207)이다. 예로서 IS-95에 의해 정해진 바와 같이 리버스 링크(이동국에서 기지국으로) 상에 전송된 신호를 사용하면, 기지국에 의해 수신된 신호는 데이타의 각 프레임마다 디코딩되고, 각 프레임은 로그 공산 값(207)의 96 세트로 구성된다. 이들 세트는 그 다음 디인터리버(210)로 향해진다. 디인터리버(210)의 기능은 인코딩 프로세스 동안에 인터리브되어 있는 데이타 심볼을 디코딩하기 위해 로그 공산 값(207) 세트를 디인터리브하기 위한 것이다. 구체적으로, 96 세트의 로그 공산 값(207)은 도 4에 도시된 바와 같이 3열 32행의 매트릭스로 구성된다. 매트릭스의 각 원소는 로그 공산 값의 그룹이다.
로그 공산 값(207)의 디인터리브된 세트(213)는 본 발명에 따른 조건 메트릭 디코더(215)에 보내진다. 조건 메트릭 디코더(215) 내에서 소프트 판정 메트릭 발생 단계가 발생하고, 이것은 도 3의 블럭도를 참조하여 잘 설명될 것이다.
도 3은 본 발명에 따른 최대 조건 공산(MCL) 디코더(215)를 도시한 것이다. 상술된 바와 같이, 로그 공산 값(213)의 디인터리브된 세트는 MCL 디코더(215)에 공급된다. 로그 공산 값(207)의 디인터리브된 세트(213)는 로그 공산 값(213)의 각 세트마다 조건부 소프트 판정 값(313)의 세트를 생성하는 조건부 소프트 판정 데이타 생성기(310)로 향해진다. 조건부 소프트 판정 값(313) 세트의 크기는 인덱스 내에서 고려 중인 특정 비트가 놓여있는 곳에 따라 좌우될 수 있다. 예를 들어, 왈시 심볼 내의 제1 비트이면, 21-1또는 1 값이 생성되지만, 왈시 심볼 내의 6 비트 중 6번째 비트이면, 26-1또는 32 값이 얻어진다. 그러므로, 왈시 심볼의 길이가 6비트인 경우, 각 왈시 심볼마다 조건부 소프트 판정 데이타 생성기(310)에 의해 총 63(1+...+32=63) 값이 얻어질 수 있다.
그 다음, 조건부 소프트 판정 값(313)의 세트는 하드 코딩된 심볼 값(338)(후술됨)에 기초하여 조건부 소프트 판정 값(313)의 세트로부터 비트 메트릭(318)을 선택하는 비트 메트릭 생성기(315)로 보내진다. 비트 메트릭 생성기(315)에 의해 선택된 비트 메트릭(318)는 비트 메트릭(318)으로부터 브랜치 메트릭(323)을 발생하는 브랜치 메트릭 계산기(320)로 향해진다. 양호한 실시예에 있어서, 브랜치 메트릭(323)는 3개의 비트 메트릭(318)으로 구성된다. 계속하여 브랜치 메트릭(323)은 각 디코더 상태마다 경로 메트릭값을 관리하는 메트릭 계산기(325)에 결합된다. 메트릭 계산기(325)는 경로 판정 데이타(327)를 발생하기 위해 경로 메트릭 값 및 브랜치 메트릭(323)를 사용한다. 경로 판정 데이타(327)는 각 디코더 상태마다 경로 판정 데이타의 이력을 관리하는 트렐리스 계산기(330)로 보내진다. 이 이력으로부터, 트렐리스 계산기(330)는 오리지널 정보 데이타 신호(110)의 추정된 오리지널 데이타 신호(178)를 판정한다.
다음에 도 2를 다시 참조하면, 디인터리버(210)는 비선형 함수 변환기(205)로부터 로그 공산 값(207)의 그룹을 수신하여 이들을 도 4에 도시된 바와 같이 메모리 어레이(400) 내에 저장한다. 로그 공산 값(207)의 각 그룹은 비선형 함수 변환기(205)로부터 수신되어 메모리 어레이 요소 Mi,j중의 하나에 저장된다. 데이타의 한 프레임에 수신된 로그 공산 값(207)의 제1 그룹은 메모리 요소 M1,1에 저장된다. 다음 그룹은 M1,2에 저장되고 세번째 그룹은 M1,3에 저장된다. 디인터리버(210)가 로그 공산 값(207)의 제4 그룹을 수신할 때, 메모리 어레이 내의 포인터는 1행 아래로 이동하고, 이 그룹을 메로리 요소 M2,1에 저장한다. 디인터리버(210)는 메모리 어레이(400) 내의 메모리 요소 M32,3이 채워질 때까지 데이타 그룹을 계속 수신하여 열을 가로지르고 행을 내려가 이들을 순차적으로 계속 저장한다. 이때, 어레이(400) 내의 모든 96 요소가 채워지고, 디인터리버(210)는 이제 데이타 어레이를 MCL 디코더(215)에 공급하기 시작한다.
디인터리빙 프로세스가 아래에 설명되고, 비트-메트릭 생성 프로세스의 나중 설명에서 더욱 설명된다. 시작을 위해, 디인터리버(210)는 MCL 디코더(215)에 필요로 된 베이시스로서 데이타를 메모리 어레이(400)로부터 검색한다. 디인터리버(210)는 먼저 어레이(400)의 요소 M1,1내의 로그 공산 값(213)의 세트를 검색하고, 이 값(213)을 조건부 소프트 판정 데이타 생성기(310)에 공급한다. 다음에 요소 M2,1이 검색되고, 그 다음에 M3,1이 검색되며, 제1열의 모든 요소 내에 포함된 로그 공산 값이 조건부 소프트 판정 데이타 생성기(310)에 공급될 때까지 계속 행을 내려간다. 디인터리버(210)가 로그 공산 값(213) 세트를 조건부 소프트 판정 데이타 생성기(310)에 공급할 때마다, 조건부 소프트 판정 데이타 생성기(310)는 6비트 왈시 심볼 인덱스 내의 비트들 중 하나의 조건부 소프트 판정값(313) 세트를 계산한다. 그러므로, 디인터리버(210)는 요소마다 총 6배, 왈시 심볼 인덱스 내의 각 비트마다 한번, 조건부 소프트 판정 데이타 생성기(310)에 데이타의 제1열을 공급한다.
그 다음, 디인터리버(210)는 어레이(400)의 제2 열로 이동하여 요소 M1,2내에 포함된 로그 공산 값(213) 세트를 검색해서, 이들 로그 공산 값(213)을 조건부 소프트 판정 데이타 생성기(310)에 공급한다. 그 다음, M2,2, 그 다음 M3,2내에 포함된 로그 공산 값(213)을 보내고, 어레이(400)의 제2 열 내의 모든 소자가 조건부 소프트 판정 데이타 생성기(310)에 공급될 때까지 행을 계속 내려간다. 제1열 상의 동작과 같이, 디인터리버(210)는 제2열에서 요소당 5번 이 동작을 반복한다. 그 다음 디인터리버(210)는 제2열에 대해 반복하여, 요소당 총 6번 어레이(400)의 제2열 내에 포함된 데이타를 조건부 소프트 판정 데이타 생성기(310)에 공급한다.
조건부 소프트 판정 메트릭의 발생을 가장 잘 설명하기 위해, 도 5를 참조하여 설명한다. 왈시 심볼 인덱스의 2진 등가 내의 제1 비트의 경우, 2개의 조건부 소프트 판정 메트릭(M0(0) 및 M1(0))이 발생되고, 이것은 도 1의 종래 기술을 참조하여 설명된 2중 최대 메트릭 생성기(168)의 결과와 유사하다. 2중 최대 메트릭 생성기(168)에서와 같이, 조건부 소프트 판정 메트릭 생성기(310)는 심볼 인덱스의 제1 비트와 같이 "0"을 갖는 모든 로그 공산 값 중 M0(0)로 표시된 최대 에너지값을 갖는 왈시 심볼 인덱스의 로그 공산 값(213)을 탐색한다. 다음에, 조건부 소프트 판정 메트릭 생성기(310)는 심볼 인덱스의 제1 비트와 같이 "1"을 갖는 모든 로그 공산 값 중 M1(0)로 표시된 최대 에너지값을 갖는 왈시 심볼 인덱스의 로그 공산 값(213)을 탐색한다. M0(0)＞M1(0)이면, M1(0)은 M1(0)-M0(0)로 설정될 수 있고, M0(0)은 0으로 설정될 수 있다. 이와 달리, M0(0)＜M1(0)이면, M1(0)=0이고, M0(0)=M0(0)-M1(0)이다. 조건부 소프트 판정 메트릭 생성기와 2중 최대 메트릭 생성기(168) 사이의 차이는 왈시 심볼 인덱스의 제2 및 후속 비트와 관련된 메트릭을 계산할 때 하이라이트된다.
다음에는 왈시 심볼 인덱스의 2진 등가 내의 제2 비트에 대해 고려해보자. 이 경우에, 4개의 조건부 소프트 판정 메트릭(313)이 생성될 수 있고, 즉 M0(1), M2(1), M1(1) 및 M3(1)로 표시된 바와 같이 제1 및 제2 비트가 00, 01, 10, 11인 제1 심볼 인덱스의 조건부 소프트 판정 메트릭이 생성된다. M0(1) 및 M2(1)의 조건부 소프트 판정 메트릭을 판정하기 위해, 조건부 소프트 판정 메트릭 생성기(310)는 먼저 인덱스의 제1 및 제2 비트로서 "0"을 갖는 모든 로그 공산 값(213)의 최대 에너지를 갖는 왈시 심볼 인덱스의 에너지를 탐색한다. 다음에, 조건부 소프트 판정 메트릭 생성기(310)는 인덱스의 제1 및 제2 비트로서 "1"을 갖는 모든 로그 공산 값(213)의 최대 에너지를 갖는 왈시 심볼 인덱스의 에너지를 탐색한다. M0(1)＞M2(1)이면, M0(1)이 0으로 설정된 후에 M2(1)은 M2(1)-M0(1)로 설정된다. 이와 달리, M2(1)이 0으로 설정된 후에 M0(1)은 M0(1)-M2(1)로 설정된다. 조건부 소프트 판정 메트릭 M1(1) 및 M3(1)은 이와 유사하게 판정된다. 그러므로, 인덱스 내의 제2 비트의 경우, 종래 기술의 2중 최대 메트릭 생성기(168)에 의해 생성된 단지 2개의 소프트 판정 메트릭과 대조적으로 우리는 4개의 조건부 소프트 판정 메트릭을 가질 수 있다.
이 동일한 프로세스는 왈시 심볼 인덱스 내의 나머지 비트에 대해서도 발생하고, 인데스 내의 6 비트 중 i번째이면, 2i조건부 소프트 판정 메트릭이 있을 수 있다. 그러므로, IS-95에 있어서, 왈시 심볼 인덱스의 길이가 6비트인 경우, 총 126개의 조건부 소프트 판정 메트릭이 생성될 수 있다. 그러나, 이들 값의 절반이 0으로 설정될 수 있기 때문에, 모두 음수인 단지 63개의 조건부 소프트 판정 메트릭만이 저장되면 된다.
저장될 조건부 소프트 판정 메트릭의 수를 줄이는 바람직한 방법은 다음과 같다. 먼저, 인덱스가 발생되고 잇는 조건부 메트릭의 인덱스와 부합하고 현재의 비트가 1인 왈시 심볼의 최대 에너지를 인덱스가 발생되고 있는 조건부 메트릭의 인덱스와 부합하고 현재의 비트가 0인 왈시 심볼의 최대 에너지에서 감산한다(예를 들어, M0(1)-M2(1)). 결과는 하나의 표시된 조건 메트릭 값이다. 이제, 표시된 조건 메트릭 값으로부터 비트 메트릭 값(318)을 생성하기 위해, 조건부 소프트 판정 값(313) 중의 하나는 비트 메트릭 생성기(315)에 의해 먼저 선택된다. 예상 비트가 고려 중인 디코더 상태 전이에 대해 1이면, 브랜치 메트릭 계산기(320)는 비트 메트릭 값(318)의 표시를 변화시키고, 그렇지 않으면 비트 메트릭 값(318)은 변화되지 않는다. 다음에, 브랜치 메트릭 계산기는 값이 양수이면 값을 0을 설정하지만, 음수이면 값을 변화시키지 않고 그대로 둔다. 3개의 이들 값은 그 다음에 고려 중인 디코더 전이에 대해 브랜치 메트릭 값(323)을 얻기 위해 함께 가산된다. 이것은 상술된 바와 같이 모든 126개의 조건부 소프트 판정 값을 생성하여 브랜치 메트릭(323)을 얻기 위해 이들 3개를 가산하는 것에 수학적으로 등가이다. 또한, 메모리 상에 저장하여 복잡도를 계산하기 위해, 세트 내의 모든 값 대신에 로그 공산 값(213)의 톱 N만이 탐색될 필요가 있으며, 양호한 실시예에서 N= 4 또는 8이다. 그러므로, 로그 공산 값(213)의 톱 N만이 탐색되면, 대부분의 0이 아닌 N개의 조건부소프트 판정 값(313)만이 왈시 인덱스 내의 각 비트마다 저장될 필요가 있다.
이제, 특정 디코더 상태 전이의 브랜치 메트릭(323)을 형성하기 위해 비트 메트릭(318)을 결정하는 방법을 고려해 보자. MCL 디코더(215)는 왈시 인덱스의 제1 비트에 대해 계산된 조건부 소프트 판정 값(313)의 설정으로 시작한다. 이 특정 세트의 조건부 소프트 판정 값(313)은 M11로 표시된 바와 같이 디인터리버 매트릭스(400)의 상부 좌측 요소에 저장된 로그 공산 값(207)으로부터 구해진다. 일반적으로, 우리는 디인터리버 매트릭스의 i번째 행과 j번째 열에 위치된 요소를 Mij로 표시할 수 있다. 왈시 심볼 인덱스 내의 제1 비트에 대해 비트 메트릭(318)을 작성할 때, 0 또는 1인 비트에 대한 비트 메트릭은 제1 비트에 대해 단순히 대응하는 소프트 판정 조건 값(313)과 동일하다. M11에 저장된 로그 공산 값 그룹으로부터 구해진 조건부 소프트 판정 값 세트로부터 왈시 심볼 인덱스의 제1 비트에 대한 비트 메트릭을 생성한 후에, 비트 메트릭 생성기(315)는 매트릭스에서 이전의 요소 아래의 1행인 M21의 로그 공산 값으로부터 조건부 소프트 판정 값 세트로부터 왈시 심볼 인덱스의 제1 비트에 대한 비트 메트릭을 생성한다. 이 프로세스는 모든 비트 메트릭이 왈시 심볼 인덱스의 제1 비트에 대해 계산된 조건부 소프트 판정 값 세트로부터 생성될 때까지 계속한다.
다음에, 비트 메트릭 생성기(315)는 왈시 인덱스 내의 제2 비트에 대해 비트 메트릭을 생성한다. 이것은 요소 M1, 1부터 다시 시작한다. 인덱스 내의 제2 비트에 대해, 디코더는 브랜치가 시작하는 상태의 저장된 경로 이력을 검색한 다음에, 왈시 심볼의 인덱스 내의 제1 비트의 값(0 또는 1)을 판정하기 위해 적절한 경로 이력 비트를 재인코딩한다. 재인코딩된 제1 비트의 값이 0이라면, M0(1) 또는 M2(1)의 조건부 소프트 판정 값이 0 또는 1인 제1 비트에 대한 비트 메트릭(318)으로서 각각 사용될 수 있다. 그렇지 않고, 제1 비트가 1이면, M1(1) 또는 M3(1)의 조건부 소프트 판정 값이 사용될 수 있다. 이 프로세스는 비트 메트릭이 요소 M32,1에 포함된 로그 공산 값으로부터 계산된 조건부 소프트 판정 값의 세트로부터 왈시 심볼 인덱스의 제2 비트에 대해 생성된다. 그 다음, 비트 메트릭 생성기(315)는 M1,1에 포함된 로그 공산 값으로부터 구해진 조건부 소프트 판정 값의 세트로부터 왈시 인덱스의 제3 비트에 대한 비트 메트릭(318)을 생성한다.
왈시 심볼 인덱스 내의 제3 비트에 대해, 8개의 비트 메트릭 값은 왈시 심볼 인덱스 내의 제4, 제5 및 제6 비트에 대해 돌아가는 경로를 따라 재인코딩된 제1 및 제2 비트에 따라 가능하다. 비트 메트릭 생성 프로세스는 항상 제1 행부터 시작하여 제1열의 32번째에 도달할 때까지 아래로 진행한다.
제1열의 32 왈시 인덱스의 6비트에 대한 모든 비트 메트릭이 생성된 후에, 비트 메트릭 생성기(315)는 디인터리버 매트릭스(400)의 제2열에 저장된 로그 공산 값으로부터 계산된 조건부 소프트 판정 값 세트로부터 비트 메트릭을 생성한다. 제1열에 대한 상기 설명과 마찬가지로, M1,2내지 M32,2내의 제1 비트의 비트 메트릭을 생성한 다음에, 이들 요소의 6 비트가 생성될 때까지 제2 비트, 제3 비트를 생성한다. 메트릭의 제3열에 대한 비트 메트릭 생성은 M1,3내지 M32,3을 통해 6번 진행함으로써 먼저의 2개의 열에서와 마찬가지로 유사하다.
이제 MCL 디코더(215)에 의한 이들 비트 메트릭의 프로세싱을 고려해보자. MCL 디코더(215)는 MCL 디코더(215)의 각 특정 시간 상태에서 사용하기 위한 브랜치 메트릭(323) 세트를 형성하기 위해 비트 메트릭 값(318) 그룹을 사용한다. 브랜치 메트릭(323)의 각 세트를 형성하기 위해 사용된 그룹 내의 비트 메트릭 값(318)의 수는 각 입력 데이타 값(110)으로부터 생성된 컨벌루션 인코더(112)의 출력에서의 데이타 심볼(114)의 수에 대응한다. 예를 들어, 비율 1/3 컨벌루션 인코더가 송신기에 사용될 때, 3개의 데이타 심볼(114)이 각 입력 데이타 값(110)으로부터 생성된다. 그러므로, 브랜치 메트릭 계산기(320)는 MCL 디코더(215) 내의 각 시간 상태에서 사용하기 위한 브랜치 메트릭(323)을 형성하기 위해 3개의 개별 비트 메트릭 값(318)의 그룹을 사용한다. 브랜치 메트릭 계산기(320)는 한 디코더 상태에서 다른 상태로의 각 전이마다 하나의 브랜치 메트릭 값(323)을 생성한다. 각 브랜치 메트릭(323)은 3개의 비트 메트릭 값(318)의 합이다.
종래의 비터비 디코더에서와 같이, MCL 디코더는 2(K-1)상태를 갖고, K는 컨벌루션 코드의 제한 길이이다. 메트릭 계산기(325)는 2(K-1)경로 메트릭, 즉 상태 당 하나의 경로 메트릭을 저장한다. 메트릭 계산기(325)는 현재의 디코더 상태에서 다음 디코더 상태로의 각각의 2K전이마다 브랜치 메트릭 계산기(320)로부터 하나의 브랜치 메트릭(323)을 수신한다. 각 디코더 상태마다, 2개의 브랜치 메트릭이 그 상태에 대한 경로 메트릭에 가산되어 총 2K누적 경로 메트릭을 형성한다. 각각의 2(K-1)다음 디코더 상태로 합체되는 2개의 이러한 누적 경로 메트릭이 존재할 수 있다. 2개의 누적 경로 메트릭 중 큰 쪽은 생존하여 그 상태의 새로운 경로 메트릭이 되지만, 작은 쪽은 삭제된다. 경로 판정 데이타(327)는 트렐리스 계산기(330)에 보내져서 다음 디코더 상태 내의 이들 2개의 경로들 중 어느 경로가 생존 경로인지를 표시한다.
트렐리스 계산기(330)는 메트릭 계산기(325)로부터 경로 판정 데이타(327)를 수신하여 이 정보를 메모리에 저장한다. 트렐리스 계산기(330)는 각각의 디코더 상태동안 경로 판정 이력 데이타를 포함하는 어레이의 각 요소로 이 경로 판정 데이타(327)의 메모리 어레이를 관리한다. 트렐리스 계산기가 경로 전이 데이타의 어레이를 관리하거나, 또는 각 경로에 대응하는 정보 데이타의 어레이를 관리할 수 있다는 것은 본 분야에 숙련된 기술자들에게 공지되어 있다. 양호한 실시예에 있어서, 트렐리스 계산기(330)는 정보 데이타의 어레이를 관리하고, 경로에 대응하는 정보 데이타를 얻기 위해 경로를 돌아갈 필요는 없다. 컨벌루션 인코더(335)가 각디코더 상태동안 생존 경로에 대응하는 정보 데이타를 재인코딩할 필요가 있기 때문에, 이 실현은 돌아가는 동작의 시간 소비를 방지한다. 경로 판정 데이타(327)는 다른 디코더 상태로의 각 전이마다 정보의 하나의 비트로 구성된다. 이 정보는 생존 디코더 상태의 최상위 비트이고, 생존 상태는 다른 디코더 상태로 전이할 수 있는 2개의 가능한 디코더 상태 중에서 살아남은 상태이다. 2(K-1)디코더 상태가 있기 때문에, 메트릭 계산기(325)는 이들 경로 판정 값(327)의 2(K-1)을 트렐리스 계산기(330)에 각 디코더 시간 단계동안 보낸다.
트렐리스 계산기(330)는 경로 판정 데이타(327)를 메트릭 계산기(325)로부터 수신하므로, 2개의 가능한 디코더 상태 중에서 생존 상태에 대해 트렐리스 계산기(330) 정보를 제공한다. 그 다음, 생존 디코더 상태의 트렐리스를 검색하고 트렐리스 데이타를 1비트 좌측으로(최하위 비트에서 최상위 비트의 방향으로) 이동시킨다. 데이타가 좌측으로 이동함에 따라, 새로운 정보 판정 데이타 비트가 트렐리스의 최하위 비트로 이동된다. 이 비트는 생존 상태를 나타내는 비트, 즉 경로 판정 데이타 비트(327)와 동일한 비트이다. 이동된 트렐리스는 이제 정보 데이타의 경로 이력을 포함한다. 트렐리스의 최하위 비트는 디코더 상태동안 가장 최근에 디코딩된 데이타이고, 최상위 비트는 디코더 상태동안 가장 오래전 디코딩된 비트이다. 새로 계산된 트렐리스는 그 다음 현재 계산되고 있는 다음 디코더 상태동안 트렐리스 어레이 요소 내로 기입된다. 이것은 모든 2(K-1)디코더 상태에 대한 트렐리스가 트렐리스 계산기(330)에 의해 갱신될 때까지 계속한다.
전송된 데이타를 판정하는 프로세스는 종래의 비터비 디코더에서와 동일하다. 즉, 상당한 수의 전이가 디코딩 프로세스에서 발생된 후에, 디코더(215)는 가장 큰 경로 메트릭을 갖는 디코더 상태를 선택하고, 데이타 비트 D시간 단계에 관한 판정을 다시 하기 위해 디코더 상태의 저장 경로 판정 데이타 이력을 검색한다. 선택적인 실시예에 있어서, 디코더는 모든 경로 메트릭이 생성되어 한 프레임에 프로세스될 때까지 모든 판정 데이타 이력을 유지할 수 있다. 그 다음 디코더는 경로를 따라 한번에 모든 데이타 비트를 판정하기 위해 IS-95 시그널링의 0 상태인 공지된 종료 상태로부터 시작하는 경로 판정 데이타 이력을 검색할 수 있다.
트렐리스 계산기(330)는 경로 판정 이력 데이타(332)를 컨벌루션 인코더(335)에 공급한다. 이 경로 판정 이력 데이타(332)는 디코더 상태들 중 한 상태에서 끝나는 생존 경로에 대응하는 정보 데이타이다. 그 다음 컨벌루션 인코더(335)는 오리지널 정보 데이타가 인코딩된 것과 동일한 방식으로 경로 판정 이력 데이타(332)를 컨벌루션 인코딩한다. 컨벌루션 인코더(335)는 디코더에 의해 이전에 프로세스되었던 왈시 인덱스 비트에 대응하는 하드 코딩된 심볼 값(338)을 얻기 위해 경로 판정 이력 데이타(332)의 적절한 부분을 인코딩한다. 이들 하드 코딩된 심볼 값(338)은 현재의 디코더 상태동안 이전의 왈시 인덱스 비트를 나타내므로, 조건부 소프트 판정 값(313) 세트로부터 적절한 비트 메트릭(318)을 선택하기 위해 비트 메트릭 생성기(315)에 의해 사용된다.
비트 메트릭 생성기(315)의 앞의 설명에 있어서, 비트 메트릭 값(318)의 생성에 도움이 되었던 하드 코딩된 심볼 값(338)에 참고가 되었다. 이것은 하드 코딩된 심볼 값(338)이 현재 시간 상태동안 재인코딩된 335 트렐리스 경로 이력(332)을 나타내기 때문이다. 즉, 본 발명은 종래 기술에 개시된 바와 같이 개별 왈시 비트 내에 포함된 에너지에 기초해서만 소프트 판정 메트릭 결정을 행하지 않고, 왈시 심볼 비트들 사이의 독립성을 나타내는 하드 코딩된 심볼 값(338)으로 경로 판정 이력(332)을 재인코딩하는 룩-백(look-back) 메카니즘을 이용한다. 그러므로, 현재의 왈시 비트의 비트 메트릭 값은 주어진 왈시 심볼 내의 앞의 왈시 비트의 상태에 따라 좌우된다.
상기 설명은 MCL 디코더(215)의 양호한 실시예를 설명했지만, 디코더는 또한 디바이스 또는 통신 채널 프로세싱 메모리를 통과하는 데이타를 컨벌루션 인코딩하여 인터리브하는 많은 다른 응용에 적용될 수도 있다. 메모리를 갖는 디바이스의 예는 양호한 실시예에서 설명된 바와 같이 IS-95 리버스 링크에 사용된 것과 같은 직교 하다마드 코더이다. 메모리를 갖는 통신 채널의 다른 예는 채널이 송신기에서 수신기로 통과하는 신호에 다수의 경로를 제공하는 것이 있다. 그 결과, 수신된 데이타는 수신되고 있는 현재의 심볼과 간섭하는 이전에 송신된 심볼로 인해 왜곡되기 시작한다. 현재의 심볼에 대해 수신되고 있는 데이타가 이전에 전송된 심볼에 따라 좌우되기 때문에, 채널은 메모리를 수신된 심볼 시퀀스에 도입한다. 채널 내의 메모리의 또 다른 예는 수신된 심볼들 사이에 위상 종속성을 갖는 것이 있다. 채널의 특성 응답은 소정의 심볼 기간을 스팬할 수 있는 기간 동안에 거의 일정하다. 이러한 유형의 채널에 있어서, 종래의 비코히어런트 수신기는 MCL 디코더(215)를 사용함으로써 주어진 수의 심볼동안 코히어런트 수신기로 변환될 수 있다. 상술된 예 이외에, MCL 디코더의 여러가지 다른 예가 가능하지만, 본 발명에 따라 향상된 디코딩의 기본적인 동작은 어디서나 공통적이다.
본 발명은 특히 특정 실시예에 대해 도시되고 설명되었지만, 본 분야에 숙련된 기술자들이라면 본 발명의 정신 및 범위를 벗어나지 않고서 여러가지로 변형시킬 수 있을 것이다. 그러므로, 본 발명은 첨부된 특허 청구 범위 내에서만 제한된다.

Claims (10)

  1. 송신기에 의해 인터리브된 수신기 내의 인코딩된 신호를 디코딩하는 방법에 있어서,
    (a) 인코딩된 신호를 수신하는 단계,
    (b) 상기 인코딩된 신호를 디인터리브하기에 적절한 형태로 프로세스하는 단계,
    (c) 로그-공산(log-likelihood) 값의 세트를 디인터리브하는 단계,
    (d) 상기 로그-공산 값 세트로부터 조건부 소프트 판정 메트릭(metric)의 세트를 발생시키는 단계,
    (e) 하드 코딩된 심볼 값에 기초하여 상기 조건부 소프트 판정 메트릭 세트로부터 비트 메트릭을 발생시키는 단계, 및
    (f) 인코딩하기 전의 신호의 추정치를 생성하기 위해 비트 메트릭을 디코딩하는 단계
    를 포함하는 것을 특징으로 하는 방법.
  2. 제1항에 있어서, 상기 로그-공산 값 세트 생성 단계는 비선형 함수를 가산된 에너지 값의 그룹에 적용함으로써 실행되고, 상기 비선형 함수는 정적 채널에 대해서는 0차 수정 베셀(Bessel) 함수이거나 레일레이(Rayleigh) 페이딩 채널에 대해서는 널(null)-함수인 것을 특징으로 하는 방법.
  3. 제1항에 있어서, 조건부 소프트 판정 메트릭 세트의 크기는 심볼 인덱스 내에서 고려 중인 특정 비트가 놓이는 곳에 따라 다른 것을 특징으로 하는 방법.
  4. 제1항에 있어서,
    (g) 상기 비트 메트릭으로부터 다수의 브랜치 메트릭을 발생시키는 단계,
    (h) 상기 다수의 브랜치 메트릭으로부터 생존 브랜치 메트릭을 선택하는 단계,
    (i) 선정된 수의 생존 브랜치 메트릭의 선택에 기초하여 경로 판정 이력 데이타를 발생시키는 단계,
    (j) 생존 브랜치 메트릭 및 경로 판정 이력 데이타로부터 인코딩하기 전의 신호를 추정하는 단계, 및
    (k) 상기 경로 판정 이력 데이타로부터 하드-코드화 심볼을 발생시키는 단계
    를 더 포함하는 것을 특징으로 하는 방법.
  5. 제4항에 있어서, 상기 하드-코드화 심볼 값 발생 단계는 각 디코더 상태마다 경로 판정 이력 데이타를 컨벌루션(convolutional) 인코딩하는 단계를 더 포함하는 것을 특징으로 하는 방법.
  6. 송신기에 의해 인터리브된 수신기 내의 인코딩된 신호를 디코딩하는 장치에 있어서,
    (a) 인코딩된 신호를 수신하여, 상기 인코딩된 신호를 디인터리브하기에 적절한 형태로 프로세스하는 수신기,
    (b) 수신기에 결합되어, 로그-공산 값의 세트를 생성하는 디인터리버,
    (c) 상기 로그-공산 값 세트로부터 조건부 소프트 판정 메트릭의 세트를 발생시키는 조건부 소프트 판정 메트릭 생성기,
    (d) 하드 코딩된 심볼 값에 기초하여 상기 조건부 소프트 판정 메트릭 세트로부터 비트 메트릭을 발생시키는 비트 메트릭 생성기, 및
    (e) 인코딩하기 전의 신호 추정치를 생성하기 위해 비트 메트릭을 디코딩하는 수단
    을 포함하는 것을 특징으로 하는 장치.
  7. 제6항에 있어서,
    (e) 일련의 비트 메트릭으로부터 다수의 브랜치 메트릭을 발생시키는 브랜치 메트릭 생성기,
    (f) 상기 다수의 브랜치 메트릭에 기초하여 경로 메트릭을 판정하는 경로 메트릭 계산기,
    (g) 상기 경로 메트릭으로부터 신호를 추정하는 트렐리스(trellis) 계산기, 및
    (h) 경로 판정 이력 데이타의 세트를 상기 비트 메트릭 생성기에 공급된 하드 코딩된 심볼로 인코딩하는 컨벌루션 인코더
    를 더 포함하는 것을 특징으로 하는 장치.
  8. 제6항에 있어서, 상기 컨벌루션 인코더에 의해 공급된 하드 코딩된 심볼 데이타는 상기 조건부 소프트 판정 메트릭 세트로부터 최빈 가능(most likely) 비트 메트릭을 판정 시에 사용하기 위한 인코딩된 경로 이력을 제공하는 것을 특징으로 하는 장치.
  9. 다수의 비트로 구성된 인코딩된 신호를 디코딩하는 방법에 있어서,
    (a) 다수의 비트 중에서 제1 비트에 대한 2개의 비트 메트릭을 발생시키는 단계,
    (b) 제1 비트에 대한 저장된 비트 메트릭을 이용하여 다수의 비트 중에서 제2 비트에 대한 최소한 4개의 비트 메트릭을 발생시키는 단계, 및
    (c) 상기 발생된 비트 메트릭에 기초하여 인코딩하기 전의 신호를 추정하는 단계
    를 포함하는 것을 특징으로 하는 방법.
  10. 제9항에 있어서, 상기 제2 비트에 대한 비트 메트릭은 제1 비트에 따라 좌우되는 공산 값을 나타내는 것을 특징으로 하는 방법.
KR1019970705996A 1995-12-29 1996-10-09 인코딩된 신호를 디코딩하는 방법 및 장치 KR100231291B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/581,696 US5862190A (en) 1995-12-29 1995-12-29 Method and apparatus for decoding an encoded signal
US8/581,696 1995-12-29

Publications (2)

Publication Number Publication Date
KR19980702590A KR19980702590A (ko) 1998-07-15
KR100231291B1 true KR100231291B1 (ko) 1999-11-15

Family

ID=24326209

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970705996A KR100231291B1 (ko) 1995-12-29 1996-10-09 인코딩된 신호를 디코딩하는 방법 및 장치

Country Status (13)

Country Link
US (1) US5862190A (ko)
JP (1) JP3569288B2 (ko)
KR (1) KR100231291B1 (ko)
CN (1) CN1099179C (ko)
BR (1) BR9607430A (ko)
CA (1) CA2209083C (ko)
DE (1) DE19681214T1 (ko)
FI (1) FI973535A (ko)
FR (1) FR2743229B1 (ko)
GB (1) GB2312816B (ko)
IL (1) IL119422A (ko)
SE (1) SE521498C2 (ko)
WO (1) WO1997024850A1 (ko)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6788708B1 (en) * 1997-03-30 2004-09-07 Intel Corporation Code synchronization unit and method
US6075824A (en) * 1997-08-04 2000-06-13 Motorola, Inc. Method and apparatus for re-encoding decoded data
US6018546A (en) * 1997-09-16 2000-01-25 Lucent Technologies Inc. Technique for soft decision metric generation in a wireless communications system
US6094739A (en) * 1997-09-24 2000-07-25 Lucent Technologies, Inc. Trellis decoder for real-time video rate decoding and de-interleaving
US6233271B1 (en) * 1997-12-31 2001-05-15 Sony Corporation Method and apparatus for decoding trellis coded direct sequence spread spectrum communication signals
US6215813B1 (en) * 1997-12-31 2001-04-10 Sony Corporation Method and apparatus for encoding trellis coded direct sequence spread spectrum communication signals
US5974079A (en) * 1998-01-26 1999-10-26 Motorola, Inc. Method and apparatus for encoding rate determination in a communication system
US6334202B1 (en) * 1998-07-22 2001-12-25 Telefonaktiebolaget Lm Ericsson (Publ) Fast metric calculation for Viterbi decoder implementation
US6381728B1 (en) * 1998-08-14 2002-04-30 Qualcomm Incorporated Partitioned interleaver memory for map decoder
ATE476016T1 (de) * 1998-08-14 2010-08-15 Qualcomm Inc Speicherarchitektur für map dekoder
US6434203B1 (en) 1999-02-26 2002-08-13 Qualcomm, Incorporated Memory architecture for map decoder
US6556634B1 (en) * 1999-02-10 2003-04-29 Ericsson, Inc. Maximum likelihood rake receiver for use in a code division, multiple access wireless communication system
US6480552B1 (en) * 1999-03-24 2002-11-12 Lucent Technologies Inc. Soft output metrics generation for symbol detectors
US6754290B1 (en) * 1999-03-31 2004-06-22 Qualcomm Incorporated Highly parallel map decoder
US6587519B1 (en) * 1999-05-28 2003-07-01 Koninklijke Philips Electronics N.V. Efficient apparatus and method for generating a trellis code from a shared state counter
WO2001020799A1 (en) * 1999-09-13 2001-03-22 Sony Electronics, Inc. Method and apparatus for decoding trellis coded direct sequence spread spectrum communication signals
US6700938B1 (en) * 1999-09-29 2004-03-02 Motorola, Inc. Method for determining quality of trellis decoded block data
JP3259725B2 (ja) * 1999-12-20 2002-02-25 日本電気株式会社 ビタビ復号装置
JP2001352256A (ja) * 2000-06-08 2001-12-21 Sony Corp 復号装置及び復号方法
US6834088B2 (en) * 2001-03-12 2004-12-21 Motorola, Inc. Method and apparatus for calculating bit log-likelihood ratios for QAM signals
CN1110163C (zh) * 2001-04-16 2003-05-28 华为技术有限公司 码分多址通信***中平坦衰落信道的估计方法及其装置
US7315576B1 (en) * 2002-02-05 2008-01-01 Qualcomm Incorporated System for soft symbol decoding with MIMO log-map detection
US7272118B1 (en) * 2002-02-06 2007-09-18 Sprint Spectrum L.P. Method and system for selecting vocoder rates and transmit powers for air interface communications
US7555584B2 (en) * 2004-09-29 2009-06-30 Intel Corporation Providing additional channels for an MSL architecture
KR100595688B1 (ko) * 2004-11-03 2006-07-03 엘지전자 주식회사 이동통신 단말기의 셀 재선택 방법
US7555071B2 (en) * 2005-09-29 2009-06-30 Agere Systems Inc. Method and apparatus for non-linear scaling of log likelihood ratio (LLR) values in a decoder
CN101465974B (zh) * 2007-12-21 2010-11-03 卓胜微电子（上海）有限公司 非线性码译码器的实现方法
US8140107B1 (en) 2008-01-04 2012-03-20 Sprint Spectrum L.P. Method and system for selective power control of wireless coverage areas
US8750418B2 (en) * 2008-05-09 2014-06-10 Marvell World Trade Ltd. Symbol vector-level combining transmitter for incremental redundancy HARQ with MIMO
US10333561B2 (en) * 2015-01-26 2019-06-25 Northrop Grumman Systems Corporation Iterative equalization using non-linear models in a soft-input soft-output trellis
CN113973037A (zh) * 2020-07-24 2022-01-25 晶晨半导体(上海)股份有限公司 解调方法、装置、设备以及计算机可读存储介质

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4945549A (en) * 1986-11-13 1990-07-31 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Trellis coded modulation for transmission over fading mobile satellite channel
DE4024106C1 (ko) * 1990-07-30 1992-04-23 Ethicon Gmbh & Co Kg, 2000 Norderstedt, De
US5134635A (en) * 1990-07-30 1992-07-28 Motorola, Inc. Convolutional decoder using soft-decision decoding with channel state information
DE69225619T2 (de) * 1991-01-09 1998-12-24 Philips Electronics Nv Signalübertragungssystem mit getrennter Baum-Kodierung eines jeden Parameters
US5233629A (en) * 1991-07-26 1993-08-03 General Instrument Corporation Method and apparatus for communicating digital data using trellis coded qam
US5204874A (en) * 1991-08-28 1993-04-20 Motorola, Inc. Method and apparatus for using orthogonal coding in a communication system
US5159608A (en) * 1991-08-28 1992-10-27 Falconer David D Method and apparatus for using orthogonal coding in a communication system
US5442627A (en) * 1993-06-24 1995-08-15 Qualcomm Incorporated Noncoherent receiver employing a dual-maxima metric generation process
US5414738A (en) * 1993-11-09 1995-05-09 Motorola, Inc. Maximum likelihood paths comparison decoder
US5502713A (en) * 1993-12-07 1996-03-26 Telefonaktiebolaget Lm Ericsson Soft error concealment in a TDMA radio system
US5608763A (en) * 1993-12-30 1997-03-04 Motorola, Inc. Method and apparatus for decoding a radio frequency signal containing a sequence of phase values
US5511096A (en) * 1994-01-18 1996-04-23 Gi Corporation Quadrature amplitude modulated data for standard bandwidth television channel
US5583889A (en) * 1994-07-08 1996-12-10 Zenith Electronics Corporation Trellis coded modulation system for HDTV
US5450453A (en) * 1994-09-28 1995-09-12 Motorola, Inc. Method, apparatus and system for decoding a non-coherently demodulated signal

Also Published As

Publication number Publication date
FR2743229B1 (fr) 2001-07-27
CN1099179C (zh) 2003-01-15
FI973535A0 (fi) 1997-08-27
SE521498C2 (sv) 2003-11-04
SE9703096D0 (sv) 1997-08-28
GB2312816A (en) 1997-11-05
JPH11501492A (ja) 1999-02-02
FI973535A (fi) 1997-08-27
KR19980702590A (ko) 1998-07-15
GB2312816B (en) 2000-05-10
IL119422A (en) 2005-08-31
FR2743229A1 (fr) 1997-07-04
US5862190A (en) 1999-01-19
CA2209083C (en) 2002-01-08
GB9716330D0 (en) 1997-10-08
WO1997024850A1 (en) 1997-07-10
JP3569288B2 (ja) 2004-09-22
CN1176722A (zh) 1998-03-18
DE19681214T1 (de) 1999-07-15
SE9703096L (sv) 1997-10-29
CA2209083A1 (en) 1997-06-29
IL119422A0 (en) 1997-01-10
BR9607430A (pt) 1998-05-26

Similar Documents

Publication Publication Date Title
KR100231291B1 (ko) 인코딩된 신호를 디코딩하는 방법 및 장치
KR100566084B1 (ko) 콘벌루션 인코딩된 코드워드를 디코딩하기 위한 소프트 결정 출력 디코더
US5907586A (en) Method and device for signal decision, receiver and channel condition estimating method for a coding communication system
US5159608A (en) Method and apparatus for using orthogonal coding in a communication system
KR100625477B1 (ko) 연접 코드 데이터를 송신하고 수신하기 위한 방법 및 장치
US4630032A (en) Apparatus for decoding error-correcting codes
US6404828B2 (en) Multichannel decoder
KR20010052058A (ko) 인터리빙없이 병렬 코딩을 이용한 통신 시스템 및 방법
KR100276780B1 (ko) 신호 전송 시스템
US6374387B1 (en) Viterbi decoding of punctured convolutional codes without real-time branch metric computation
US7457377B2 (en) Device for estimating a sequence of N bits corresponding to a received sequence of M digital data and associated methods
CA2404348A1 (en) Slotted mode decoder state metric initialization
WO2003017500A1 (en) Coded modulation scheme for a wireless communication system and methods thereof
US7020223B2 (en) Viterbi decoder and method using sequential two-way add-compare-select operations
GB2380370A (en) Parallel convolutional encoder and method of operation
US9020052B2 (en) MIMO communication method and devices
KR0171383B1 (ko) 순환컨벌루션널코드의복호화방법
El Maammar et al. Convolutional codes BPSK modulation with viterbi decoder
KR960008960B1 (ko) 통신 시스템에서 직교 코딩을 이용하기 위한 장치
AU651298B2 (en) Method and apparatus for improving detection of data bits in a slow frequency hopping communication system
KR0150093B1 (ko) 비터비 복호기에서의 펀츄어 패턴 동기/비동기 및 위상이동 검출 방법
Burr Coded m-CSK for CDMA systems
GB2344732A (en) Identifying signal code rate in a communication system
Jin et al. A new method of decoding very low rate convolutional codes
Lapidoth Convolutional codes and finite interleavers for the block erasure channel

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050708

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee