KR100228370B1 - Method for forming a capacitor in semiconductor device - Google Patents

Method for forming a capacitor in semiconductor device Download PDF

Info

Publication number
KR100228370B1
KR100228370B1 KR1019960073670A KR19960073670A KR100228370B1 KR 100228370 B1 KR100228370 B1 KR 100228370B1 KR 1019960073670 A KR1019960073670 A KR 1019960073670A KR 19960073670 A KR19960073670 A KR 19960073670A KR 100228370 B1 KR100228370 B1 KR 100228370B1
Authority
KR
South Korea
Prior art keywords
charge storage
forming
storage electrode
electrode
film
Prior art date
Application number
KR1019960073670A
Other languages
Korean (ko)
Other versions
KR19980054507A (en
Inventor
이병철
Original Assignee
김영환
현대전자산업주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업주식회사 filed Critical 김영환
Priority to KR1019960073670A priority Critical patent/KR100228370B1/en
Publication of KR19980054507A publication Critical patent/KR19980054507A/en
Application granted granted Critical
Publication of KR100228370B1 publication Critical patent/KR100228370B1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes
    • H01L28/82—Electrodes with an enlarged surface, e.g. formed by texturisation
    • H01L28/90—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions
    • H01L28/92—Electrodes with an enlarged surface, e.g. formed by texturisation having vertical extensions made by patterning layers, e.g. by etching conductive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)

Abstract

1.청구범위에 기재된 발명이 속한 기술분야1. Technical field to which the invention described in the claims belongs

반도체 장치 제조방법.Semiconductor device manufacturing method.

2.발명이 해결하려고 하는 기술적 과제2. Technical problem that the invention tries to solve

제한된 면적에서 캐패시터의 유효 표면적을 극대화하여 전하저장전극의 용량을 증대시키기 위한 반도체 장치의 캐패시터 형성방법을 제공하고자 함.To provide a method of forming a capacitor of a semiconductor device to increase the capacity of the charge storage electrode by maximizing the effective surface area of the capacitor in a limited area.

3.발명의 해결방법의 요지3. Summary of the solution of the invention

비트 라인 형성전에 제1 전하저장전극 및 제1 플래이트 전극의 제1 캐패시터를 형성하고, 비트 라인 형성 이후에 상기 제1 전하저장전극에 연결되는 제2 전하저장전극 및 제2 플래이트 전극용 제1 전도막을 형성한 후, 셀 영역 주변지역에 소정의 콘택홀을 형성한 다음, 제2 플래이트 전극용 제2 전도막을 형성하는 것을 특징으로 하는 반도체 장치의 캐패시터 형성방법을 제공하고자 함.A first capacitor of the first charge storage electrode and the first plate electrode is formed before the bit line is formed, and the first conduction electrode for the second charge storage electrode and the second plate electrode connected to the first charge storage electrode after the bit line is formed. After forming a film, a predetermined contact hole is formed in a region around a cell region, and then a second conductive film for a second plate electrode is formed.

4.발명의 중요한 용도4. Important uses of the invention

반도체 소자 제조 공정의 캐패시터 형성 공정에 이용됨.Used in the capacitor formation process of semiconductor device manufacturing process.

Description

반도체 장치의 캐패시터 형성방법Capacitor Formation Method of Semiconductor Device

본 발명은 반도체 소자 제조 공정중 캐패시터 형성방법에 관한 것으로, 특히 캐패시터의 용량을 확보하기 위한 전하저장전극 형성방법에 관한 것이다.The present invention relates to a method of forming a capacitor during a semiconductor device manufacturing process, and more particularly, to a method of forming a charge storage electrode for securing a capacitor capacity.

일반적으로, 디램(DRAM)을 비롯한 범용의 반도체 소자가 고집적화되어감에 따라 단위 셀당 전하저장전극이 형성될 면적이 감소되고있어, 전하저장전극의 형상을 실린더형(Cylinder), 핀형(Fin), 또는 캐비티형(Cavity)등의 여러 종류의 입체적인 전극 구조로 형성하거나, 상기와 같은 여러 종류의 입체적인 전극에 준안정 폴리실리콘막(MPS:Metastable Polysilicon)을 적용하여 표면적을 극대화시키므로써, 단위 셀당 필요시되는 전하저장용량을 확보하는 기술은 현재 많은 연구 및 개발중에 있다.In general, as the integration of general-purpose semiconductor devices including DRAM, the area in which charge storage electrodes are formed per unit cell is decreasing, and the shapes of the charge storage electrodes are cylindrical, fin, Or by forming a three-dimensional three-dimensional electrode structure such as cavity (cavity), or by applying a metastable polysilicon (MPS: Metastable Polysilicon) to the various three-dimensional electrode as described above to maximize the surface area, it is necessary per unit cell Technology to secure the charge storage capacity is currently being researched and developed a lot.

본 발명은 상기와 같은 제반 요구 사항에 의해 안출된 것으로 제한된 면적에서 캐패시터의 유효 표면적을 극대화하여 전하저장전극의 용량을 증대시키기 위한 반도체 장치의 캐패시터 형성방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION An object of the present invention is to provide a method for forming a capacitor of a semiconductor device for increasing the capacity of a charge storage electrode by maximizing the effective surface area of a capacitor in a limited area.

제1(a)도 내지 제1(e)는 본 발명의 일실시예에 따른 반도체 장치의 캐패시터 형성 공정 단면도.1A to 1E are cross-sectional views of a capacitor forming process of a semiconductor device according to an embodiment of the present invention.

* 도면의 주요부분에 대한 부호의 설명* Explanation of symbols for main parts of the drawings

1 : 반도체 기판 2 : 필드 산화막1: semiconductor substrate 2: field oxide film

3 : 게이트 산화막 4 : 게이트 전극 및 워드 라인3: gate oxide film 4: gate electrode and word line

5,11,14 : 산화막 스페이서 6,10,13 : 층간 절연막5,11,14 oxide film spacer 6,10,13 interlayer insulating film

7 : 제1 전하저장전극 8,16 : 질화막/산화막7: first charge storage electrode 8,16: nitride / oxide film

9 : 플래이트 전극 12 : 비트 라인9 plate electrode 12 bit line

15 : 제2 전하저장전극 7,18 : 제2 플래이트 전극15: second charge storage electrode 7, 18: second plate electrode

상기 목적을 달성하기 위하여 본 발명은 통상적인 트랜지스터가 기형성된 반도체 기판상에 제1 층간 절연막을 관통하여 소정부위의 반도체 기판에 콘택되는 제1 전하저장전극을 형성하는 단계; 전체구조 상부에 제1 유전막 및 플래이트 전극용 제1 전도막을 형성하고, 플래이트 전극용 마스크를 사용한 식각 공정에 의해 제1 플래이트 전극을 형성하는 단계; 전체구조 상부에 제2 층간 절연막을 형성하는 단계; 상기 제1 및 제2 층간 절연막을 관통하여 소정부위의 반도체 기판에 콘택되는 비트 라인을 형성하는 단계; 전체구조 상부에 제3 층간 절연막을 형성하는 단계; 상기 제1 유전막, 제1 플래이트 전극, 제2 및 제3 층간 절연막을 관통하여 소정부위의 제1 전하저장전극에 콘택되는 제2 전하저장전극을 형성하는 단계; 전체구조 상부에 제2 유전막 및 플래이트 전극용 제2 전도막을 형성하는 단계, 소정의 마스크를 사용한 식각 공정에 의해 셀 주변지역의 제2 및 제3 층간 절연막을 선택식각하여 소정부위의 제1 플래이트 전극이 노출되는 콘택홀을 형성하는 단계; 및 전체구조 상부에 플래이트 전극용 제3 전도막을 형성하고, 플래이트 전극용 마스크를 사용하여 상기 플래이트 전극용 제3 전도막, 플래이트 전극용 제2 전도막을 선택식각하여 제2 플래이트 전극을 형성하는 단계를 포함하는 것을 특징으로 한다.In order to achieve the above object, the present invention comprises the steps of forming a first charge storage electrode that is in contact with a semiconductor substrate of a predetermined portion through a first interlayer insulating film on a semiconductor substrate on which a conventional transistor is formed; Forming a first dielectric film and a first conductive film for a plate electrode on the entire structure, and forming a first plate electrode by an etching process using a mask for a plate electrode; Forming a second interlayer insulating film on the entire structure; Forming a bit line penetrating the first and second interlayer insulating layers and contacting the semiconductor substrate at a predetermined portion; Forming a third interlayer insulating film over the entire structure; Forming a second charge storage electrode penetrating the first dielectric layer, the first plate electrode, the second and third interlayer insulating layers and contacting the first charge storage electrode at a predetermined portion; Forming a second dielectric film and a second conductive film for a plate electrode on the entire structure, and selectively etching the second and third interlayer insulating films around the cell by an etching process using a predetermined mask to form a first plate electrode at a predetermined portion. Forming the exposed contact holes; And forming a third conductive film for the plate electrode on the entire structure, and selectively etching the third conductive film for the plate electrode and the second conductive film for the plate electrode to form a second plate electrode by using a plate electrode mask. It is characterized by including.

이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명한다.Hereinafter, with reference to the accompanying drawings will be described in detail the present invention.

제1(a)도 내지 제1(e)도는 본 발명의 일실시예에 따른 반도체 장치의 캐패시터 형성 공정 단면도이다.1 (a) to 1 (e) are cross-sectional views of a capacitor forming process of a semiconductor device according to an embodiment of the present invention.

먼저, 제1(a)도는 반도체 기판(1)상에 필드 산화막(2)을 형성하여 소자간 절연을 실현하고, 전체구조 게이트 산화막(3) 및 게이트 전극 및 워드 라인용 폴리실리콘막을 형성한 후, 게이트 전극 및 워드 라인 형성용 마스크를 사용한 식각 공정에 의해 상기 게이트 전극 및 워드 라인용 폴리실리콘막 및 게이트 산화막(3)을 차례로 식각하여 게이트 전극 및 워드 라인(4)을 형성한 다음, LDD구조의 소오스/드레인 영역(도시하지 않음)을 형성하고, 전체구조 상부에 제1 층간 절연막(6)을 형성한다.First, in FIG. 1 (a), the field oxide film 2 is formed on the semiconductor substrate 1 to realize inter-device isolation, and the entire structure of the gate oxide film 3 and the gate electrode and the polysilicon film for the word line are formed. The gate electrode and the word line polysilicon film and the gate oxide film 3 are sequentially etched by an etching process using a gate electrode and a word line forming mask to form a gate electrode and a word line 4, and then an LDD structure Source / drain regions (not shown) are formed, and a first interlayer insulating film 6 is formed over the entire structure.

이어서, 비트라인용 콘택홀 형성 공정 이전에 전하저장전극용 콘택홀 마스크를 사용하여 상기 제1 층간 절연막(6)을 선택식각하여 소정부위의 반도체 기판(1)이 노출되는 제1 전하저장전극 콘택홀을 형성한 후, 전체구조 상부에 전하저장전극용 제1 폴리실리콘막을 증착한 후, 전하저장전극 형성용 마스크를 사용하여 상기 전하저장전극용 제1 폴리실리콘막을 식각하여 제1 전하저장전극(7)을 형성한 것을 도시한 것이다. 미설명 부호 "5"는 제1 산화막 스페이서를 나타낸다.Subsequently, before the bit line contact hole forming process, the first interlayer insulating layer 6 is selectively etched by using the contact hole mask for the charge storage electrode to expose the first charge storage electrode contact to expose the semiconductor substrate 1 at a predetermined portion. After the hole is formed, the first polysilicon film for the charge storage electrode is deposited on the entire structure, and then the first polysilicon film for the charge storage electrode is etched using the mask for forming the charge storage electrode to form the first charge storage electrode ( 7) is shown. Reference numeral “5” denotes the first oxide film spacer.

이때, 상기 전하저장전극용 제1 폴리실리콘막 상부에 반구형 폴리실리콘막을 증착하여 전하저장전극의 표면적을 극대화시킬 수 있다.In this case, a hemispherical polysilicon film may be deposited on the first polysilicon film for the charge storage electrode to maximize the surface area of the charge storage electrode.

계속해서, 제1(b)도는 전체구조 상부에 질하막/산화막으로 구성된 제1 유전막(8) 및 플래이트 전극용 제1 폴리실리콘막을 형성하고, 플래이트 전극용 마스크를 사용한 식각 공정에 의해 상기 플래이트 전극용 제1 폴리실리콘막 및 제1 유전막(8)을 차례대로 식각하여 제1 플래이트 전극(9)을 형성함으로써, 제1 캐패시터를 형성한 것을 도시한 것이다.Subsequently, in FIG. 1 (b), a first dielectric film 8 composed of a sublingual film / oxide film and a first polysilicon film for a plate electrode are formed on the entire structure, and the plate electrode is etched by an etching process using a mask for a plate electrode. The first capacitor is formed by etching the first polysilicon film and the first dielectric film 8 in order to form the first plate electrode 9.

그리고, 제1(c)도는 전체구조 상부에 제2 층간 절연막(10)을 형성하고, 비트 라인용 콘택홀 마스크를 사용하여 상기 제2 층간 절연막(10)을 선택식각하여 소정부위의 반도체 기판(1)이 노출되는 비트 라인 콘택홀을 형성한 후, 상기 제1 캐패시터 및 워드라인과의 절연을 위해 상기 비트 라인 콘택홀 측벽에 제2 산화막 스페이서(11)를 형성하고, 전체구조 상부에 비트 라인용 폴리실리콘막을 증착한 다음, 비트 라인 형성용 마스크를 사용하여 상기 비트 라인용 폴리실리콘막을 식각하여 비트 라인(12)을 형성한 것을 도시한 것이다.In addition, the first interlayer insulating film 10 is formed on the entire structure, and the second interlayer insulating film 10 is selectively etched using a bit line contact hole mask to form a semiconductor substrate of a predetermined portion. After forming the bit line contact hole to which 1) is exposed, a second oxide spacer 11 is formed on the sidewall of the bit line contact hole to insulate the first capacitor and the word line, and the bit line above the entire structure. After depositing the polysilicon film for etching, the bit line polysilicon film is etched using the bit line forming mask to form the bit line 12.

이어서, 제1(d)도는 전체구조 상부에 제3 층간 절연막(13)을 형성하고, 전하저장 전극용 콘택홀 마스크를 사용하여 상기 제3 층간 절연막(13), 제2 층간 절연막(10), 제1 플래이트 전극(9) 및 제1 유전막(8)을 선택식각하여 소정부위의 제1 전하저장전극(7)이 노출되는 제2 전하저장전극 콘택홀을 형성한 후, 전체구조 상부에의 전하저장전극용 제2 폴리실리콘막 및 희생 산화막(도시하지 않음)의 증착 및 전하저장전극 형성용 마스크를 사용한 식각 공정 그리고, 상기 전하저장전극용 제2 폴리실리콘막 및 희생 산화막 측벽에의 전하저장전극용 제3 폴리실리콘막 스페이서의 형성 및 희생 산화막 제거 등의 일련의 공정에 의해 실린더형(Cylinder) 제2 전하저장전극(15)을 형성한 것을 도시한 것으로, 이때, 상기 전하저장전극용 제2 및 제3 폴리실리콘막 상부에 반구형 폴리실리콘막을 증착하여 전하저장전극의 표면적을 극대화시킬 수 있다.Subsequently, the third interlayer insulating film 13 is formed on the entire structure of FIG. 1 (d), and the third interlayer insulating film 13, the second interlayer insulating film 10, and the contact hole mask for the charge storage electrode are formed. After the first plate electrode 9 and the first dielectric layer 8 are selectively etched to form a second charge storage electrode contact hole exposing the first charge storage electrode 7 at a predetermined portion, the charge on the entire structure is formed. Deposition of a second polysilicon film and a sacrificial oxide film (not shown) for a storage electrode and an etching process using a mask for forming a charge storage electrode, and a charge storage electrode on sidewalls of the second polysilicon film and a sacrificial oxide film for the charge storage electrode The second charge storage electrode 15 is formed in a cylindrical manner by forming a third polysilicon film spacer and removing a sacrificial oxide film, wherein the second charge storage electrode 15 is formed. And a hemispherical shape on the third polysilicon film Lee silicon deposited film to be to maximize the surface area of the charge storage electrode.

한편, 상기 제2 전하저장전극은 상기와 같은 실린더형이 아닌 스택형의 전하 저장전극을 형성할 수 있다.On the other hand, the second charge storage electrode may form a stacked charge storage electrode rather than the cylindrical type as described above.

마지막으로, 제1(e)도는 전체구조 상부에 질화막/산화막으로 구성된 제2 유전막(16) 및 플래이트 전극용 제2 폴리실리콘막을 형성하고, 상기 제1 캐패시터 및 제2 캐패시터를 연결하기 위해 셀 영역 경계지역상의 소정부위를 노출시킬 수 있는 소정의 마스크를 사용하여 상기 플래이트 전극용 제2 폴리실리콘막, 제2 유전막(16), 제3 층간 절연막(13) 및 제2 층간 절연막(10)을 선택식각하여 소정부위의 제1 플래이트 전극(9)이 노출되는 콘택홀을 형성한 후, 전체구조 상부에 플래이트 전극용 제3 폴시실리콘막을 증착하고, 플래이트 전극용 마스크를 사용한 식각 공정에 의해 상기 플래이트 전극용 제3 폴리실리콘막, 플래이트 전극용 제2 폴리실리콘막 및 제2 유전막(16)을 차례대로 식각하여 제2 플래이트 전극(17,18)을 형성함으로써, 제2 캐패시터를 형성한 것을 도시한 것이다.Finally, in FIG. 1 (e), the second dielectric layer 16 including the nitride film / oxide film and the second polysilicon film for the plate electrode are formed on the entire structure, and the cell region is connected to connect the first capacitor and the second capacitor. The second polysilicon film, the second dielectric film 16, the third interlayer insulating film 13 and the second interlayer insulating film 10 for the plate electrode are selected using a predetermined mask that can expose a predetermined portion on the boundary region. After etching to form a contact hole exposing the first plate electrode 9 at a predetermined portion, a third polysilicon film for a plate electrode is deposited on the entire structure, and the plate electrode is etched by an etching process using a plate electrode mask. By forming the second plate electrodes 17 and 18 by sequentially etching the third polysilicon film for the plate electrode, the second polysilicon film for the plate electrode and the second dielectric film 16 to form the second capacitor. To date.

이상에서 설명한 본 발명은 전술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능함이 본 발명이 속하는 기술분야에서 통상의 지식을 가진자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiment and the accompanying drawings, and various substitutions, modifications, and changes are possible in the art without departing from the technical spirit of the present invention. It will be evident to those who have knowledge of.

상기와 같이 이루어지는 본 발명은 비트 라인 형성전에 기존의 스택형 캐패시터 제조 공정에 따라 제1 전하저장전극 및 제1 플래이트 전극의 제1 캐패시터를 미리 형성해둔상태에서 상기 제1 전하저장전극에 연결되는 스택형 또는 실리더형의 제2 전하저장전극을 형성하여 전하저장전극의 유효 표면적을 극대화시킨 다음, 셀영역 주변지역에 상기 제1 및 제2 캐패시터를 연결하기 위한 콘택홀을 형성하여 제2 캐패시터의 플래이트 전극을 형성하으로써, 제한된 면적에서 전하저장전극의 유효 표면적을 극대화하여 전하저장전극의 용량을 증대시킬 수 있다.According to the present invention made as described above, a stack connected to the first charge storage electrode in a state in which the first capacitor of the first charge storage electrode and the first plate electrode is formed in advance according to the existing stacked capacitor manufacturing process before forming the bit line. A second charge storage electrode of a type or a cylinder type to maximize the effective surface area of the charge storage electrode, and then form a contact hole for connecting the first and second capacitors in the periphery of the cell region. By forming the plate electrode, it is possible to maximize the effective surface area of the charge storage electrode in a limited area to increase the capacity of the charge storage electrode.

Claims (6)

통상적인 트랜지스타가 기형성된 반도체 기판상에 제1 층간 절연막을 관통하여 소정부위의 반도체 기판에 콘택되는 제1 전하저장전극을 형성하는 단계; 전체구조 상부에 제1 유전막 및 플래이트 전극용 제1 전도막을 형성하고, 플래이트 전극용 마스크를 사용한 식각 공정에 의해 제1 플래이트 전극을 형성하는 단계; 전체구조 상부에 제2 층간 절연막을 형성하는 단계; 상기 제1 및 제2 층간 절연막을 관통하여 소정부위의 반도체 기판에 콘택되는 비트 라인을 형성하는 단계; 전체구조 상부에 제3 층간 절연막을 형성하는 단계; 상기 제1 유전막, 제1 플래이트 전극, 제2 및 제3 층간 절연막을 관통하여 소정부위의 제1 전하저장전극에 콘택되는 제2 전하저장전극을 형성하는 단계; 전체구조 상부에 제2 유전막 및 플래이트 전극용 제2 전도막을 형성하는 단계; 소정의 마스크를 사용한 식각 공정에 의해 셀 주변지역의 제2 및 제3 층간 절연막을 선택식각하여 소정부위의 제1 플래이트 전극이 노출되는 콘택홀을 형성하는 단계; 및 전체구조 상부에 플래이트 전극용 제3 전도막을 형성하고, 플래이트 전극용 마스크를 사용하여 상기 플래이트 전극용 제3 전도막, 플래이트 전극용 제2 전도막을 선택식각하여 제2 플래이트 전극을 형성하는 단계를 포함해서 이루어진 반도체 장치의 캐패시터 형성방법.Forming a first charge storage electrode penetrating the first interlayer insulating film on a semiconductor substrate having a conventional transistor star formed thereon and contacting the semiconductor substrate at a predetermined portion; Forming a first dielectric film and a first conductive film for a plate electrode on the entire structure, and forming a first plate electrode by an etching process using a mask for a plate electrode; Forming a second interlayer insulating film on the entire structure; Forming a bit line penetrating the first and second interlayer insulating layers and contacting the semiconductor substrate at a predetermined portion; Forming a third interlayer insulating film over the entire structure; Forming a second charge storage electrode penetrating the first dielectric layer, the first plate electrode, the second and third interlayer insulating layers and contacting the first charge storage electrode at a predetermined portion; Forming a second dielectric layer and a second conductive layer for the plate electrode on the entire structure; Selectively etching the second and third interlayer insulating layers around the cell by an etching process using a predetermined mask to form a contact hole exposing the first plate electrode at a predetermined portion; And forming a third conductive film for the plate electrode on the entire structure, and selectively etching the third conductive film for the plate electrode and the second conductive film for the plate electrode to form a second plate electrode by using a plate electrode mask. A method for forming a capacitor of a semiconductor device comprising a. 제1항에 있어서, 상기 제1 유전막, 제1 플래이트 전극, 제2 및 제3 층간 절연막을 관통하여 소정부위의 제1 전하저장전극에 콘택되는 제2 전하저장전극을 형성하는 단계는 전하저장전극 콘택용 마스크를 사용하여 제3 층간 절연막, 제2 층간 절연막, 제1 플래이트 전극 및 유전막을 선택식각하여 소정부위의 제1 전하저장전극이 노출되는 전하저장전극 콘택홀을 형성하는 단계; 및 전체구조 상부에 전하저장전극용 전도막을 형성하고, 식각하는 단계를 포함해서 이루어진 것을 특징으로 하는 반도체 장치의 캐패시터 형성방법.The method of claim 1, wherein the forming of the second charge storage electrode penetrating the first dielectric layer, the first plate electrode, the second and third interlayer insulating layers and contacting the first charge storage electrode at a predetermined portion comprises: a charge storage electrode; Selectively etching the third interlayer insulating film, the second interlayer insulating film, the first plate electrode, and the dielectric film using a contact mask to form a charge storage electrode contact hole exposing the first charge storage electrode at a predetermined portion; And forming a conductive film for the charge storage electrode on the entire structure, and etching the conductive film. 제1항에 있어서, 상기 제1 유전막, 제1 플래이트 전극, 제2 및 제3 층간 절연막을 관통하여 소정부위의 제1 전하저장전극에 콘택되는 제2 전하저장전극을 형성하는 단계는 전하저장전극 콘택용 마스크를 사용하여 제3 층간 절연막, 제2 층간 절연막, 제1 플래이트 전극 및 제1 유전막을 선택식각하여 소정부위의 제1 전하저장전극이 노출되는 전하저장전극 콘택홀을 형성하는 단계; 전체구조 상부에 전하저장전극용 제1 전도막 및 희생 산화막을 형성하는 단계; 전하저장전극 마스크를 사용한 식각 공정에 의해 상기 희생 산화막 패턴 및 전하저장전극용 제1 전도막 패턴을 형성하하는 단계; 상기 전하저장전극용 제1 전도막 패턴 및 희생 산화막 패턴 측벽에 전하저장 전극용 제2 전도막 스페이서를 형성하는 단계; 및 상기 희생 산화막 패턴을 제거하는 단계를 포함해서 이루어진 것을 특징으로 하는 반도체 장치의 캐패시터 형성방법.The method of claim 1, wherein the forming of the second charge storage electrode penetrating the first dielectric layer, the first plate electrode, the second and third interlayer insulating layers and contacting the first charge storage electrode at a predetermined portion comprises: a charge storage electrode; Selectively etching the third interlayer insulating layer, the second interlayer insulating layer, the first plate electrode, and the first dielectric layer using a contact mask to form a charge storage electrode contact hole exposing the first charge storage electrode at a predetermined portion; Forming a first conductive film and a sacrificial oxide film for the charge storage electrode on the entire structure; Forming the sacrificial oxide film pattern and the first conductive film pattern for the charge storage electrode by an etching process using a charge storage electrode mask; Forming a second conductive film spacer for the charge storage electrode on sidewalls of the first conductive film pattern for the charge storage electrode and the sacrificial oxide pattern; And removing the sacrificial oxide film pattern. 제1항에 있어서, 상기 제1 및 제2 전하저장전극은 폴리실리콘막을 사용하여 형성하는 것을 특징으로 하는 반도체 장치의 캐패시터 형성방법.The method of claim 1, wherein the first and second charge storage electrodes are formed using a polysilicon film. 제1항에 있어서, 상기 제1 및 제2 전하저장전극은 폴리실리콘막과 반구형 폴리실리콘막이 차례로 적층된 막으로 형성하는 것을 특징으로 하는 반도체 장치의 캐패시터 형성방법.The method of claim 1, wherein the first and second charge storage electrodes are formed of a film in which a polysilicon film and a hemispherical polysilicon film are sequentially stacked. 제1항에 있어서, 상기 제1 및 제2 유전막은 질화막과 산화막이 차례로 적층된 막인 것을 특징으로 하는 반도체 장치의 캐패시터 형성방법.The method of claim 1, wherein the first and second dielectric films are formed by sequentially stacking a nitride film and an oxide film.
KR1019960073670A 1996-12-27 1996-12-27 Method for forming a capacitor in semiconductor device KR100228370B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960073670A KR100228370B1 (en) 1996-12-27 1996-12-27 Method for forming a capacitor in semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960073670A KR100228370B1 (en) 1996-12-27 1996-12-27 Method for forming a capacitor in semiconductor device

Publications (2)

Publication Number Publication Date
KR19980054507A KR19980054507A (en) 1998-09-25
KR100228370B1 true KR100228370B1 (en) 1999-11-01

Family

ID=19491413

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960073670A KR100228370B1 (en) 1996-12-27 1996-12-27 Method for forming a capacitor in semiconductor device

Country Status (1)

Country Link
KR (1) KR100228370B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990048904A (en) * 1997-12-11 1999-07-05 윤종용 Capacitor Manufacturing Method of Semiconductor Device

Also Published As

Publication number Publication date
KR19980054507A (en) 1998-09-25

Similar Documents

Publication Publication Date Title
KR100632938B1 (en) DRAM device having capacitor and method of forming the same
KR960011652B1 (en) Stack capacitor and the method
JPH08213568A (en) Semiconductor memory device and its manufacture
KR960003004B1 (en) Method of making a capacitor to semiconductor memory cell
KR100228370B1 (en) Method for forming a capacitor in semiconductor device
JP2620529B2 (en) Manufacturing method of Dealam capacitor
KR19980039136A (en) Capacitor of semiconductor device and manufacturing method thereof
KR100228358B1 (en) Method for forming a capacitor in semiconductor device
KR100252542B1 (en) Method for fabricating a storage node of dram cell
KR0158906B1 (en) Manufacture of semiconductor memory device
KR100266010B1 (en) Method of fabricating capacitor
KR100310543B1 (en) Method of forming a semiconductor device
KR100240588B1 (en) Manufacturing method of capacitor of semiconductor device
KR0143347B1 (en) Semiconductor Memory Manufacturing Method
KR0135709B1 (en) Manufacture of semiconductor device
KR960013644B1 (en) Capacitor manufacture method
KR960003859B1 (en) Method of making a capacitor for a semiconductor device
KR910008123B1 (en) Semiconductor memory device having stacked capacitor and method of fabricating thereof
KR960016246B1 (en) Manufacturing method of stack capacitor
KR960001338B1 (en) Method of manufacturing storage node for semiconductor device
KR970010681B1 (en) Method of manufacturing a storage node
KR960002099B1 (en) Process for producing memory cell having a capacitor
KR20050002026A (en) Method of manufacturing capacitor for semiconductor device
KR940000503B1 (en) Manufacturing method of dynamic random access memory ic
KR19990003042A (en) Capacitor Formation Method of Semiconductor Device

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20060720

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee