KR100227452B1 - 스펙트럼 확산 통신 시스템에서 코히런트 통신 수신을 위한 방법 및 장치 - Google Patents

Abstract

코히런트 통신 수신을 용이하게 하기 위한 방법 및 장치가 제공된다. 기준 샘플(152)의 스트림 및 데이터 샘플(158)의 스트림을 얻기 위해, 수신된 기준 심볼의 코드된 스펙트럼 확산 통신 신호가 확산 코드로 디스프레드된다. 채널 응답은 기준 샘플(152)의 스트림을 이용하여 추정된다. 오프셋 주파수 검출기(443)은 주파수 동기 루프(456)을 통해 수신된 신호에 인가될 오프셋을 판단하고, 타이밍 제어부(176)은 기준 샘플(152)의 스트림 및/또는 데이터 샘플(158)의 스트림으로부터 구해진 파워 추정치에 기초하여 느린 타이밍 드리프트 및 빠른 페이딩을 보상한다. 레이트 에스티메이터는 정보가 엔코드된 레이트를 판단하고, 레이트 정보는 타이밍 제어부(176), 주파수 오프셋 검출기(443) 및 채널 에스티메이터(154)를 최적화시키는데 사용된다. 그러므로, 수신된 데이터 샘플(158)의 스트림으로부터 향상된 추정 데이터 심볼의 검출이 제공된다.

Description

스펙트럼 확산 통신 시스템에서 코히런트 통신 수신을 위한 방법 및 장치

통신 시스템은 많은 형태를 취하고 있다. 통신 시스템의 한 형태로는 다중 엑세스 스펙트럼 확산 시스템이 있다. 스펙트럼 확산 시스템에 있어서는 전송된 시호가 통신 채널 내에서 넓은 주파수 대역에 걸쳐 확산되는 변조 기법이 이용된다. 주파수 대역은 송신되고 있는 정보를 전송하는데 필요한 최소 대역폭보다 더 넓다. 예를 들면, 음성 신호는 정보 자체의 주파수 대역폭의 2배의 주파수 대역폭에서 진폭 변조로 송신될 수 있다. 저 편차 주파수 변조(FM), 또는 단일 사이드밴드 AM과 같은 그밖의 다른 변조 형태도 또한 정보 자체의 대역폭에 필적하는 대역폭으로 정보가 전송될 수 있게 한다. 그러나, 스펙트럼 확산 시스템에 있어서, 전송될 신호의 변조 동작은 수킬로 헤르쯔만의 대역폭으로 기저대 신호(예를 들어, 음성 채널)를 취득하는 동작과, 또 수메가 헤르쯔 폭의 주파수 대역에 걸쳐 전송될 신호를 분배하는 동작을 종종 포함한다. 이것은 전송된 신호를 송신될 정보와 광대역 엔코딩 신호로 변조함으로써 달성된다. 스펙트럼 확산 통신 기술의 세가지 일반적인 형태로는 직접 순차 변조, 주파수 및/또는 타임 호핑(hopping) 변조 및 첩(chirp) 변조가 있다. 직접 순차 변조에 있어서, 캐리어 신호는 비트율이 정보 신호 대역폭보다 매우 높은 디지털 코드 시퀀스에 의해 변조된다.

정보(즉, 음성 및/또는 데이터로 구성된 메시지 신호)는 몇가지 방법에 의해 직접 순차 스펙트럼 확산 신호 내에 간직되어질 수 있다. 한가지 방법은 확산 변조를 위해 사용되기 전에 확산 코드에 정보를 추가하는 것이다. 확산 코드와 정보의 조합, 즉 2진 코드는 전형적으로 모듈로-2(modulo-2) 가산을 포함하기 때문에 정보를 확산 코드에 더하기에 앞서, 송신되는 정보는 디지털 형태로 되어야 한다. 대안적으로, 정보 또는 메시지 신호는 확산 전에 캐리어를 변조하는데 사용될 수 있다.

이들 직접 순차 스펙트럼 확산 통신 시스템은 다중 엑세스 통신 시스템으로서 용이하게 설계될 수 있다. 예를 들어, 스펙트럼 확산 시스템은 직접 순차 코드 분할 다중 엑세스(DS-CDMA) 시스템으로서 설계될 수 있다. DS-CDMA 시스템에 있어서, 2개의 통신 유니트간 통신은 각각의 전송된 신호를 통신 채널의 주파수 대역에 걸쳐 단일 사용자 확산 코드로 확산함으로써 달성된다. 결과적으로, 전송된 신호는 통신 채널의 동일한 주파수 대역에 있으며 단일 사용자 확산 코드에 의해서만 분리된다. 이들 단일 사용자 확산 코드는 확산 코드들 사이의 상호 상관성이 거의 영(0)이 되도록 서로 직교하는 것이 바람직하다.

특정 전송 신호는 통신 채널에서 신호의 합을 나타내는 신호를 통신 채널로부터 복원될 특정 전송 신호와 관련있는 사용자 확산 코드로 디스프레드(despread)함으로써 통신 채널로부터 복원될 수 있다. 게다가, 사용자 확산 코드가 서로 직교할 때, 특정 확산 코드와 관련된 원하는 사용자 신호만이 강화되고, 그밖의 다른 모든 사용자의 다른 신호가 강화되지 않도록, 수신된 신호는 특정 사용자 확산 코드와 상호 관련될 수 있다.

본 분야에 숙련된 기술자라면 DS-CDMA 통신 시스템에서 데이터 신호를 서로 분리하는데 사용될 수 있는 몇가지 상이한 확산 코드가 존재한다는 것을 알 수 있을 것이다. 이들 확산 코드는 의사 노이즈(pseudonoise)(PN) 코드 및 왈시(Walsh) 코드를 포함하지만, 이에 제한되지는 않는다. 왈시 코드는 하다마드(Hadamard) 매트릭스의 단일 행 또는 열에 대응한다.

또한, 본 분야에 숙련된 기술자라면 확산 코드가 채널 코드 데이터 신호에 사용될 수 있다는 것을 알 수 있을 것이다. 이 데이터 신호는 전송 신호가 노이즈, 페이딩(fading), 재밍(jamming)과 같은 여러 가지 채널 손상을 더 잘 견딜 수 있게 함으로써 통신 시스템의 성능을 개선하기 위해 코딩된 채널이다. 전형적으로, 채널 코딩은 비트 에러의 확률을 감소시킨다. 그리고/또는 채널 코딩은 보통 잡음 밀도당 에러 비트(즉, 정보-비트 당 에너지 대 잡음-스펙트럼 밀도의 비로서 정의된 E_b/N_o)로 표현되는 원하는 신호 대 잡음 비를 감소시켜서, 데이터 신호를 전송하는데 요구되는 것보다 더 넓은 대역폭으로 확장함으로써 신호를 복구한다. 예를 들어, 왈시 코드워드는 후속 전송을 위해 데이터 신호를 변조하기에 앞서, 데이터 신호를 채널 코딩하는데 사용될 수 있다. 이와 마찬가지로, PN 확산 코드도 데이터 신호를 채널 코딩하는데 사용될 수 있다.

그러나, 채널 코딩만으로는 (모두 최소 신호 대 잡음비를 갖고 있는) 특정 수의 동시 통신을 취급할 수 있는 시스템을 필요로 하는 소정의 통신 시스템 설계시에 원하는 신호 대 잡음비를 제공할 수 없다. 이러한 설계 제한은 소정의 경우에 비코히런트 수신 기술을 사용하기 보다는 전송된 신호를 코히런트적으로 검출하기 위한 통신 시스템을 설계함으로써 충족될 수 있다. 본 분야에 숙련된 기술자라면 코히런트 수신기는 동일한 비트 에러율을 갖고 있는 비코히런트 수신기에 의해 요구되는 것보다 적은 신호 대 잡음비(E_b/N_o)(즉, 수용가능한 간섭 레벨을 나타내는 특정 설계 제한)을 필요로 한다는 것을 알 수 있을 것이다. 대체로, 레일리(Rayleigh) 페이딩 채널에서는 그들 사이에 3dB차가 있다. 코히런트 수신기의 장점은, 비코히런트 수신기에서는 항상 결합 손실이 있지만 최적 코히런트 수신기에서는 결합 손실이 없기 때문에, 다이버시티 수신이 사용될 때 더욱 중요하다는 것이다.

전송된 신호의 코히런트 검출을 용이하게 하기 위한 한가지 방법은 파일롯 신호를 사용하는 것이다. 예를 들어, 셀룰러 통신 시스템에 있어서, 순방향 채널 또는 다운-링크(즉, 기지국에서 이동국으로의 전송)는 기지국이 파일롯 신호를 전송한다면 코히런트적으로 검출될 수 있다. 후속적으로, 모든 이동 유니트는 파일롯 채널 신호를 사용하여 채널 위상과 크기 파라미터를 추정한다. 그러나, 역방향 채널, 또는 업-링크(즉, 이동국에서 기지국으로의 전송)인 경우, 공통 파일롯 신호의 사용은 적당하지 않다. 그 결과, 본 분야에 숙련된 기술자들은 종종 비코히런트 검출 기술만이 업-링크 통신에 적합하다고 추측한다.

코히런트 업-링크 채널의 필요성에 대한 해결책은 본 출원과 함께 모토롤라사에 양도된 Fuyun Ling의 미합중국 특허 제5,329,547호에 개시되어 있다. 이 특허는, 확산 및 전송 이전에 정보 데이터 스트림으로의 기준(reference) 비트를 삽입하고, 이들 기준 샘플을 후속적인 추출하고, 채널 응답을 추정하는데 있어서 이들의 사용하는 것을 개시하고 있다. 이 추정된 채널 응답은 추정된 데이터 성분을 코히런트적으로 검출하는데 사용된다.

이러한 해결책은 코히런트 검출을 고려한 것이긴 하지만, 얼마간의 표준 동기화 및 레이트 검출 기술이 사용될 것이다. 그러나, 이러한 기술은 공지된 싱크 패턴(synch pattern)의 장점을 취하지 못하고, 이러한 공지된 싱크 패턴의 장점이 취해질 수 있다면 개선될 수도 있는 수신기 성능에 결함을 부가시킨다. 이러한 문제점들 중에는 주파수 오프셋, "팻(fat)" 핑거 페이딩 및 π/4 QPSK(Quaternary Phase Shift Keying) 동기화가 있다. 주파수 오프셋은, 예를 들어(개방된 공간에서 고속으로 이동하는 차량으로부터 등과 같은) 큰 도플러 주파수 시프트로부터 뿐만 아니라, 수정 발진기의 부정밀성으로 인해 완벽하게 록크되지 못한 송신기/수신기 클럭으로부터 발생할 수 있다. "팻" 핑거는 차동 지연 칩보다 적은 1개 이상의 레이(ray)를 스트래들(straddle)하는 복조기 회로의 핑거인데, "팻" 핑거는 소정의 보상 형태없이 생기며, 핑거가 약한 레이 상의 중심에 위치할 수 있어, 결과적으로 신호 품질이 저하된다. 또한, 레이트 검출이 모든 통화 속도 하에서 항상 차지하고 있는 프레임들(즉, 1/8 레이트 통화 코딩 동안에 활성화된 프레임들)에만 제한되거나, 또는 잘못된 레이트 결정의 가능성이 더욱 높은 모든 프레임 상에서 실행되는 경우에, 궁극적으로 신호 획득과 채널 추정을 저하시킨다. 그러나, 이러한 문제점과 그밖의 다른 문제점들을 보상하는 개량된 코히런트 통신 시스템이 필요하다.

본 발명은 스펙트럼 확산 신호를 사용하는 통신 시스템에 관한 것으로, 특히 스펙트럼 확산 통신 시스템에서 코히런트(coherent) 통신 수신을 위한 방법 및 장치에 관한 것이다.

제1도는 본 발명에 따른 양호한 실시예의 통신 시스템을 도시한 블럭도이다.

제2도는 제1도에 도시된 통신 시스템으로 사용하기 위한 양호한 실시예의 통신 채널 프레임 구조를 도시한 도면이다.

제3도는 제1도에 도시된 수신기에 사용하기 위한 양호한 실시예의 수신기 프론트엔드 및 샘플러를 도시한 블럭도이다.

제4도는 제1도에 도시된 수신기에 사용하기 위한 양호한 실시예의 복조 회로를 도시한 블럭도이다.

제5도는 제1도에 도시된 수신기에 사용하기 위한 제2실시예의 복조 회로를 도시한 블럭도이다.

제6도는 제1도에 도시된 수신기에 사용하기 위한 양호한 실시예의 버퍼 및 타이밍 제어부를 도시한 블럭도이다.

제7도는 제1도에 도시된 수신기에 사용하기 위한 양호한 실시예의 파워 에스티메이터 및 타이밍 제어 회로를 도시한 블럭도이다.

제8도는 제1도에 도시된 통신 시스템에 사용하기 위한 상이한 레이트의 통신 채널 프레임 구조를 도시한 도면이다.

제9도는 제1도에 도시된 수신기에 사용하기 위한 양호한 실시예의 레이트 추정 및 채널 추정 회로를 도시한 블럭도이다.

제10도는 제1도에 도시된 수신기에서 레이트 추정 및 채널 추정을 위한 양호한 실시예의 방법을 도시한 플로우차트이다.

제11도는 제10도의 레이트 추정 방법을 사용할 때 수신된 신호와 그것의 필터된 세그먼트를 도시한 도면이다.

제12도는 제11도에 도시된 수신기에서 채널 추정 출력의 비교 결과를 도시한 차트이다.

제13도는 제1도에 도시된 수신기에서 타이밍 추정 출력의 비교 결과를 도시한 차트이다.

하기의 설명에서는 개량된 업-링크 DS-CDMA 통신이 제시된다. 이 방법은 기준-심볼에 기초하여 채널을 추정하는 코히런트 검출을 사용하고, 특히 개량된 타이밍, 주파수 및 레이트 추정 기술을 사용하여 수신된 신호를 최적으로 검출한다. 본 분야에 숙련된 기술자라면 여러 가지 형태의 통신 시스템(예를 들어, 퍼스널 통신 시스템, 트렁크식 시스템, 위성 통신 시스템, 데이터 네트워크 등)이 여기에 설명된 원리를 이용하기 위해 채택되고/채택되거나 설계될 수 있다는 것을 알 수 있을 것이다. 코히런트 검출 방법을 업-링크 DS-DCMA 통신에 적용함으로써 비코히런트 검출 기술에 비해 상당한 신호 품질의 이득(E_b/N_o)이 얻어질 수 있다고 이미 설명하였으며 후술되는 개량된 통신은 수신기의 향상된 동기화 및 채널 추정을 통해 훨씬 더 큰 성능 이득을 제공한다.

효과적인 코히런트 검출을 실행하기 위해, 정확한 채널 추정을 얻을 필요가 있다. 채널 추정 방법에는 기본적으로 2가지 유형, 즉 데이터에 기초한 채널 추정 및 기준에 기초한 채널 추정이 있다. 데이터에 기초한 채널 추정은 디시젼-다이렉티드(decision-directed) 또는 논디시젼)-다이렉티드(non-decision-directed)로 실행될 수 있다. DS-CDMA 업-링크 통신의 경우, 채널 에스티메이터(estimator)는 낮은 신호 대 잡음비로 동작하고, 페이딩이 비교적 빠르다. 결과적으로, 디시젼-다이렉티드 방법은 높은 디시젼 에러율로 인해 적절하지 못하다. 한편, A.J. Viterbi 및 A.M. Viterbi에 의한 "Nonlinear Estimation of PSK-Modulated Carrier Phase with Application to Burst Digital Transmission"(IEEE Trans. on Info. Theory, Vol. IT-29, No.4, 543-551 페이지, 1983년 7월) 문헌에 기술된 것과 같은 논디시젼-다이렉티드 방법은 채널 추정에 있어서 위상 모호성, 예를 들어 BPSK(Binary Phase Shift Key) 시그널링의 경우에 180모호성을 갖고, 또는 QPSK의 경우에 90모호성을 갖는다. 그 결과, 이러한 효과를 제거하기 위해 차등 코딩을 사용할 필요가 있다. 그러나 본 분야에 숙련된 기술자라면 알 수 있듯이, 레일리 페이딩 채널을 통해 전송된 차등 코딩 신호를 갖는 통신 시스템에 있어서는 코히런트 검출로도 여전히 비차등적으로 PSK 시그널링보다도 3 dB 높은 E_b/N_o를 필요로 한다.

디시젼 에러 및 위상 모호성 문제를 해결하는 한 방법은 채널 추정을 위해 기준 심볼을 사용하는 것이다. 기준 심볼에 기초한 채널 추정은 다음과 같이 설명된다. 수신기에 공지된 기준 심볼은 코드된 심볼일 수 있는 정보 방위 데이터 비트의 시퀀스에 삽입된다. 수신기에서, 기준 심볼에 대응하는 수신 신호 샘플은 채널 추정치를 생성하는데 사용된다. 기준 심볼이 코히런트 직접 순차 스펙트럼 확산 수신기에 공지되어 있기 때문에, 디시젼 에러가 없고, 이렇게 얻어진 채널 추정치는 위상 모호성을 갖지 않는다. 결과적으로, 비차등적으로 코드된 시그널링을 갖는 강한 통신 시스템이 제공된다.

삽입된 기준 심볼은 블록으로 구성되거나 균일하게 분포될 수 있다. 플랫 페이딩 채널의 경우, 데이터 스트림 내에 주기적으로 균일하게 기준 심볼을 삽입하는 것이 바람직하다. 프론트엔드 프로세싱을 위한 레이크(RAKE) 수신기를 갖는 DS-CDMA 업-링크의 경우, 우리는 플랫 페이드된 신호가 되는 각각의 레이크 "핑거"의 출력을 처리할 수 있다. 그러므로, 양호한 실시예의 통신 시스템은 M 코드된 데이터 심볼마다 하나의 기준 심볼을 균일하게 삽입할 수 있다.

레이크 수신기의 기본 동작은 R. Price 및 P.E. Green, Jr.에 의한 "A Communication Technique for Multipath Channels"(Proceedings of the IRE, 555-570 페이지, 1958년 3월) 문헌에 기술되어 있다. 간단하게 설명하면, 레이크 수신기는 수신된 신호의 다중 경로 특성의 연속적이고 세밀한 측정을 실행한다. 그다음, 이러한 지식은 상관 방법을 이용하여 각각의 경로로부터 개별적으로 신호를 검출하여, 하나의 검출된 신호에 이들의 에코 신호를 대수적으로 결합함으로써 선택적인 페이딩을 상대하기 위해 개발된다.

제1도를 참조하면, 스펙트럼 확산 통신 시스템에 있어서 코히런트 통신을 위한 시스템이 도시되어 있다. 후술된 양호한 실시예를 더욱 잘 이해할 수 있도록 하기 위해, 수신기와 유리하게 사용될 수 있는 바람직한 송신기에 대해 먼저 설명하겠다. 통신 시스템의 송신기(101)의 엔코딩 및 인터리빙부(104)로의 시작단은 트랙픽 채널 데이터 비트(102)가 특정 비트 레이트(예를 들어, 9.6 킬로비트/초)로 엔코더에 입력된다. 입력 트래픽 채널 데이터 비트는 보코더에 의해 데이터로 변환된 음성, 순수 데이터(비디오 포함), 2가지 유형의 데이터의 조합 등을 포함할 수 있다. 엔코더는 수신된 데이터 샘플을 데이터 비트로 디코드하는 후속적인 최우(最尤) 디코딩을 용이하게 하는 엔코딩 알고리즘(예를 들어, 컨벌루션 또는 블록코딩 알고리즘)으로 고정 엔코딩 레이트(1/r)의 데이터 비트로 입력 데이터 비트(102)를 엔코드한다. 예를 들면, 엔코더가 데이터 비트, 예를 들어 28.8 킬로비트/초 레이트로 출력된 576 데이터 비트를 출력하도록, 엔코더는 하나의 데이터 비트를 3개의 코드된 데이터 비트로 엔코드하는 고정 엔코딩 레이트(즉, 1/3)로 입력 데이터 비트(102)(예를 들어, 9.6 킬로비트/초의 레이트로 수신된 192 입력 데이터 비트)를 엔코드한다. 그 다음, 이들 데이터 비트는 데이터 비트를 블록(즉, 프레임)으로 구성하는 인터리버에 입력되고, 블록은 입력 데이터 비트를 인터리브한다. 인터리버에 있어서, 데이터 비트는 소정 크기의 데이터 비트 블록을 정하는 매트릭스로 개별적으로 입력된다. 데이터 비트는 매트릭스가 컬럼 바이 컬럼(column by column) 방식으로 채워지도록 매트릭스내의 위치로 입력된다. 데이터 비트는 매트릭스가 로우 바이 로우(row by row) 방식으로 비워지도록 매트릭스내의 위치로부터 개별적으로 출력된다. 전형적으로, 매트릭스는 행과 열의 수가 같은 정방행렬이지만, 연속적으로 입력된 비인터리브된 데이터 비트들 사이의 출력 인터리빙 거리를 증가시키기 위해 그밖의 다른 매트릭스 형태가 선택될 수 있다. 인터리브된 데이터 비트(110)은 이득이 인터리버에 입력될 때와 동일한 데이터 비트 레이트(예를 들어, 28.8 Kb/s(킬로 비트/초))로 엔코더 인터리버(104)에 의해 출력된다. 매트릭스로 정해진 소정 크기의 데이터 비트의 블록은 소정 길이의 전송 블록 내에서 코드된 비트 레이트로 전송될 수 있는 최대수의 데이터 비트로부터 구해진다. 예를 들어, 데이터 비트가 28.8 Kb/s의 레이트로 엔코더로부터 출력되고, 전송블럭의 소정 길이가 20 밀리초이면, 데이터 비트 블록의 소정 크기는 18×32 매트릭스를 정하는 576 데이터 비트와 동일한 28.8 Kb/s×20 밀리초이다.

그 다음, 인터리브된 데이터 비트(110)이 (예시된 경우에서 엔코더(104)를 통해 보코더로부터 레이트 정보(105)를 수신하는 싱크 비트 발생기(111)에 의해 발생된) L의 공지된 기준 비트쌍을 M의 인터리브된 데이터 비트 쌍(110)마다 삽입하는 기준 비트 인서터(inserter:112)에 입력된다. 다음 설명을 간략하게 하기 위해, (제2도에 도시된 바와 같이) L1, M=3이라고 가정하여 4개의 심볼그룹을 형성할 수 있다. 본 분야에 숙련된 기술자라면, L과 M은 본 발명의 범위와 사상을 벗어나지 않는 임의의 값이라는 것을 알 수 있다. 양호한 실시예에 있어서, 삽입된 기준 비트는 수신기가 적절한 레이트 정보를 결정할 수 있는 소정의 시퀀스를 형성하기 위한 값을 가질 수 있다. 그러므로, 예를 들어, 본 발명의 기준 비트 구조와 함께 프레임당 각각 24 심볼인 16 파워 제어 그룹(예를 들어, 각각 1 기준 심볼(L1) 및 3 데이터 심볼(M3, M은 기준 비트 쌍들 사이의 데이터 비트 쌍의 수)인 6세그먼트를 각각 갖는 각 파워 제어 그룹)의 IS-95형 구조를 사용할 때, 다음과 같은 시퀀스가 사용될 수 있다: 1) 풀(1) 레이트(full rate)인 경우, 삽입 기준 심볼(r0 내지 r95, 즉 16 파워 제어 그룹의 모든 심볼(각각 6)) 값 1+j(r0); 2) 1/2 레이트인 경우, 제1과 제9 그룹에서 삽입 심볼r0, 제3, 제5, 제7, 제11, 제13 및 제15 그룹에서 우수 심볼r0 및 기수 심볼-r0, 나머지 모든 심볼X(여기서 X는 이들 그룹이 전송되지 않기 때문에 "돈캐어(don't care)"를 의미함); 3) 1/8 레이트인 경우, 제1과 제9 그룹에서 삽입 우수 심볼r0 및 기수 심볼-r0, 나머지 모든 심볼0. 파워 그룹 포지션의 랜덤화가 이용된 경우, 랜덤화에 의해 선택된 그룹들에 대한 활성화된 그룹의 시퀀스 맵핑은 용이하게 달성될 수 있다(IS-95 랜덤화는 제8도에 도시된 바와 같이 사용된 가능한 1/8 레이트 그룹이, 가능한 1/2 레이트 그룹의 부분 집합이 되는 가능한 1/4 레이트 그룹의 부분 집합이 될 것을 필요로 한다). 본 분야에 숙련된 기술자들이라면 상이한 시퀀스 패밀리가 이용될 수 있으며 추가 정보 메시지가 송신될 경우에 확장될 수도 있다는 것을 알 수 있을 것이다. 그러므로, 예를 들어, 정보비트 B(예를 들어, 파워 제어 비트, 또는 전송 유니트(101)에서의 수신 프레임 에러 레이트)가 프레임당 송신될 경우에, 제1 기준 시퀀스 패밀리가 B0인 동안에 (상술된 바와 같이) 사용될 수 있다. B1인 경우, 추가 시퀀스는 다음과 같이 사용될 수 있다: 1) 풀 레이트인 경우, 기수(1,3,… 15) 그룹에서 모든 심볼r0 및 우수(2,4,… 16) 그룹에서 모든 심볼-r0; 2) 1/2 레이트인 경우, 그룹 기준 심볼 패턴이 r_half={r₀r₀r₀- -r₀-r₀-r₀}인 그룹 3, 7, 11 및 15를 제외하고는 풀 레이트에서와 동일한 시퀀스가 사용됨 ; 3) 1/4 레이트인 경우, 그룹 5 및 13이 패턴 r_half에 할당되고, 그룹 1과 9가 앞에서와 같이 남아있음; 4) 1/8 레이트인 경우, 그룹 1과 9가 또한 패턴 r_half에 할당됨. 풀 레이트 하에서 정확하게 B를 송신할 확률은 여전히 높지만(Pr{error}<10는 이러한 목적을 위해 허용 가능함), 에러 확률은 시퀀스가 하위 레이트에서 제로(0)의 상호 상관 관계로 유지되지 않기 때문에 하위 레이트에 대해 더 높다.

L1이고 M3일 때, 기준 비트 인서터(12)는 2개의 기준 비트가 6개의 데이터 비트의 각 그룹간에 삽입되도록 각 블록(즉, 프레임)마다 768 기준-코드된 비트(114)를 출력한다. 48 비트로 구성된 확산 가능한 기준-코드된 데이터 비트(114)의 블록(즉, 프레임)의 한 예가 제2도에 도시되어 있다(여기에서, 각각의 d는 데이터 비트를 나타내고, 각각의 r은 기준 비트를 나타냄).

기준-코드된 데이터 비트(114)는 통신 시스템의 변조부(116)에 입력된다. 데이터 비트(114)는 버퍼(118) 내로 수신되어, 여기에서 비트스트림의 실부와 허부가 후속적으로 독출되어, 승산기(120-121)을 통해 왈시 코드 Wj 및 PN 코드시퀀스 PNi로 각자 확산된다. 대안적으로, 서로 다른 시퀀스 PNi 및 PNq가 실 및 허 데이터스트림에 사용될 때, 왈시 코드는 사용자의 특정 심볼 시퀀스 또는 독특한 사용자 코드의 역할을 할 수 있다. 기준-코드된 데이터스트림은 38.4 kb/s의 레이트로 변조부(116)에 도달한다. 그 다음, 6 그룹의 각각의 섹션(즉, 데이터 비트의 3쌍(1쌍이 1 QPSK 심볼을 구성), 1쌍의 기준 비트 X 6 그룹48 비트)이 확산되어, 더 높은 고정 심볼 레이트(예를 들어, 1228.8 킬로심볼/초, 1.2288 메가칩/초 라고도 함)로 입력 심볼당 단일의 64 심볼 길이를 출력한다. 본 분야에 숙련된 기술자들이라면 기준-코드된 데이터 비트(114)의 스트림 내의 기준 비트 및 데이터 비트가 본 발명의 범위와 사상을 벗어나지 않는다면 더욱 긴 길이 코드의 시퀀스로 그 밖의 다른 다수의 알고리즘에 따라 확산될 수 있다는 것을 알 수 있을 것이다.

π/4 QPSK 변조의 경우, 확산 심볼 스트림은 이때 승산기(122)를 통해 π/4만큼 회전되고; QPSK와 같은 다른 변조의 경우에 이 단계는 생략된다. 그 다음, 심볼 스트림은 대역 에너지를 설정치 이하로 감소시키기 위해, FIR(Finite Impulse Response) 필터되고, 아날로그 신호 스트림으로 변환되어, 필터/DAC(디지탈/아날로그 변환기)를 통해 더욱 로우 패스 필터된다. 아날로그 신호로 변환된 후, 2개의 심볼 스트림으로부터의 신호는 직교 변조되고. 승산기(126, 127) 및 가산기(128)을 통해 가산되고; 대안적으로 신호는 직접 디지털 합성기를 통해 결합될 수 있다. 최종적으로, 변조된 신호는 LPA(Linear Power Amplifier)에 의해 증폭되어, 통신 채널(131)을 통해 전송하기 위해 안테나(130)에 제공된다.

양호한 실시예의 통신 시스템의 수신기(135)는 안테나(137)을 통해 통신 채널(131)로부터 전송된 스펙트럼 확산 신호를 수신한다. 수신된 기준 심볼의 코드된 스펙트럼 확산 신호는 아날로그 프론트엔드(139)에 의해 필터되어 하향 변조되고, 복조기 회로(140)에 입력된다. 안테나(136) 및 복조기(138)은 신호의 공간 다이버시티 수신을 위해 유사하게 제공된다.

다음에, 스펙트럼 확산 신호는 디스프레더 및 샘플러(146)에 의해 디스프레드샘플(148)로 샘플된다. 이들 샘플(148)은 기준 및 데이터 샘플을 포함하므로, 기준 샘플 추출기(150)은 데이터 신호 샘플로부터 기준 샘플 정보를 분리하는데 사용된다. 기준 샘플(152)는 채널 에스티메이터(154)에 출력되고, 디스프레드 샘플된 신호(148)로부터의 나머지 데이터 샘플(158)은 데이터 샘플(158)로부터 데이터 심볼(162)의 다중 코히런트 검출을 위해 코히런트 검출기(160)에 출력된다. 최종적으로, 검출된 데이터 심볼(162-164)는 그 밖의 다른 핑거 또는 다이버시티 경로로부터 검출된 데이터 심볼과 가산기(180)에 가산되어 통신 시스템의 디코딩부(182)에 출력된다.

디스프레더 및 샘플러(146)은 수신된 스펙트럼 확산 신호를 소정의 레이트(예를 들어, 1.2288×89.8304 메가샘플/초)로 양호하게 샘플한다. 후속적으로, 샘플된 신호는 1.2288 메가샘플/초로 데시메이트(decimate)되고, 수신된 샘플 신호를 확산 코드와 상관시킴으로써 디스프레드한다. 이렇게 얻어진 디스프레드 샘플 신호(148)은 소정의 레이트로 샘플되고, 기준 샘플 추출기(150)에 출력된다(예를 들어, 수신된 스펙트럼 확산 신호의 64 샘플의 시퀀스가 디스프레드되고/디스프레드되거나, 단일 데이터 샘플로 표시되도록 19.2 킬로샘플/초).

기준 샘플 추출기(150)은 디스프레드 샘플 신호(148)로부터 기준 샘플(152)를 양호하게 추출하여, 기준 샘플(152)를 채널 에스티메이터(154)에 출력한다. 디스프레드 샘플 신호(146)으로부터의 데이터 샘플(158)은 데이터 심볼의 다중 코히런트 검출을 위해 코히런트 검출기(160)에 출력된다.

그러나, 채널 에스티메이터(154) 출력이 단지 표준 동기화 방법과 함께 사용되면 문제가 생길 수 있다. 이러한 경우에, 수신된 신호의 위상 회전 레이트는 수 킬로 헤르쯔보다 더 높아서 신호 획득에 손상을 줄 수 있다. 개량된 동기화 및 신호 획득을 제공하기 위해, 기준 샘플(152) 및 데이터 샘플(158)은 주파수 오프셋 에스티메이터(172) 및 타이밍 제어부(176)을 양호하게 포함하는 동기화 디바이스에 또한 입력된다. 동기화 및 채널 추정의 질을 더욱 개선하기 위해, 레이트 에스티메이터(171)은 디멀티플렉스된 기준 샘플(151)(후술됨)로부터 엔코드된 데이터가 보내졌던 레이트(예를 들어, 풀, 1/2, 또는 1/8 레이트)를 판단하고, 채널 에스티메이터(154) 뿐만 아니라 주파수 오프셋 에스티메이터(172) 및 타이밍 제어부(176)에 각각 수신된 프레임의 끝에서 레이트 추정치(173)을 출력한다. 이러한 레이트 에스티메이터의 사용은 모든 레이트동안 활성화된 슬롯보다는 오히려, 프레임의 활성화된 모든 슬롯 또는 파워 제어 그룹을 사용할 수 있게 하여, 그밖의 다른 추정치를 구할 수 있게 한다. 주파수 오프셋 에스티메이터(172)는 큰 도플러 시프트 또는 비정밀 발진기에 의해 야기될 수 있는 오프셋 주파수의 추정치를 구하고, 이 추정치는 주파수 동기 루프를 구하여 제어 신호(177)을 보내서 국부 발진기, 디지털 위상 보정기(로테이터), 또는 이와 유사한 아날로그 프론트엔드(139)의 회로 또는 샘플러/디스프레더(146)의 주파수를 조정한다. 이것은 잔류 주파수 오프셋을 50 Hz 미만으로 록크-인 될 수 있게 하여, 신호 획득 및 검출을 더욱 향상시킨다. 추가 성능 이득은 기준 및 데이터 신호(152, 158)의 파워 추정치(무편향될 수 있음)를 구하여 결합하는 타이밍 제어부(176)에 의해 제공된 다음에, 차가 계산되고 필터되어, 핑거를 오랜 평균치 레이 도달 시간의 중심에 위치하도록 타이밍을 제어하기 위해 지연 동기 루프에 입력된다. 고속 타이밍(즉, 전형적으로 1칩 미만) 보정은 또한 다중 타이밍 브렌치의 타이밍 차 출력을 비교하여 최대치를 갖는 브렌치를 취함으로써 달성되어, 피크 파워 다음에 복조가 가능하게 한다. 이러한 보정은 고속 타이밍 보상 신호(178)을 통해 게이트(179)를 제어함으로써 달성된다. 타이밍 제어부(176), 주파수 오프셋 에스티메이터(172), 게이트(179) 및 이들의 동작은 제3도 내지 제7도와 관련하여 더욱 상세하게 후술된다.

최종적으로, 채널 에스티메이터(154)는 무편향되지만 잡음이 있는 채널 추정치를 얻기 위해 레이트 추정치에 기초한 필터로 선택된 타이밍 브렌치의 위상이 회전되고 추출된 기준 샘플(152)를 필터한다. 더욱 양호한 채널 추정치(156)을 얻기 위해, 이들 잡음성 추정치는 고정되거나 채택될 수 있는 로우 패스 필터를 통해 통과될 수 있어서, 고주파수 잡음 성분을 제거한다. 이렇게 얻어진 채널 추정치(156)은 비교적 잡음이 없으며, 코히런트 검출에 사용될 수 있다. 로우 패스 필터링만이 우리에게 (M+1)T마다 채널 추정치를 제공한다는 것을 알아야 한다. 여기에서, M은 기준 비트 인서터(112)에 의해 삽입된 각각의 기준 비트쌍 사이의 데이터 비트쌍의수(예를 들어, M3)이고, T는 각 데이터 비트쌍(또는 QPSK의 경우 심볼)의 시간 간격이다. 전송된 데이터 샘플의 코히런트 검출을 실행하기 위해, 우리는 T마다 채널 추정치를 가질 필요가 있다. (M+1)T가 채널 변화 시정수보다 짧으면, T마다 채널 추정치를 얻기 위한 단순하지만 효과적인 방법은 (M+1)T에 의해 분리된 2개의 채널 추정치 사이의 선형 보간을 실행하는 것이다. 그러나, 본 분야에 숙련된 기술자라면 알 수 있듯이, 필요하다면 더욱 고도한 보간 기법이 사용될 수도 있다.

양호한 실시예의 코히런트 통신 시스템에 있어서, 전체 시스템을 향상시키기 위해 다음 제어가 사용될 수도 있다. 파워 제어 알고리즘은 비코히런트 통신 시스템에 사용된 알고리즘과 매우 유사하다. 양호한 실시예의 파워 제어 알고리즘은 바람직하게 1.25ms(즉, 각 타임 슬롯 또는 파워 제어 그룹)마다, 또는 6 기준 정보 샘플마다, 즉 18 엔코드된 데이터 샘플마다 또는 24개의 총 수신된 신호 샘플마다 수신된 파워를 추정하는 것을 포함한다. 파워 추정치는 몇가지 다른 기법으로 계산될 수도 있다. 한가지 기법은 각각의 24샘플 길이 그룹내의 6 기준 신호 샘플(즉, 기준 샘플 추출기(150)으로부터의 기준 샘플(152))를 단순히 사용하여 파워 에스티메이터(146)로 채널 추정치를 계산하는 방법이다. 그 다음, 채널 추정치 크기의 제곱이 파워 에스티메이터(166)에 의해 파워추정치(168)로서 출력된다.

채널 추정치(150)이 생선된 후, 수신기의 나머지는 종래와 같다. 코히런트 검출기(160)은 디스프레드 샘플된 신호(148)로부터의 나머지 데이터 샘플(158)을 채널 추정치(150)의 공액으로 곱하여 코히런트적으로 검출된 심볼(162)를 생성한다.

본 분야에 숙련된 기술자라면 알 수 있듯이, 다중 수신기 브렌치(138,140) 및 안테나(130,137) 각각은 공간 다이버시티를 통해 향상된 수신을 달성하는데 사용될 수도 있다. 모든 N개의 다이버시티 수신기 브렌치는 실제로 동일한 방식으로 동작하여, 상술된 수신기 브렌치(140)과 같이 통신 채널(131)내의 수신딘 스펙트럼 확산 신호로부터 데이터 샘플을 검색한다. N 수신기 브렌치의 출력(162 내지 164)는 다이버시티가 코히런트적으로 검출된 데이터 심볼(181)의 복합 스트림내로 입력 데이터 심볼을 결합하는 가산기(180)에 입력되는 것이 바람직하다.

그 다음, 소프트 디시젼 데이터를 형성하는 개별 데이터 심볼(181)은 개별 데이터 레벨로 입력 소프트 디시젼 데이터(즉, 검출된 데이터 심볼)(181)을 디인터리브하는 디인터리버를 포함하는 디코딩부(182)에 입력된다. 디인터리버에 있어서, 소프트 디시젼 데이터(181)은 소정 크기의 소프트 디시젼 데이터의 블록을 정하는 매트릭스 내에 개별적으로 입력된다. 소프트 디시젼 데이터는 매트릭스가 로우 바이 로우 방식으로 채워지도록 매트릭스내의 위치에 입력된다. 디인터리브된 소프트 디시젼 데이터는 매트릭스가 컬럼 바이 컬럼 방식으로 비워지도록 매트릭스내의 위치로부터 개별적으로 출력된다. 디인터리브된 소프트 디시젼 데이터는 이들이 입력되었던 때와 동일한 레이트(예를 들어, 28.8 킬로 매트릭스/초)로 디인터리버에 의해 출력된다. 매트릭스에 의해 정해진 소프트 디시젼 데이터 블록의 소정 크기는 소정길이의 전송 블록내에 수신된 스펙트럼 확산 신호로부터 샘플링 데이터 샘플의 최대 레이트로부터 구해진다.

그 다음, 디인터리브된 소프트 디시젼 데이터는 추정된 트랙픽 채널 데이터 심볼(185)를 생성하기 위해 최우 디코딩 기법을 사용하는 디코더에 입력된다. 최우 디코딩 기법은 비테르비 디코딩 알고리즘과 거의 유사한 알고리즘을 사용함으로서 보강될 수 있다. 디코더는 개별 소프트 디시젼 데이터 그룹을 사용하여, 최우 시퀀스 추정 디코더의 특정시간 상태에서 사용하기위한 한 세트의 소프트 디시젼 추이 매트릭스를 형성한다. 각 세트의 소프트 디시젼 추이 매트릭스를 형성하는데 사용된 그룹내의 소프트 디시젼 데이터 수는 각 입력 데이터 비트(102)로부터 발생된 컨벌루션 엔코더(104)의 출력에서 데이터 비트 쌍의 수에 대응한다. 각 세트내의 소프트 디시젼 추이 매트릭스의 수는 각 그룹내의 소프트 디시젼 데이터의 수의 2제곱과 동일하다. 예를 들어, 1/3 컨벌루션 엔코더가 송신기(101)에 사요될 때, 3개의 데이터 비트가 각 입력 데이터 비트(102)로부터 발생된다. 그러므로, 디코더(182)는 3개의 개별 소프트 디시젼 데이터 그룹을 사용하여, 최우 시퀀스 추정 디코더 내의 각각의 타임 상태에서 사용하기 위한 8개의 소프트 디시젼 추이 매트릭스를 형성한다. 추정된 데이터 심볼(185)는 소프트 디시젼 데이터가 디코더에 입력된 레이트 및 입력 데이터 비트(102)를 원래대로 엔코드하는데 사용된 고정 레이트에 관련된 레이트로 생성된다. (예를 들어, 소프트 디시젼 데이터가 28.8 킬로 매트릭스/초로 입력되고 원래의 엔코딩 레이트가 1/3인 경우에, 추정된 데이터 심볼(185)는 (9600 비트/초의 레이트로 출력된다). 이러한 정보가 각 프레임내에서 여러 가지 타임 슬롯의 점유도를 판단하는데 사용될 수 있지만, 양호한 실시예에 있어서, 이러한 정보는 후술되는 제9도에 설명된 레이트 에스티메이터(171)에 의해 이미 공급된다.

이제 제3도 내지 제7도를 참조하여 양호한 실시예의 수신기(135)에 대해 더욱 상세하게 설명하겠다. 명확성을 위해, 하나 이상의 도면에 나타나는 각각의 소자를 식별하는데 하나의 참조 번호만이 사용된다. 본 분야에 숙련된 기술자라면 예시된 실시예는 π/4 QPSK(또는 제로 로테이션 경우의 QPSK) 변조 신호에 대해 특별히 설계되었다는 것을 인식할 수 있을 것이다. 그러나, 본 발명은 QPSK 신호 수신에 한정되지 않고, 코히런트적으로 수신될 수 있는 소정의 변조신호, 예를 들어 OQPSK 및 BPSK 신호에 적용할 수 있다.

제3도는 수신기(135)의 아날로그 부분을 도시한 것이다. 스펙트럼 확산 신호의 IF(중간 주파수, 하향변환된) 버전은 관심있는 주파수 대역에 대하여 필터(301)로 밴드패스 필터된다. 필터된 출력은 AGC(Automatic Gain control)(302)에 의해 이득 제어된 다음에, 허(Im) 및 실(Re) 신호 스펙트럼으로 LO(305)의 주파수 오프셋을 제어하기 위해, 추정된 오프셋 주파수의 입력이 입력 "1"을 통해 제14도의 주파수 동기 루프 필터(456)로부터 LO(305)에 제공된다. 그 다음, Im 및 Re 신호가 로우패스 필터된 다음에, 샘플러(3b)의 A/D(아날로그/디지탈) 변환기(311 및 312)에 의해 디지털화된다. Im 및 Re 디지털화된 샘플 스트림(313 및 314)는 AGC 제어 회로뿐만 아니라 각각의 핑거 복조기(140)에 출력된다. AGC 제어회로는 스펙트럼 확산 수신기에 알려진 전형적인 회로로서, 전체 수신기 성능뿐만 아니라 A/D(311 및 312)의 성능을 최적화하는데 사용된다. 이 제어 회로는 디지털화된 IF 샘플 스트림을 제곱하여 더하고, 이렇게 얻어진 신호를 차 증폭기(315)에 입력하여 AGC 제어 신호를 생성하기 위해 출력을 평균함으로써 동작한다.

제4도 내지 제7도를 참조하면 하나의 수신기(135)의 핑거의 복조기 부분이 더 도시되어 있다. π/4 QPSK 변조가 사용된 경우, Im 및 Re 디지털화된 샘플(313 및 314)가 승산기에 위상 로테이터(420)을 통해 π/4 회전되고; 이것은 π/4 QPSK 신호가 RF(고주파)보다 베이스밴드에서 유리하게 시프트될 수 있게 한다. 샘플은 제6도에 더욱 상세하게 되시된 버퍼/타이밍 제어 디바이스(421)에 수신된다. 각각의 심볼은 오버샘플되고, 양호하게 1.2288 Mchip/s의 칩 레이트의 8배이다. 그러므로, 레지스터(510 및 512)는 예를 들어 탭(513 내지 515)를 통해 탭되거나 어드레스될 수 있는 동일한 칩(즉, 확산 심볼) 주기의 8개의 연속적인 샘플을 가질 것이다. 어드레스되는 실제 레지스터 위치는 타이밍 브렌치 입력 제어기(520)에 의해 제어된다. 양호한 실시예에 있어서, 3개의 상이한 타이밍 브렌치 입력 리드(422 내지 424)가 제어기(520)을 통해 접속된다. 제어기(520)은 "온 타임" 리드(422)의 중앙에 최적화된 신호를 유지하기 위해 버퍼(510, 512)의 어드레싱을 조정하도록 타이밍 제어 신호(177)("G")에 응답한다. 다른 2개의 리드(423, 424)는 거의 동일한 파워를 갖는 심볼의 후기 심볼(또는 지연된 복사본) 또는 초기 심볼(또는 선행된 복사본)이 최적하게 되는 것을 샘플한다. 샘플 에너지가 최대로 되지 않을 때, 즉 후기 타이밍 브렌치와 초기 타이밍 브렌치의 파워 간에 차이가 있을 때, 제어기는 중앙 탭(514)가 다시 최대 에너지를 가질 때까지(즉, "온 타임" 브렌치일 때까지) 다음 칩을 독출하기 이전에(즉, 1/1.2288 ㎲마다) 탭 또는 리드 어드레스의 한 샘플(즉, 하나의 버퍼 레지스터)을 조정하는 역할을 한다. 이것은 초기 및 후기 타이밍 브렌치 파워 추정치 사이에 차이가 나는 동작을 실행시킴으로써 제7도에 도시되고 후술되는 양호한 실시예에서 달성된다.

버퍼 및 타이밍 제어(421) 다음에, Re 및 Im 샘플은 디스프레더(425)에 의해 디스프레드된다. 디스프레더(425)는 Re 및 Im 샘플을 PN 및 왈시 코드 시퀀스(디스프레드 신호)와 승산하는 승산기(426 및 427)을 포함하므로, 수신된 신호를 할당된 확산 코드와 상관시킨다. 본 분야에 숙련된 기술자라면, 소정의 응용시에 필수적이고 BPSK에 필요로 될 수 있는 기준 코드 데이터 비트를 확산하기 위해 복합 확산 시퀀스(즉, PNi 및 PNq)가 송신기(101)에 사용된 경우, 복합 수신된 확산 심볼을 디스프레딩시에 이중 승산기가 사용되어야 한다는 것을 알 수 있을 것이다. 디스프레더(425)는 각각의 타이밍 브렌치에 반복되어, 초기, 후기 및 온-타임 디스프레드 신호(샘플)가 형성된다. 이렇게 얻어진 온-타임 브렌치 내의 신호들은 실 및 허 직교 위상 샘플 Re 및 Im에 대응하는 I(동상) 및 Q(직각 위상)을 출력하기 위해, 적분 및 덤프 회로(428 및 429)에 의해 각각의 샘플 주기에 걸쳐 적분된다.

양호한 실시예의 기준 샘플 추출 회로(150)은 각각의 I 및 Q 샘플(431 및 432)를 synch(I)(승산기/상관기(433 및 437)을 통해) 및 synch(Q)(승산기(434 및 436)을 통해)와 승산하고, 각각의 I 및 Q 브렌치를 가산기(435 및 438)로 가산함으로써 동작한다. synch(I) 및 synch(Q)는 예를 들어 모두 -1 또는 1인 공지된 기준(싱크) 심볼의 복소 공액이고, 정확한 시퀀스가 레이트 추정 후에 알려지며, R은 프레임 단부에서 이용 가능하다. 이러한 구조의 목적은 I 및 Q 성분으로부터 채널 응답의 잡음성 추정을 구하기 위함이다. DS-CDMA 업-링크가 다중 플랫-페이딩 채널로서 관측될 수 있기 때문에, 각각의 플랫 페이딩 채널에 있어서, 디스프레딩 후의 수신된 신호는 다음과 같이 표현될 수 있다.

여기에서, r(n)은 n(또는 nT, 여기에서 T는 관심있는 신호, 예를 들어 기준 샘플이 디스프레딩 후에 존재하는 간격)에서 수신된 샘플이고, a(n)은 대응하는 전송 심볼이며, h(n)은 페이딩 채널을 특징지우는 로우-패스 랜덤 복소 변수이고, z(n)은 대략 화이트 및 가우션인 추가적인 잡음 또는 코히런트이다. 전송된 기준 심볼 a_ref(n)만이 공지되어 있기 때문에, 채널 추정은 전송된 기준 심볼에 대응하는 수신 I 및 Q 샘플(431 및 432)를 사용하여 행해진다. 이 경우에, 잡음성 채널 계수의 추정치는 다음과 같이 표현될 수 있다.

직교 복소 표기법에서 이것은 다음과 같이 된다.

r(n)이 수신된 기준 샘플인 경우, 식4의 첫 번째 성분은 기준 샘플의 I 성분 출력(439)와 동일하고, 식4의 두 번째 성분은 기준 샘플의 Q성분 출력(440)과 동일하다(제1도의 입력(152)과 함께 동일함). 기준 샘플 I 및 Q 출력(439 및 440)은 채널 에스티메이터(154)에 공급되고, I 및 Q 데이터 샘플은 코히런트 검출기(160)에 공급된다.

채널 에스티메이터(154)는 기준 샘플 I 및 Q 출력(439 및 440)을 사용하여, 코히런트 검출을 위해 채널의 순시적인 위상과 크기를 결정할 수 있지만, 주파수 드리프트의 문제점이 있다. 비교적 안정하고 큰 주파수 오프셋은 송신기/수신기 클럭상의 불완전한 록크 및 크고 정상인 도플러 시프트를 야기하는 부정확한 발진기와 같은 영향으로부터 생길 수 있다. 종래의 통신 시스템의 이러한 오프셋은 전형적으로 PLL(Phase-Locked Loop)에 의해 보정된다. 그러나, 양호한 실시예에서 채널 에스티메이터(154)가 매우 정확하게 순시적인 위상을 추정할 수 있기 때문에, FLL(Frequence Locked Loop)가 PLL 대신에 사용될 수도 있다.

양호한 실시예에 있어서, 주파수 오프셋 에스티메이터(172)는 각각의 데이터(431 및 432) 및 기준(439 및 440) 출력 신호 상에서 이것의 추정을 각각 바이어스하는 2개의 부분을 포함한다. 후자의 경우에, 오프셋 주파수 검출기(445)는 2개의 지연부(446 및 447), 2개의 승산기(448 및 449) 및 가산기(450)을 포함한다. 검출기는 지연된 I 성분 신호(439)를 Q성분 신호(440)과 승산기(448)에서 승산하고, 지연된 Q 성분 신호(440)을 I성분 신호(439)와 승산기(449)에서 승산함으로써 동작한다. 검출기의 가산된 출력은 다음과 같이 표현될 수 있다.

여기에서 f_est는 오프셋-주파수의 스케일된 추정치이다.

오프셋 주파수는 또한 정보 방위(데이터)의 수신된 신호 샘플(431 및 432)를 사용하여 추정될 수 있다. 실제로 전송된 데이터 비트가 알려져 있기 때문에, 위상 추정에 있어서 90(또는 BPSK의 경우 180)의 위상 모호성이 있을 수 있다. 이러한 모호성을 제거하기 위해, 복소의 4제곱(BPSK의 경우 제곱) 연산이 회로(442) 내의 각각의 수신된 신호 샘플 상에 실행된다. 4제곱 샘플의 실(I) 및 허(Q) 성분은 기준 샘플에 대하여 오프셋-주파수 검출기(445)와 동일한 오프셋 주파수 검출기(443)에 보내진다. 이러한 방식으로, 오프셋-주파수 검출기(443)은 또한 오프셋-주파수의 스케일된 추정치를 생성한다.

2개의 검출기(443, 445)로부터의 오프셋 주파수의 스케일된 추정치의 어느 하나는 주파수 동기 루프를 구하는데 사용될 수 있다. 한편, 이들은 주파수 동기 루프를 구하는데 교호로 사용되는 훨씬 양호한 오프셋-주파수 추정치를 형성하기 위해 결합될 수 있다. 기준 샘플(349, 440) 및 데이터 샘플(431, 432)로부터의 주파수 추정치가 각각 f_d및 f_r로 표시된 경우, 결합된 추정치는 다음과 같이 얻어질 수 있다.

여기에서, w_r및 w_d는 2개의 가중 계수이고, 이들값은 검출된 오프셋 주파수의 제곱값의 비 및 이것의 분산을 최소화하기 위해 선택된다. 이들 가중 계수의 최적치는 샘플 신호 대 잡음비의 함수이고, 숙련된 기술자라면 구하는 방법을 알 수 있을 것이다. 디스프레드 샘플의 신호 대 잡음비가 매우 높은 경우에, 단순히 w_r w_d라고 하자. 이들 가중 계수는 승산기(451, 452)를 통해 검출기(443, 445) 출력에 인가되고, 가중된 출력은 가산기(453)으로 가산된다. 몇몇 레이크 핑거가 수신기(135)에 사용될 때, 예시된 실시예에서와 같이, 모든 핑거들의 오프셋 주파수 검출기의 출력은 컴바이너(454)를 통해 결합되어 스케일된 전체 오프셋-주파수 추정치를 생성할 수 있다. 이들 출력은 또한 가중될 수 있는데, 예를 들어 임계치 이하의 값을 갖는 출력을 무시하고/무시하거나 크기가 증가하는 스케일된 가중치를 갖는다.

이 스케일된 전체 오프셋-주파수 추정치는 게이트(455)(이것의 기능은 후술됨)를 통해 루프-필터(456)에 보내진다. 가장 단순한 1차 FLL의 경우에, 루프 필터는 스케일링 상수와 적분기로 구성될 수 있다. 1차 FLL은 대부분의 어플리케이션에 적절하고; 루프 필터에 폴(pole)이 있는 고차 FLL은 몇몇의 특정한 경우에 유용하다. FLL 및 파라미터 선택의 설계는 본 분야에 숙련된 기술자들에게 널리 공지되어 있다(예를 들어, F.M. Gardner의 PLL에서의 "주파수-트랙킹 루프의 특성"(편집자 W.C Lindsey 및 M.Chie; IEE Press, New York, 1986) 참조). 루프 필터의 출력 "I"(457) 전압은 이것을 LO(305)에 피드함으로써 주파수 오프셋을 보정하는데 사용된다. 대안적으로, 출력(457)은 위상 로케이터(420)과 같은 디지털 위상 보정기(로테이터)에 공급될 수 있고; 이러한 예는 제5도에 도시되어 있으며, 출력(457)은 LO(305)보다는 위상 로테이터(420)에 공급된다.

또한, 기준 샘플(439, 440) 및 데이터 샘플(431, 432)의 출력은 파워 에스티메이터(467)에서 수신하고, 이것의 양호한 실시예는 제7도에 도시되어 있다. 기준 샘플 출력(439, 440)은 잡음을 더욱 제거하기 위해 FIR(611)에 의해 출력된다. 필터된 출력은 회로(612)에서 제곱되고, 제곱된 크기는 기준 샘플(코히런트) 신호 파워 추정치를 산출한다.

코히런트 신호 파워 추정치가 타이밍 제어에 충분할 수 있지만, 데이터 샘플 출력(431, 432)에 기초하여 신호 파워 추정치를 또한 형성함으로써 개선된 제어가 달성될 수 있다. 양호한 실시예에 있어서, 이들 출력(431, 432)는 (복소 파워 에스터메이터일 수 있는) 회로(615)에서 4제곱으로 곱해진 다음에, 각각의 기준 샘플 간격마다 어큐물레이터(616)에 의해서 누적되거나 평균화된 복소수이다(즉, 상기 실시예에서 기준 샘플 당 3 데이터 샘플 또는 1.25ms/슬롯(42샘플/슬롯3쌍의 기준 샘플)89.3㎲(마이크로초)). 어큐물레이터 출력 크기의 제곱근은 회로(617)에 의해 구해져서, 비코히런트 브렌치의 신호 파워 추정치를 제공한다. 최종적으로, 2개의 신호 파워 추정치는 예를 들어 파워 추정치 대 이것의 분산의 비를 최대화함으로써 가중되고, 컴바이너/가산기(618)에서 가산되어, 타이밍 브렌치에 대한 파워 추정치를 산출한다.

타이밍 브렌치(604 및 606)(제6도와 관련하여 상술된 후기 및 초기 타이밍 브렌치에 대응함)의 유사한 추정치와 함께, 타이밍 브렌치(602)의 추정치는 게이트(468, 624 및 626)(게이트(468, 624 및 626)의 기능은 레이트 에스티메이터(171)과 함께 후술됨)을 통해 타이밍 제어 유니트(176)에 보내진다. 타이밍 제어 유니트(176)은 전형적으로 칩에 이르기까지 거의 비슷하게 타이밍 드리프트를 보상하는 역할을 한다.

타이밍 드리프트는 2개 이상의 타이밍 브렌치의 파워 추정치의 차를 계산함으로써 보상된다. 양호한 방법에 있어서, 3개의 타이밍 브렌치, 즉 "온 타임", "후기" 및 "초기" 브렌치(602-606)이 사용되는 경우, 샘풀 타이밍 t_n+및 t_n-(여기에서 tn은 "온 타임" 샘플 타이밍)을 갖는 샘플에 대한 파워 추정치를 얻기 위해 후기 및 초기 브렌치(604, 606)을 유리하게 사용할 수 있다. 차 계산기(632)에 의해 결정된 후기 및 초기 타이밍 브렌치의 추정치 사이의 차는 부정 타이밍의 드리프트의 방향을 나타낸다. 차는 시평균될 수 있고, 차의 평균이 0이면, 샘플링 타이밍은 보정되고 조정이 행해지지 않는다. 필터된 차가 + 또는 -이면, 지연-록크된 루프 필터(634)는 제어기(520)이 이전의 샘플링 시간(즉, 보정 샘플링 타임이 위치되는 시간)으로부터 샘플링 타이밍 방향+또는 -를 조정하게 하는 제어 신호(177)("G")를 생성한다. 본 분야에 숙련된 기술자라면 시스템 설계와 같은 그밖의 다른 계수에 따라 적절한 파라미터로 지연 록크된 루프 및 필터(634)를 설정하는 방법을 이해할 수 있을 것이다(예를 들어, Simon 등 저의 Spread Spectrum Communications Vol.3, Computer Science Press, 1985 참조). 예를 들어, 기지국에 대하여 150km/hr(킬로미터/시간)으로 이동하는 이동국을 보상하는 필터 상수는 6초 정도(즉, ((299706 km/sec(광속) ÷ (1228800 chips/sec)) ÷ ((150 km/hr) ÷ (3600 sec/hr)) = 5.8 sec/chip) 될 것이고, 이동국의 이동으로 인해 5.8초마다 풀 칩 클럭 지연을 나타낸다. 요구된 최대 슬루(slew) 레이트는 매우 빠른 트레인 및 초기 설정을 보상하기 위해 2 내지 5배 더 빨라질 수 있다. 이러한 장기간 타이밍 보상의 결과는 핑거를 장기간 평균치 레이 도달 시간의 중심에 위치하게 한다.

또한 짧은 간격의 타이밍은 "팻 핑거" 또는 독립적으로 페이드하는 서로의 칩 내에 2개의 레이를 획득하는 것과 같은 상황을 보상하는 것이 바람직하다. 빠른 타이밍 조정을 위한 바람직한 방법은 타이밍 브렌치(602, 604 또는 606)으로부터 게이트된 파워 추정치가 최대치를 갖는 비교기(636)에 의해 결정하는 것이다. 짧은 시정수(예를 들어, 1sec미만) 로우 패스 필터(도시되지 않음)는 적절하게 사용되어 비교 이전의 게이트된 파워 추정치의 잡음 성분을 감소시킬 수 있다. 비교기(636)은 최대 추정 파워를 갖는 것에 따라 여러 가지 타이밍 브렌치 데이터 및 기준 샘플 출력 사이를 전환하는 셀렉터 또는 게이트(179)에 제어 신호(178)("F")를 출력한다. 제4도에 도시된 경우에 있어서, 셀렉터(179)의 게이트(462 및 463)은 초기 타이밍 브렌치(606)의 추출기 출력 kr 및 kd에 폐쇄되어, 최대 신호 파워가 버퍼(421)의 탭(513)으로부터 수신되도록 결정되었다는 것을 나타낸다. 이러한 수단에 의해, 그 순간에 핑거에 대해 최대 파워를 갖도록 결정된 하나의 타이밍 브렌치 출력만이 그 순간의 그 핑거에 대한 채널 추정 및 코히런트 검출에 이용될 수 있다. 윈도우 한계 사이클은 전형적으로 장기간 타이밍 보상 브렌치에 의해 결정된 값 주위의 중심에 위치될 수 있고, 이 한계는 전형적으로 약 ±0.5 칩 이하일 것이다. 전형적으로 다른 핑거가 인접한 적시 에너지에 할당되어 있을 수 있기 때문에 더 이상의 이동은 필요없다.

통신 신호가 TDM(Time Division Multiplexed) 신호인 경우에 더욱 향상될 수 있다. 제8도는 이러한 신호의 한 예를 도시한 것으로, 이 신호는 프레임 당 16개의 1.25ms 슬롯(예를 들어, 파워 제어 그룹)을 갖는 20ms 프레임을 갖는다. 풀레이트 미만의 신호가 보내질 때, 사용되지 않은 슬롯은 유리하게 게이트되거나, 마스크 아웃될 수 있어서, 잡음을 감소시키고, 향상된 채널 추정치를 제공한다. 신호가 2, 4, 8 또는 16 슬롯을 사용할 것인지의 여부는 요구된 레이트에 의해 판단되지만; 풀 레이트를 제외하고는 사용된 슬롯은 레이트에 따라 프레임에서 프레임까지 다를 수 있다. 또한, 1/8 레이트의 슬롯 그룹은 1/2 레이트의 슬롯 그룹의 부분 집합인 1/4 레이트의 슬롯 그룹의 부분 집합이다. 이러한 배열은 제8도에 도시되어 있으며, 빗금친 간격은 전송된 에너지를 나타낸다.

제4도의 적분 및 덤프 회로(428 및 429)는 1.25ms 슬롯 간격을 재도록 세트된다. 레이트 에스티메이터(171)은 기준 출력(즉, 출력(439 및 440))을 수신한다. (상술된 시퀀스 패밀리를 통해) 전송되는 실제 레이트 정보의 부재시에는 보다 더 효율적이긴 하지만 여전히 레이트 정보를 판단할 수 있다. 이러한 경우에, 레이트 에스티메이터(171)은 다음과 같이, 그리고 제5도의 대안적인 실시예에 도시된 바와 같이 설계될 수 있다. 먼저, 레이트 에스티메이터(171)은 다른 핑거들로부터의 유사한 출력뿐만 아니라, 수신 출력(431 및 432)를 또한 수신할 수 있고, 프레임 디코더로부터 정보를 수신할 수도 있으며, 간격이 가산되어 마스크 아웃되어야 하는 것을 판단하기 위해 이들 출력을 사용한다. 장기간 타이밍 보상의 경우에, 레이트 에스티메이터(171)의 점유(파워) 추정은 프레임 디코딩 결정 및 이것의 슬롯 점유 결정이 행해질 때까지 지연될 수 있다. 짧은 간격의 타이밍 보상 브렌치의 경우, 한 슬롯에서 다음 슬롯까지의 파워 차이를 측정함으로써 슬롯 점유도를 추정하는 것이 더욱 유리해질 수 있다. 이러한 추정을 행하는데 있어서, 가장 강하게 수신된 신호를 갖는 이들 핑거의 입력을 무겁게 가중하는 것이 유리하다. 각 프레임이 최소한 2개의 점유된 슬롯을 갖기 때문에, 다음 2개의 점유도는 처음 2개의 것과 이들 슬롯의 파워를 비교함으로써 추정될 수 있다. 이 추정치는 더욱 강한 파워 핑거에 대해 더욱 무겁게 가중되어야 한다. 가능한 수순은 가장 강한 핑거로부터의 입력만으로(또는 거의 동일한 경우에 2개의 가장 강한 핑거의 평균으로) 레이트 디시젼을 하게 될 것이다. 대안적인 방법은 전체 추정에 대한 추정치의 파워를 가산하는 것이다. 예상된 잡음 파워는 전형적으로 이 순간에 샘플 파워보다 더 크므로; 다음 2개의 후보 슬롯의 24 샘플을 평균함으로써, 추정치가 6.9dB 향상되어, 가장 강한 핑거가 추정치를 조정하는데 사용되는 경우에 대부분의 시간을 슬롯 점유도를 정확하게 추정할 수 있다. 초기 디시젼이 1/8 레이트 프레임이 수신되는 것이면, 수순은 이것이 정확한 디시젼이라는 것을 보장하기 위해 계속되는 것이 바람직하다. 이러한 방법에 있어서, 다음 4개의 슬롯이 평균될 것이고, 충분히 크다면 초기 1/8 레이트 디시젼이 변화된다. 이것은 풀 레이트 간격 파워의 심사까지 계속될 수 있다.

주파수 오프셋 에스티메이터(172)에 유사한 게이팅 장치가 사용된다. 이 경우에, 오프셋 주파수 검출기(443, 445)의 출력은 가중되어야 하고, 게이트(455)를 통해 게이트된다. 주파수가 신속하게 변화하고 있으면, 20ms 데이터 프레임 정도로 업데이트되어야 한다. 채널 에스티메이터(154)가 도플러 시프트로 인한 고속 위상 변화를 다룰 수 있기 때문에, 주파수 동기 루프의 목적은 허용 불가능한 추가 잡음을 도입하지 않고 크지만 비교적 안정된 주파수 오프셋의 느린 변화를 보상하기 위한 것이다. 그러므로, 주파수 동기 루프는 장기간 평균 제어를 실행하여 주파수 오프셋 및 정상 상태 도플러 주파수 시프트(예를 들어, Rician 페이eld 무선 채널에서의 기지국을 향한 이동)를 수용한다. 장기간 제어는 FLL 필터(456)에 입력된 신호를 게이트함으로써 디코더(182)의 레이트 디시젼의 평균을 취할 수 있다.

그러나, 레이트 추정에 대한 현재의 바람직한 방법은 기준 심볼 시퀀스의 패밀리를 보낼 수 있는 능력의 장점을 취하고 있으며, 각각의 시퀀스는 상이한 레이트, 따라서 슬롯 점유도를 정한다. 이것은 디코더(182)로부터의 오래되거나 지연된 정보의 사용을 방지할 뿐만 아니라 복잡도가 감소되어 더욱 정확한 레이트 추정을 제공한다.

양호한 실시예의 레이트 에스티메이터(171)의 동작은 제9도 내지 제11도에 도시되어 있다. 제9도는 논리 블럭도이고, 제10도는 제4도의 수신기에서의 레이트 및 채널 추정에 대한 양호한 방법을 도시한 플로우차트이다. 레이트 에스티메이터(171)은 이들이 추출될 때(데이터 샘플로부터 기준 샘플을 디멀티플렉스하기 위해 충분한 정확도를 갖는 디스프레드 샘플 위치를 아는) 디멀티플렉서(430)으로부터 잡음성의 페이드된 기준 샘플(151)을 수신한다(스텝 802-804). 이들 기준 샘플(151)은 프레임 내의 모든 심볼이 수신될 때까지(예를 들어, 풀 레이트에서 96 심볼) 레이트 에스티메이터(171)의 버퍼(705)에서 버퍼되고; 타이밍 제어부(176), 주파수 오프셋 에스티메이터(172) 및 채널 에스티메이터(154)로의 기준 심볼 스트림은 레이트 추정치(173)이 수신될 때까지 이들이 프로세싱을 지연하기 위해 미리 버퍼된다(참조, 예를 들어, 버퍼(707)이 디멀티플렉서(430)에 후속됨으로써 적절한 시쿼스 패밀 리가 로테이터(433, 434, 436 및 437)에 공급될 때까지 회전되지 않은 디멀티플렉스된 기준 샘플을 버퍼함). 수신된 모든 "심볼"이 전송된 심볼에 대응할 수 없기 때문에(예를 들어, 풀 레이트 미만에서, 정보-방위 파워 제어 그룹의 엔벨로프만이 키 온(key on)되므로, 나머지 정보가 잡음임), 레이트 에스티메이터(171)은 레이트 판단기(706)(양호한 실시예에서, 적절하게 프로그램된 ASIC(Application Specific Integrate Cicuit) 또는 DSP(Digital Signal Processor)에 의해 달성됨)에서 수신 기준 심볼 스트림의 쿠아시-코히런트 상관을 실행한다. 쿠아시-코히런트 상관은 채널이 파워 제어 그룹의 기간 동안에 코히런트적이기(즉, 레일리 페이딩 채널에서의 100km/hr 및 90MHz에서 채널 4ms 하에서 코히런트적이기) 때문에 사용된다. 상관성은 각각의 가능한 추이 시퀀스, 예를 들어 상술된 풀, 1/2, 1/4 및 1/8 레이트 시퀀스에 대해 실행된다(스텝 812). 부분 내적의 제곱의 합(Mi로 표시됨)이 양호하게 사용되어 계수 ki에 의해 스케일된다. Mi는 다음식에 따라 결정될 수 있다.

여기에서, r_n은 수신된 기준 심볼이고, s_n,i는 각각 풀 내지 1/8 레이트에 대해 [s₀], [s₁], [s₂], [s₃]으로 표시된 가능한 시퀀스 중의 하나이다. 각각의 16 파워 제어 그룹에 있어서, 6기준 심볼이 있을 수 있으므로, 코히런트 상관은 각각의 파워 제어 그룹의 기간동안 행해진다. 부분 상관 결과는 각각의 그룹에 대해 제곱되고, 16 그룹의 제곱의 합이 결정된다. 이것은 계수 k_i 1, 2, 4 또는 8(i0, 1, 2 또는 3)에 의해 스케일된다. 스케일된 결과치의 최대 인덱스는 레이트 추정치(173) 또는 R로서 출력된다. 선택적으로, 기준 시퀀스는 확장되어, 예를 들어 파워 제어, 송신 가입자로부터의 정보 등을 포함할 수 있다. 예를 들어, 풀, 1/2 및 1/8 레이트의 송신의 경우, 1비트의 파워 제어 정보 이외에, 6 시퀀스 {s_i}(i0,…5)가 사용된다.

이러한 방법은 레이트 추정은 훨씬 덜 복잡하고, 여기에서 설명된 IS-95형 무선이 적용되었던 IS-95 업링크 통신의 제안된 기술보다도 풀 레이트에서 더 정확하다. 제안된 IS-95 기법에 있어서, 레이트 판단은 각각의 가능한 레이트마다 한번씩 256상태 비테르비 디코더(Viterbi decoder)를 4번 실행시킴으로써 행해진다. 그다음, 패리티 체크워드(CRC, 또는 사이클 리던던시 체크, 또는 다른 프레임 품질 인디케이터)가 가장 있음직한(즉, 에러 없음) 레이트를 나타내는 것을 보기 위해 4개의 디코드된 스트림 각각에 대해 심사된다. 본 분야에 숙련된 기술자라면 알 수 있듯이, 이러한 제안된 방법은 계산적으로 더욱 철저하고 본 발명의 해결책보다 덜 정확하다. 시뮬레이션은 에너지에 기초한 레이트 검출기 또는 소모적인 디코더 방법이 0.1미만의 기준 심볼에 기초한 레이트 검출기의 오류 레이트에 대비하여 시간의 약 0.3 내지 0.5를 서브레이트로서 풀 레이트 프레임을 잘못 인식하는 것을 나타낸다.

레이트 추정(171)의 판단 다음에, 이것은 채널 에스티메이터(154), 주파수 오프셋 에스티메이터(172) 및 타이밍 제어부(176)의 각각에 입력된다(스텝 814-818). 레이트 에스티메이터(171)은 디멀티플렉서(430)으로부터 디멀티플렉스된 기준 심볼을 회전하기 위해 추출기(150)에 사용된 기준 복조 시퀀스(제9도의 블록(171)의 {SR}에 대등하고, 또한 식2의 aref(n)에 대등한 제4도의 synch(I) 및 synch(Q))를 선택하는데 사용된다. 레이트 추정이 이용 가능해지고 로테이터 입력 및 채널 에스티메이터 필터가 선택된 후에, 로테이터 및 필터 동작이 동시에 행해질 수 있다. 즉, 각각의 로테이터 샘플이 이용 가능해지면, 하나의 채널 추정 필터 출력이 계산된다. 레이트 추정(171)은 채널 에스티메이터(154) 내의 로테이터 출력을 동작시키기 위해 필터의 선택을 제어하는데 사용된다. 레이트 추정치가 R0(즉, 풀 레이트)인 경우, 프레임의 모든 심볼은 풀 레이트 필터(711)에 입력된다. 이것은 필터(711)에 의해 동작되는 프레임 주기(906) 내에 있는 신호 스트림(902)로부터 이들 기준 심볼(905)만을 나타내는 신호(905)에 의해 제11도에 도시되어 있다. 그 다음, 풀 레이트 필터 출력(712)가 채널 추정치(156)으로서 채널 에스티메이터(154)로부터 출력된다. 레이트 추정치가 R0일 때(예를 들어, 1, 2 또는 3), 기준 심볼(152)는 이때 채널 추정치(156)으로서 작용하는 출력(715)로 필터(714)에 공급된다. (제11도에 도시된) 필터(714)로의 입력은 활성화된 파워 제어 그룹 기간(904) 내에서 이들 기준 심볼(903)에 제한된다. 2개의 필터만이 도시되었지만, 다른 필터(또는 알고리즘)이 각각의 레이트 추정(173)에 사용될 수 있다. 예를 들면, 1/2 레이트에서, 2 및 3의 연속적인 활성화된 파워 제어 그룹의 소정의 그룹핑을 랜덤화하에서 발생하는 것이다. 이 경우에, 양호한 채널 추정 필터는 프레임 내의 주어진 그룹에 대해 채널 추정치를 산출시에 이웃하는 활성화된 그룹에 몇몇 0이 아닌 가중치를 제공할 것이다. 또한, 기준 심볼 자체가 필터 전송 기능을 결정하기 때문에, 전체 필터링 기능이 비선형이라는 것을 알아야 한다.

채널 에스티메이터 필터(711, 714)는 수신된 잡음성 페이딩 기준 심볼 스트림의 최소한 일부로부터 채널 추정치(156)을 구성하도록 동작한다. 채널은 프레임 기간동안 상당한 관계를 변화시키므로, 채널 추정치는 반복적으로 계산되고; 채널 추정치의 시퀀스는 156으로 나타난다. 예를 들어, 채널은 수신된 프레임의 파워 제어그룹 세그먼트 당 한번의 출력, 즉 프레임 당 16 추정치가 있도록 추정될 수 있다. 이들 채널 추정치는 모든 수신된 데이터 심볼(158)을 전체 프레임 길이의 0 위상 기준으로 위상 얼라인하기 위해 검출기(160)에 의해 사용된다(스텝 820). 이러한 방식으로, 이들은 비테르비 디코더(182)에서 거의 최적하게 디코드되기 전에 다른 안테나 또는 채널 지연으로부터 동일한 시퀀스의 왜곡된 복사본과 효율적으로 결합될 수 있다. 디코더(182) 성능은 이것의 입력이 프레임 길이에 걸쳐 코히런트적인 경우에 더욱 양호한 것처럼, 채널 추정 필터(711 또는 714)는 이것의 입력이 고려중인 전체 길이에 걸쳐 코히런트적인 경우에 더욱 양호한 채널 추정치를 산출한다. 예를 들어, 정보 에러를 의미하는, 풀 레이트인 수신 프레임의 고려는 모든 16 파워 제어 그룹에 존재한다. 채널 추정 필터(711 또는 714)는 채널 코히런트 시간 T_c와 거의 동일한 잡음성 페이딩 샘플의 시간 길이 T_f에서 동작한다면 이것의 출력 최대(가장 높은 신호대 잡음비 추정을 산출)에서 잡음을 감소시킬 수 있다. 채널 에스티메이터(154)는 어떤 점에서는 "필터링"이 아니라 "평활화(smoothing)" 개념의 어플리케이션이다. 에스티메이터(154)는 시간 t₀에서 채널을 추정하고, t-에서 t+까지 측정 데이터에 효과적으로 엑세스한다. 100km/hr 및 900MHz 조건에서, T_c는 약 4ms 또는 (파워 제어 그룹 당 1.25ms에서)3파워 제어 그룹이다. T_c는 차속에 반비례로 변화한다. 추정치의 신호 대 잡음비는 T_f가 T_c에 거의 동일하면 매우 높을 수 있고(페이딩 및 잡음 프로세스 통계치가 알려져 있다면, 필터의 정밀한 형태가 비엔나(Weiner) 필터 이론으로부터 용이하게 구해짐); 필터는 3 파워 제어 그룹에 걸쳐 동작해야 한다.

이 나중 포인트는 중요하다. 필터(711 또는 714)가 3 파워 제어 그룹에 걸쳐 항상 동작되면, 순수한 잡음이 비활성화된 파워 제어 그룹을 통해 필터 내에 정기적으로 삽입될 수 있기 때문에, 서브레이트 데이터에 관한 매우 서브옵티멀한 채널 추정치를 제공할 수 있다. 서브레이트로 설계된 필터를 동작시키는 이전의 방법의 대안은 수신된 프레임이 풀 레이트였다는 것을 판명할 때 서브옵티멀(T_f《T_c이기 때문에 서브옵티멀)하다. 본 발명은 채널 추정이 행해지기 전에 높은 정밀도로 통화속도를 추정함으로써 이러한 문제점을 해결한다. 이것은 적절한 필터(711 또는 714)가 현재의 프레임에서 실행될 수 있게 하고, 풀 레이트 경우에 최선의 채널 추정치를 산출하고 서브레이트 경우에 양호한 추정치를 산출한다. 대안적인 실시예에 있어서, 필터 수가 확장되는 경우에, 각각의 여러 가지 서브레이트 경우(예를 들어, 1/2, 1/4 및 1/8)가 적절하게 필터된다.

채널 에스티메이터(154)와 유사하게, 레이트 추정(173)은 활성화된 파워 제어 그룹을 필터하기 위해 타이밍 제어부(176)에 의해 사용되고, 비활성화된 그룹을 마스크 아웃하기 위해 주파수 오프셋 에스티메이터(172)에 의해 사용된다(스텝8 14-816). 적절하게 필터된 타이밍 제어부(176)은 타이밍 측정치(즉, 차이)를 계산하고, 상술된 바와 같이 탭을 활성화된 그룹에 기초하여 조정한다(스텝 808). 스텝 806은 잡음성 기준 비트를 사용하여 계산된, 온-타임 브렌치의 에너지 추정치가 파워 제어 그룹 당 한번 계산될 수 있고 다운링크 파워 제어 비트(즉, 파워가 너무 높은지 낮은지에 따라 이동국을 인포밍)를 설정하거나 클리어하는데 사용될 수 있는 방법을 예시한다. 부수적으로, 레이트 정보는 예를 들어, 잡음성 샘플이 서브레이트 프레임 동안에 디코더(182)로의 입력을 스케일링시에 신호 대 잡음비 에스티메이터에 의해 사용하기 위한 비테르비 디코더(182)로의 정보와 같이, 슬롯이 점유되지 않았다는 것을 나타내는데 사용될 수 있다.

제12도 및 제13도는 레이트 추정 정보의 사용에 의해 얻어진 소정의 이점을 도시한 것이다. 제12도는 채널 에스티메이터(154)로부터의 실제 출력을 도시한 것으로, 필터로의 입력 신호(901)의 신호 대 잡음비(SNR)는 -0.5dB이다. T_f《T_c인 서브레이트 필터(714)는 계산된 출력 SNR8.0dB로 채널 추정치(916)을 산출한다. 한편, T_f T_c인 풀 레이트 필터는 10.9dB의 계산된 SNR로 향상된 채널 추정치(914)를 산출한다.

타이밍 추정의 경우에, 제13도는 레이트 정보가 이용 가능한 경우에 타이밍 에러가 풀 레이트 프레임 동안에 매우 잘 트랙될 수 있는 방법을 도시한 것이다. 본 발명을 사용하면, 우리는 16개 모두가 활성화될 때 16개 그룹 모두를 사용하고, 필요한 경우(즉, 1/8 레이트인 경우) 16개중 2개만 사용한다. 제13도에서, 진짜 채널 타이밍(920)은 사인곡선 형태로 돌림으로써 시뮬레이트되어, 0의 평균치로부터 떨어져 1/2 칩 기간의 최대치에 도달한다. 타이밍 회로 트랙킹은 곡선(924)로 도시된다. 네트 에러는 세 번째 라인(926)으로 표시된다. 경과 시간의 10초와 10.2초 사이에서, 0.2칩 기간의 값으로 증가하여 에러가 나타난다. 이 시간동안에, 거의 모든 수신된 프레임이 서브레이트였고, 복귀시에 타이밍 업데이트가 느렸다. 시간 10.38초 근방에서, 풀 레이트 프레임의 버스트가 수신되기 시작했다. 레이트 에스티메이터(171)은 프레임이 이제 풀 레이트라는 것을 검출하여 타이밍 회로가 수신된 모든 심볼을 동작시킬 수 있었다. 이것은 신속하고 정확한 타이밍 보정을 초래하여 타이밍 에러가 거의 0이 되게 한다.

본 발명은 특정예에 대해 설명하고 도시하였지만, 본 분야에 숙련된 기술자라면 본 발명의 특허청구의 범위를 벗어나지 않고서 여러 가지 변경 및 변화시킬 수 있다. 예를 들어, 상술된 양호한 실시예의 통신 시스템의 변조기, 안테나 및 복조기 부분은 무선 통신 채널간에 전송된 CDMA 스펙트럼 확산 신호에 관한 것이었다. 그러나, 본 분야에 숙련된 기술자라면 알 수 있는 바와 같이, 여기에 설명되고 클레임된 엔코딩 및 디코딩 기술이 TDMA 및 FDMA에 기초한 다른 유형의 전송 시스템에 사용하기 위해 채택될 수도 있다. 부수적으로, 통신 채널은 선택적으로 전자 데이터 버스, 와이어라인, 광섬유 링크, 위성 링크 또는 다른 소정의 통신 채널일 수 있다. 그러므로, 본 분야에 숙련된 기술자라면 본 발명이 특정 실시예에 대해 설명하였지만, 상기 설명에 비추어보아 여러 가지 변경이 가능하다는 것을 알 수 있을 것이다. 따라서, 본 발명은 첨부된 특허 청구의 범위의 범위와 사상을 벗어나지 않고서 여러 가지로 변형 및 변경이 가능하다.

Claims (11)

1. 전송된 데이터를 포함하는 수신된 스펙트럼 확산 신호를 디지털화하기 위한 샘플러(sampler)와 상기 수신된 스펙트럼 확산 신호를 데이터 신호로 디스프레드(despread)하기 위해 상기 샘플러를 뒤따르는 디스프레더(despreader)를 포함하는 수신기에서 전송 레이트(tramsimission rate)를 추정하는 방법에 있어서, (a) 상기 데이터 신호로부터 기준 샘플 정보(reference sample information)를 추출하는 단계, (b) 상기 기준 샘플 정보에 의해 제1프레임의 어느 슬롯이 점유되었는지를 레이트 에스티메이터(rate estimetor)에 의해 추정하는 단계, 및 (c) 상기 추정 단계에 기초하여 레이트 추정치를 출력하는 단계를 포함하는 전송 레이트의 추정 방법.
2. 제1항에 있어서, (d) 상기 기준 샘플 정보를 상기 레이트 추정치에 의해 판단된 공지된 시퀀스와 상관시킴으로써 채널 추정치를 판단하고, 채널 추정치를 출력하는 단계를 더 포함하는 전송 레이트의 추정 방법.
3. 제1항에 있어서, (d) 상기 기준 샘플 정보를 상기 레이트 추정치에 기초하여 다수의 필터(filter)중 선정된 필터로 필터링함으로써 채널 추정치를 판단하고, 이 채널 추정치를 출력하는 단계를 더 포함하는 전송 레이트의 추정 방법.
4. 제1항에 있어서, (d) 상기 레이트 추정치에 기초하여 상기 수신된 스펙트럼 확산 신호의 위상과 주파수로 이루어진 그룹의 하나의 주파수 오프셋을 조정하는 단계를 더 포함하는 전송 레이트의 추정 방법.
5. 제1항에 있어서, (d) 상기 레이트 추정치 및 상기 데이터 신호와 상기 기준 샘플 정보 중 최소한 하나에 기초하여 상기 수신된 스펙트럼 확산 신호의 타이밍을 조정하는 단계를 더 포함하는 전송 레이트의 추정 방법.
6. 전송된 데이터를 포함하는 수신된 스펙트럼 확산 신호를 디지털화하기 위한 샘플러와 상기 수신된 스펙트럼 확산 신호를 데이터 신호로 디스프레드하기 위해 상기 샘플러를 뒤따르는 디스프레더를 포함하는 코히런트 스펙트럼 확산 수신기에 있어서, (a) 상기 데이터 신호로부터 기준 샘플 정보를 추출하기 위해 상기 디스프레더에 결합된 추출 수단, (b) 상기 기준 샘플 정보에 의해 제1프레임의 어느 슬롯이 점유되었는지를 추정하기 위해 상기 추출 수단에 결합된 레이트 에스티메이터 수단, 및 (c) 상기 기준 샘플 정보에 의해 제1프레임의 어느 슬롯이 점유되었는지를 추정한 결과에 근거하여 레이트 추정치를 출력하기 위한 출력 수단을 포함하는 코히런트 스펙트럼 확산 수신기.
7. 제6항에 있어서, 상기 기준 샘플 정보는 다수의 기준 샘플이고, 상기 레이트 에스티메이터 수단은 상기 제1프레임의 모든 기준 샘플을 저장하여 상기 저장된 기준 샘플을 한슬롯씩 출력하기 위한 버퍼와 어느 슬롯이 점유되었는지를 판단하기 위한 레이트 판단 수단을 포함하는 코히런트 스펙트럼 확산 수신기.
8. 제6항에 있어서, (d) 상기 기준 샘플 정보를 상기 레이트 추정치에 의해 판단된 공지된 시퀀스와 상관시킴으로써 채널 추정치를 판단하여 이 채널 추정치를 출력하기 위해 상기 추출 수단 및 상기 레이트 에스티메이터 수단에 결합된 채널 에스티메이터 수단을 더 포함하는 코히런트 스펙트럼 확산 수신기.
9. 제6항에 있어서, (d) 상기 추출 수단 및 상기 레이트 에스티메이터 수단에 결합되어 채널 추정치를 판단하고 상기 채널 추정치를 출력하기 위한 채널 에스티메이터 수단-상기 채널 에스티메이터 수단은 상기 기준 샘플 정보를 상기 레이트 추정치에 기초하여 다수의 필터 중 선정된 필터로 필터링하기 위한 다수의 필터 수단을 포함함-을 더 포함하는 코히런트 스펙트럼 확산 수신기.
10. 제6항에 있어서, (d) 상기 레이트 추정치에 기초하여 상기 수신된 스펙트럼 확산 신호의 위상과 주파수로 이루어진 그룹중 하나의 주파수 오프셋을 조정하기 위해 상기 추출 수단 및 상기 레이트 에스티메이터 수단에 결합된 주파수 오프셋 조정 수단을 더 포함하는 코히런트 스펙트럼 확산 수신기.
11. 제6항에 있어서, (d) 상기 레이트 추정치 및 상기 데이터 신호와 상기 기준 샘플 정보 중 최소한 하나에 기초하여 상기 수신된 스펙트럼 확산 신호의 타이밍을 조정하기 위해 상기 추출 수단 및 레이트 에스티메이터 수단에 결합된 타이밍 제어 수단을 더 포함하는 코히런트 스펙트럼 확산 수신기.