KR100226783B1 - 영상 데이터 처리 장치 - Google Patents

영상 데이터 처리 장치 Download PDF

Info

Publication number
KR100226783B1
KR100226783B1 KR1019960035738A KR19960035738A KR100226783B1 KR 100226783 B1 KR100226783 B1 KR 100226783B1 KR 1019960035738 A KR1019960035738 A KR 1019960035738A KR 19960035738 A KR19960035738 A KR 19960035738A KR 100226783 B1 KR100226783 B1 KR 100226783B1
Authority
KR
South Korea
Prior art keywords
signal
output
video
screen
register
Prior art date
Application number
KR1019960035738A
Other languages
English (en)
Other versions
KR19980016209A (ko
Inventor
강세진
Original Assignee
김영환
현대반도체주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대반도체주식회사 filed Critical 김영환
Priority to KR1019960035738A priority Critical patent/KR100226783B1/ko
Publication of KR19980016209A publication Critical patent/KR19980016209A/ko
Application granted granted Critical
Publication of KR100226783B1 publication Critical patent/KR100226783B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/173—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using elementary logic circuits as components
    • H03K19/1733—Controllable logic circuits
    • H03K19/1737—Controllable logic circuits using multiplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N9/00—Details of colour television systems
    • H04N9/77—Circuits for processing the brightness signal and the chrominance signal relative to each other, e.g. adjusting the phase of the brightness signal relative to the colour signal, correcting differential gain or differential phase

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Color Television Systems (AREA)
  • Processing Of Color Television Signals (AREA)

Abstract

본 발명은 비디오 카메라의 데이터 전송에 관한 것으로, 특히 소프트 웨어 기반의 화상 통신에 사용하는 PC에서 화면의 변화량을 고려하여 데이터의 전송이 이루어지도록한 영상 데이터 처리 장치에 관한 것이다.
본 발명의 영상 데이터 처리 장치는 비디오 카메라의 카메라 프로세싱부에서 처리되어 출력되는 휘도 신호(Y), 색신호(Cr)(Cb)의 비디오 신호를 프레임 단위로 비교하여 그 차이를 출력하는 차분기를 구비하여 상기의 비디오 신호에 화면 변화에 관한 정보를 부가하여 출력할 수 있도록한 것으로 영상 정보 이외에도 이전 화면과 현재 화면의 차이를 검출하여 동시에 출력하므로 영상 데이터 전송 동작에서 데이터 전송율 결정 및 전송 데이터 엔코딩 동작을 보다 효율적으로 수행할 수 있으므로 화질 향상 및 PC자원의 효율적인 사용이 가능하게 하는 효과가 있다.

Description

영상 데이터 처리 장치
본 발명은 비디오 카메라의 데이터 전송에 관한 것으로, 특히 소프트 웨어 기반의 화상 통신에 사용하는 PC에서 화면의 변화량을 고려하여 데이터의 전송 포맷을 결정하도록한 영상 데이터 처리 장치에 관한 것이다.
이하, 첨부된 도면을 참고하여 종래 기술의 영상 데이터 전송 및 그의 처리 장치에 관하여 설명하면 다음과 같다.
2차원 CCD 이미지 센서를 이용한 시스템은 CCTV, 비디오 카메라, 도어 폰 등을 들수 있다.
비디오 카메라의 경우는 흑백 시스템과 칼라 시스템으로 나눌 수 있는데, 흑백 시스템의 경우는 휘도(Y) 신호를 출력으로 사용하고, 칼라 시스템의 경우는 휘도 신호와 색 신호를 엔코딩하여 비디오 출력으로 사용한다.
도1은 종래 기술의 영상 데이터의 처리 장치의 구성 블록도이고, 도2는 CCIR 656에 따른 수직 방향의 데이터 전송 포맷 구성도이고, 도3은 CCIR 656에 따른 수평 방향이 데이터 전송 포맷 구성도이다.
종래 기술에서 데이터 전송을 위한 데이터 처리 장치(화상 통신에 사용하는 PC를 위한)는 먼저, 빛의 신호를 전기적인 영상 신호로 변환하는 CCD 영상 소자(1)와, 상기 CCD 영상 소자(1)에서 출력되는 전기적인 영상 신호를 두 번 샘플 앤드 홀드(Sample and Hold)하여 노이즈가 제거된 연속적인 신호를 출력하는 CDS(Correlated Double Sampling)부(2)와, 상기 CDS부(2)에서 출력되는 영상 신호의 밝기를 조정하는 AGC(Auto Gain Control)부(3)와, 상기 AGC부(3)의 출력 신호를 디지탈 변환하는 ADC부(4)와, 상기 ADC부(4)의 디지탈 신호를 처리하여 비디오 신호를 출력하는 카메라 프로세싱부(5)와, 상기 카메라 프로세싱부(5)의 비디오 출력 신호를 PC 포맷으로 변환하여 출력하는 PC 포맷 변환부(6)로 구성된다.
상기와 같이 구성된 종래 기술의 영상 데이터 처리 장치는 CCD부(1)에서 1/30초 마다 한 프레임의 화면을 전기적인 신호로 만들어 출력하면 이 신호는 CDS부(2)와 AGC부(3)를 거쳐 선형적인 아나로그 신호로 변환된다.
이 선형적인 신호는 ADC부(4)에 의하여 디지탈 신호로 변화되어 카메라 프로세싱부(5)로 출력된다.
카메라 프로세싱부(5)에서 비디오 포맷으로 바뀌어지고 그 신호는 다시 PC 포맷 변환부(6)에서 PC 포맷(CCIR 656)으로 변환되어 출력된다.
상기의 CCIR 656에 따른 PC 포맷은 도2와 도3에서와 같다.
종래 기술의 영상 데이터 처리 장치는 카메라 프로세싱부에서 비디오 데이터만을 출력하기 때문에 PC에서 화면의 변화를 예측하기 위해서는 별도의 장치를 사용해야 한다.
특히 소프트 웨어를 기반으로 하는 화상 통신 시스템에서는 화면의 변화를 예측할수 없어 영상 데이터의 전송을 위한 여러가지의 데이터 처리 과정이 효율적으로 이루어지지 않아 화면의 열화를 가져오거나, PC 자원을 효율적으로 관리하기가 힘든 문제가 있다.
본 발명은 상기와 같은 종래 기술의 영상 데이터 처리 장치의 문제점을 해결하기위해 안출한 것으로, 소프트 웨어 기반의 화상 통신에 사용하는 PC에서 화면의 변화량을 고려하여 데이터의 전송 포맷을 결정할 수 있도록한 영상 데이터 처리 장치를 제공하는데 그 목적이 있다.
제1도는 종래 기술의 영상 데이터 처리 장치의 구성 블록도
제2도는 CCIR 656에 따른 수직 방향의 데이터 전송 포맷 구성도
제3도는 CCIR 656에 따른 수평 방향의 데이터 전송 포맷 구성도
제4도는 본 발명에 따른 영상 데이터 처리 장치의 구성 블록도
제5도는 본 발명의 영상 데이터 차분기의 상세 구성도
제6도는 본 발명의 영상 데이터 차분기의 동작 타이밍도
도면의 주요부분에 대한 부호의 설명
41 : CCD 영상 소자 42 : CDS부
43 : AGC부 44 : ADC부
45 : 카메라 프로세싱부 46 : 차분기
47 : 다중화부 48 : PC 포맷 변환기
49 : 가산기 50 : Y/C 레지스터
51 : 제1화면 변화 레지스터 52 : D-플립 플롭
53 : NOR 게이트 54 : 제2화면 변화 레지스터
55 : 감산기
본 발명의 영상 데이터 처리 장치는 비디오 카메라의 카메라 프로세싱부에서 처리되어 출력되는 휘도 신호(Y), 색신호(Cr)(Cb)의 비디오 신호를 프레임 단위로 비교하여 그 차이를 출력하는 차분기를 구비하여 상기의 비디오 신호에 화면 변화에 관한 정보를 부가하여 출력하는 것을 특징으로 한다.
이하, 첨부된 도면을 참고하여 본 발명의 영상 데이터 처리 장치에 관하여 상세히 설명하면 다음과 같다.
도4는 본 발명에 따른 영상 데이터 처리 장치의 구성 블록도이고, 도5는 본 발명의 영상 데이터 차분기의 상세 구성도이다.
본 발명의 영상 데이터 처리 장치는 먼저, 빛의 신호를 전기적인 영상 신호로 변환하는 CCD 영상 소자(41)와, 상기 CCD 영상 소자(41)에서 출력되는 전기적인 영상 신호를 두 번 샘플 앤드 홀드(Sample and Hold)하여 노이즈가 제거된 연속적인 신호를 출력하는 CDS(Correlated Doule Sampling)부(42)와, 상기 CDS부(42)에서 출력되는 영상 신호의 밝기를 조정하는 AGC(Auto Gain Control)부(43)와, 상기 AGC부(43)의 출력 신호를 디지탈 변환하는 ADC부(44)와, 상기 ADC부(44)이 디지탈 신호를 처리하여 비디오 신호를 출력하는 카메라 프로세싱부(45)와, 상기 카메라 프로세싱부(45)의 휘도 신호(Y), 칼라 신호(Cr)(Cb)로 이루어진 영상 신호를 입력으로하여 이전 프레임과 현재 프레임의 화면 데이터 변화량이 있는가를 검출하여 출력하는 차분기(46)와, 상기 카메라 프로세싱부(45)의 영상 신호와 상기 차분기(46)에서 출력되는 (Y), (Cr), (Cb)의 화면 데이터 변화량을 수직 동기 신호(VD)에 의해 각각 다중화하여 출력하는 멀티플렉서들로 이루어진 다중화부(47)와, 상기 다중화부(47)에서 출력하는 화면 데이터 변화량이 있는가에 관한 정보 및 화면 데이터를 PC 포맷으로 변환하여 출력하는 PC 포맷 변환부(48)로 구성된다.
상기의 차분기(46)의 상세 구성은 다음과 같다.
시스템 리셋 신호에 의해 리셋되고 카메라 프로세싱부(46)의 클럭 신호(MCK)를 동작 클럭으로 하여 수직 동기 신호(VD)를 반전 래치 출력하는 D-플립 플롭(52)과, 상기 D-플립 플롭(52)의 출력 신호와 수직 동기 신호, 필드 정보 신호를 부정 논리 합하여 출력하는 NOR 게이트(53)와, 상기 NOR 게이트(53)의 출력 신호에 의해 리셋되고, 카메라 프로세싱부(46)의 클럭 신호(MCK)를 동작 클럭으로 하여 영상 신호(Y/C)를 누적 연산하여 출력하는 Y/C 레지스터(50)와, 상기 Y/C 레지스터(50)의 출력과 입력되는 카메라 프로세싱부(46)의 영상 신호를 가산하여 상기 Y/C 레지스터(50)로 출력하는 가산기(49)와, 시스템 리셋 신호에 의해 리셋되고, 필드 정보 신호(FLD)를 동작 클럭으로 하여 상기 Y/C 레지스터(50)의 출력 신호를 래치하여 출력하는 제1화면 변화 레지스터(51)와, 시스템 리셋 신호에 의해 리셋되고, 필드 정보 신호(FLD)를 동작 클럭으로 하여 상기 제1화면 변화 레지스터(51)의 출력 신호를 래치하여 출력하는 제2화면 변화 레지스터(52)와, 상기 제1화면 변화 레지스터(51)의 출력 신호와 상기 제2화면 변화 레지스터(52)의 출력 신호를 감산 출력하는 감산기(55)로 구성된다.
상기와 같이 구성된 본 방명의 영상 데이터 처리 장치의 동작을 설명하면 다음과 같다.
도6은 본 발명의 영상 데이터 차분기의 동작 타이밍도이다.
본 발명의 영상 데이터 처리 장치는 CCD 영상 소자(41)에서 1/30초 마다 한 프레임의 화면을 전기적인 신호로 만들어 출력하면 이 신호는 CDS부(42)와 AGC부(43)를 거쳐 선형적인 아나로그 신호로 변환된다.
이 선형적인 신호는 ADC부(44)에 의하여 디지탈 신호로 변화되어 카메라 프로세싱부(45)로 출력된다.
카메라 프로세싱부(45)에서 출력된 휘도(Y), 색(Cr)(Cb)의 데이터는 차분기(46 )로 입력된다.
상기의 데이터가 차분기(46)의 Y/C 레지스터(50)에 입력되어 누적 연산되고 수직 동기 신호의 RE(Rising Edge)에서 1펄스가 만들어지는 것으로 리셋되어 다시 누적 연산을 하게된다.
상기의 Y/C 레지스터(50)의 출력은 필드 정보 신호(FLD)의 RE 클럭에서 제1화면 변화 레지스터(51)에 입력된다.
상기의 제1화면 변화 레지스터(51)의 출력은 다음의 동작 클럭에서 제2화면 변화 레지스터(51)에 입력된다.
상기의 제1화면 변화 레지스터(51)의 출력은 다음의 동작 클럭에서 제2화면 변화 레지스터(52)에 입력된다.
그리고 상기 제2화면 변화 레지스터(52)의 이전 화면 데이터와 제1화면 변화 레지스터(51)의 현재 화면 데이터가 감산기(55)로 입력되어 프레임 단위로 그 차분 데이터를 출력하게 된다.
상기의 감산기(55)의 출력 파형은 도6에서와 같고, 그 차분 데이터는 필드 정보 신호의 RE마다 업데이트된다.
상기 차분기(46)의 출력 데이터는 다중화부(47)로 입력되어 수직 동기 신호가 Low인 구간에서는 차분 데이터가 PC 포맷 변환기(48)로 입력되고, 수직 동기 신호가 High인 구간에서는 화면 데이터가 PC 포맷 변환기(48)의 입력으로 사용된다.
즉, 화면 데이터에 프레임 단위로 차분 데이터를 구하여 화면 데이터의 변화가 있는지 여부를 부가하여 출력하는 것이다.
PC 포맷 변환부(6)에서 변환 출력되는 PC 포맷(CCIR 656)은 도2에서와 같은 출력 형태를 갖는데, 라인1∼10 그리고 라인 264∼274에 화면 변화 데이터(차분기에 의한 차분 데이터)가 부가되는 것이다.
본 발명의 영상 데이터 처리 장치는 비디오 카메라에서 영상 정보 이외에도 이전 화면과 현재 화면의 차이를 검출하여 동시에 출력하므로 영상 데이터 전송 동작에서 데이터 전송율 결정 및 전송 데이터 엔코딩 동작을 보다 효율적으로 수행할 수 있으므로 화질 향상 및 PC 자원의 효율적인 사용이 가능하게 하는 효과가 있다.

Claims (4)

  1. 비디오 카메라의 데이터 처리장치에 있어서, 카메라 프로세싱부에서 처리되어 출력되는 휘도신호(Y), 색신호(Cr)(Cb)이 비디오 신호를 프레임 단위로 비교하여 그 차이를 출력하는 차분기와, 상기 차분기에서 출력되는 휘도신호와 색신호의 화면 데이터 변화량과 상기 비디오 신호를 수직 동기 신호(VD)에 의해 각각 다중화하여 출력하는 멀티플렉서들로 이루어진 다중화부를 포함하여 구성되는 것을 특징으로 하는 영상 데이터 처리 장치.
  2. 전기적인 영상신호를 두 번 샘플 앤드 홀드(Sample and Hold)하여 노이즈가 제거된 연속적인 신호를 출력하는 CDS(Correlated Double Sampling)부와, 상기 CDS부에서 출력되는 영상신호의 밝기를 조정하는 AGC(Auto Gain Control)부와, 상기 AGC부의 출력신호를 디지털 변환하는 ADC부와, 상기 ADC부의 디지털 신호를 처리하여 비디오 신호를 출력하는 카메라 프로세싱부와, 상기 카메라 프로세싱부의 휘도신호(Y), 칼라신호(Cr)(Cb)로 이루어진 영상신호를 입력으로 하여 이전 프레임과 현재 프레임의 화면 데이터 변화량이 있는가를 검출하여 출력하는 차분기와, 상기 카메라 프로세싱부의 영상신호와 상기 차분기에서 출력되는 휘도신호, 칼라신호의 화면 데이터 변화량을 수직 동기 신호(VD)에 의해 각각 다중화하여 출력하는 멀티플렉서들로 이루이진 다중화부와, 상기 다중화부에서 출력하는 화면 데이터 변화량이 있는가에 관한 정보 및 화면 데이터를 PC 포맷으로 변환하여 출력하는 PC 포맷 변환부를 포함하여 구성되는 것을 특징으로 하는 영상 데이터 처리장치.
  3. 제2항에 있어서, 상기 차분기는 카메라 프로세싱부의 클럭신호(MCK)를 동작 클럭으로 하여 수직 동기 신호(VD)를 반전 래치 출력하는 D-플립 플롭과, 상기 D-플립 플롭이 출력신호와 수직동기신호, 필드정보신호를 부정 논리합하여 출력하는 NOR 게이트와, 상기 NOR 게이트의 출력신호에 의해 리셋되고, 카메라 프로세싱부의 클럭신호(MCK)를 동작 클럭으로 하여 영상신호(Y/C)를 누적 연산하여 출력하는 Y/C 레지스터와, 상기 Y/C 레지스터의 출력과 카메라 프로세싱부의 영상신호를 가산하여 상기 Y/C 레지스터로 출력하는 가산기와, 필드 정보 신호(FLD)를 동작 클럭으로 하여 상기 Y/C 레지스터의 출력신호를 래치하여 출력하는 제1화면 변화 레지스터와, 필드 정보 신호(FLD)를 동작 클럭으로 하여 상기 제1화면 변화 레지스터의 출력신호를 래치하여 출력하는 제2화면 변화 레지스터와, 상기 제1화면 변화 레지스터의 출력신호와 상기 제2화면 변화 레지스터의 출력신호를 감산 출력하는 감산기로 구성되는 것을 특징으로 하는 영상 데이터 처리장치.
  4. 제2항에 있어서, 화면 데이터 변화에 관한 정보는 CCIR 656의 전송 포맷에서 라인1∼10 그리고 라인 264∼274에 출력하는 것을 특징으로 하는 영상 데이터 처리장치.
KR1019960035738A 1996-08-27 1996-08-27 영상 데이터 처리 장치 KR100226783B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019960035738A KR100226783B1 (ko) 1996-08-27 1996-08-27 영상 데이터 처리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019960035738A KR100226783B1 (ko) 1996-08-27 1996-08-27 영상 데이터 처리 장치

Publications (2)

Publication Number Publication Date
KR19980016209A KR19980016209A (ko) 1998-05-25
KR100226783B1 true KR100226783B1 (ko) 1999-10-15

Family

ID=19470924

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019960035738A KR100226783B1 (ko) 1996-08-27 1996-08-27 영상 데이터 처리 장치

Country Status (1)

Country Link
KR (1) KR100226783B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030027449A (ko) * 2001-09-28 2003-04-07 엘지전자 주식회사 발신자 정보표시 방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05268515A (ja) * 1992-03-24 1993-10-15 Hitachi Ltd カメラ一体型磁気記録再生装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05268515A (ja) * 1992-03-24 1993-10-15 Hitachi Ltd カメラ一体型磁気記録再生装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030027449A (ko) * 2001-09-28 2003-04-07 엘지전자 주식회사 발신자 정보표시 방법

Also Published As

Publication number Publication date
KR19980016209A (ko) 1998-05-25

Similar Documents

Publication Publication Date Title
KR20080101803A (ko) 고체 촬상 장치 및 전자 정보 기기
US4202011A (en) Television signal coder
KR970024930A (ko) 멀티미디어 대응 가능한 씨씨디 카메라 시스템
US7750946B2 (en) Signal processing apparatus allowing an increase in pixels without an increase in driving frequency and circuit area
KR910008475A (ko) 고상 칼라 카메라용 신호처리 회로
JP2008160351A (ja) 色動き検出回路及びｙ／ｃ分離回路
KR100226783B1 (ko) 영상 데이터 처리 장치
KR970064167A (ko) 디지탈 칼라 영상신호의 전송방법 및 장치
US6677994B1 (en) Image processing apparatus method of the same and camera apparatus
US5896171A (en) Video signal processing apparatus to multiplex a video and control signal
KR100642083B1 (ko) 표준ㆍ비표준신호 판정회로
US4984070A (en) Picture quality improving apparatus capable of reducing deterioration of interpolated signal
RU2113068C1 (ru) Устройство для выделения сигнала движущегося изображения
KR20010076835A (ko) 디지털 카메라의 자동 화이트 밸런스 장치 및 방법
JP3792441B2 (ja) 信号処理装置
KR100263344B1 (ko) 영상 카메라의 화면끌림 방지방법
KR100213086B1 (ko) 특정 색상의 영상 신호를 기록할 수 있는 캠코더
JP2007104222A (ja) 撮像装置および撮像方法
KR0162902B1 (ko) 화상전화기의 화면 명암 조절장치
JP2023180137A (ja) 画像処理装置、画像処理方法、および画像処理プログラム
KR0169353B1 (ko) 선형예측법을 이용한 비디오 신호용 라인 메모리
JP3083143B6 (ja) 画像信号記録装置
KR200150134Y1 (ko) 디지탈 캠코더의 이득자동 제어시스템
CA1129074A (en) Television signal coder
KR0139833B1 (ko) 해상도 향상기능을 갖는 디지탈 비데오 카메라

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20050620

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee