KR100226770B1 - Manufacturing method of a semiconductor device - Google Patents
Manufacturing method of a semiconductor device Download PDFInfo
- Publication number
- KR100226770B1 KR100226770B1 KR1019960056446A KR19960056446A KR100226770B1 KR 100226770 B1 KR100226770 B1 KR 100226770B1 KR 1019960056446 A KR1019960056446 A KR 1019960056446A KR 19960056446 A KR19960056446 A KR 19960056446A KR 100226770 B1 KR100226770 B1 KR 100226770B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- gate electrode
- trenches
- forming
- semiconductor device
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title abstract description 36
- 238000004519 manufacturing process Methods 0.000 title abstract description 15
- 239000012535 impurity Substances 0.000 claims abstract description 19
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 125000006850 spacer group Chemical group 0.000 claims abstract description 16
- 238000000034 method Methods 0.000 claims description 18
- 229920002120 photoresistant polymer Polymers 0.000 claims description 13
- 238000000059 patterning Methods 0.000 claims 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 14
- 229920005591 polysilicon Polymers 0.000 description 11
- 150000002500 ions Chemical class 0.000 description 4
- 238000007796 conventional method Methods 0.000 description 3
- 230000015556 catabolic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000000969 carrier Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42356—Disposition, e.g. buried gate electrode
- H01L29/4236—Disposition, e.g. buried gate electrode within a trench, e.g. trench gate electrode, groove gate electrode
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/6656—Unipolar field-effect transistors with an insulated gate, i.e. MISFET using multiple spacer layers, e.g. multiple sidewall spacers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체 소자에 관한 것으로 특히, 소오스/드레인(Source/Drain)영역의 정션(Junction)을 향상시키도록 한 반도체 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device that improves a junction of a source / drain region.
이와 같은 본 발명의 반도체 소자의 제조방법은 활성영역과 필드영역으로 정의된 기판의 필드영역에 형성되는 필드 산화막; 상기 필드 산화막과 인접한 기판의 활성영역에 소정깊이로 형성되는 제 1, 제 2 트랜치; 상기 제 1, 제 2 트랜치 사이의 기판상에 형성되는 게이트 절연막 및 게이트 전극; 상기 게이트 전극 양측면에 형성되는 측벽 스페이서; 상기 제 1, 제 2 트랜치 표면에 형성되는 절연막; 그리고 상기 게이트 전극 양측의 기판에 형성되는 소오스/드레인 불순물영역을 포함하여 구성됨을 특징으로 한다.A method of manufacturing a semiconductor device according to the present invention includes: forming a field oxide film on a field region of a substrate defined as an active region and a field region; First and second trenches formed at a predetermined depth in an active region of the substrate adjacent to the field oxide film; A gate insulating film and a gate electrode formed on the substrate between the first and second trenches; A sidewall spacer formed on both sides of the gate electrode; An insulating film formed on the surfaces of the first and second trenches; And a source / drain impurity region formed on the substrate on both sides of the gate electrode.
Description
본 발명은 반도체 소자에 관한 것으로 특히, 소오스/드레인(Source/Drain) 영역의 정션(Junction)을 향상시키도록 한 반도체 소자의 제조방법에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device, and more particularly, to a method of manufacturing a semiconductor device that improves a junction of a source / drain region.
일반적으로 반도체 소자의 집적화에 따라 점차 미세화하여 서브 마이크론급의 반도체 소자들이 개발되어지고 있다. 이와 같은 추세에 따라 트랜지스터에서도 소오스 영역과 드레인 영역 사이의 채널 길이가 짧아지므로 해서 숏채널 효과(Short Channel Effect)인 핫 캐리어(Hot Carrier), 펀치쓰루(Punch Through) 현상등이 발생되었다.In general, submicron semiconductor devices have been developed in accordance with the integration of semiconductor devices. According to this trend, the channel length between the source region and the drain region is shortened in the transistor, so that a short channel effect such as a hot carrier and a punch through phenomenon occurs.
참고문헌 [Chenming Huet al., Hot Electron-Induced MOSFET Degradation Model, Monitor and Improvement, IEEE Transatctions on Electron Devices, Vol, ED 32.References Chenming Hu et al., Hot Electron-Induced MOSFET Degradation Model, Monitor and Improvement, IEEE Transactions on Electron Devices, Vol.
NO. 2. 1985. pp. 375 - 385]에 의하면 핫 캐리어로 인한 불안정성은 짧은 채널길이와 높은 인가전압에서 기인한 드레인 접합 근처에서의 매우 높은 전계가 그 원인이다.NO. 2. 1985. pp. 375 - 385], the instability due to hot carriers is due to the very high field near the drain junction due to short channel length and high applied voltage.
따라서, 숏채널 효과인 핫 캐리어에 취약한 기존의 트랜지스터 소자 구조를 개선한 LDD구조가 제안되었다.Therefore, an LDD structure is proposed in which the structure of a conventional transistor, which is susceptible to a hot channel, is short channel effect.
이하, 첨부된 도면을 참조하여 종래의 반도체 소자의 구조 및 제조방법을 설명하면 다음과 같다.Hereinafter, a structure and a manufacturing method of a conventional semiconductor device will be described with reference to the accompanying drawings.
도 1은 종래의 반도체 소자의 구조를 나타낸 구조단면도이고, 도 2a - 도 2d는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도이다.FIG. 1 is a structural cross-sectional view showing a structure of a conventional semiconductor device, and FIGS. 2 (a) to 2 (d) are process cross-sectional views showing a conventional method of manufacturing a semiconductor device.
종래의 반도체 소자는 도 1에 도시된 바와 같이 활성영역과 필드영역으로 정의된 반도체 기판(11)의 필드영역에 필드 산화막(12)이 형성되고, 상기 활성영역에 게이트 절연막(13) 및 게이트 전극(14a)이 형성된다.1, a field oxide film 12 is formed in a field region of a semiconductor substrate 11 defined as an active region and a field region, and a gate insulating film 13 and a gate electrode (14a) is formed.
그리고 상기 게이트 전극(14a)의 양측면에 측벽 스페이서(17)가 형성되고, 상기 게이트 전극(14a) 양측의 반도체 기판(11)에 LDD 구조를 갖는 소오스/드레인 불순물 확산영역(18)이 형성된 구조를 갖는다.A sidewall spacer 17 is formed on both sides of the gate electrode 14a and a source / drain impurity diffusion region 18 having an LDD structure is formed on the semiconductor substrate 11 on both sides of the gate electrode 14a. .
상기와 같은 구조를 갖는 종래의 반도체 소자의 제조방법은 먼저, 도 2a에 도시된 바와 같이 활성영역과 필드영역으로 정의된 반도체 기판(11)의 필드영역에 필드 산화막(12)을 형성하고, 상기 필드 산화막(12)을 포함한 전면에 게이트 절연막(13) 및 게이트 전극용 다결정 실리콘층(14)을 차례로 형성한다.In the conventional method of fabricating a semiconductor device having the above structure, a field oxide film 12 is formed in a field region of a semiconductor substrate 11 defined as an active region and a field region, as shown in FIG. 2A, A gate insulating film 13 and a polycrystalline silicon layer 14 for a gate electrode are sequentially formed on the entire surface including the field oxide film 12. [
이어, 상기 다결정 실리콘층(14)상에 감광막(15)을 도포한 후, 상기 감광막(15)을 노광 및 현상공정으로 패터닝(Patterning)한다.Next, the photoresist layer 15 is coated on the polycrystalline silicon layer 14, and then the photoresist layer 15 is patterned by an exposure and development process.
도 2b에서 도시된 바와 같이 상기 패터닝된 감광막(15)을 마스크로 사용하여 상기 다결정 실리콘층(14) 및 게이트 절연막(13)을 선택적으로 제거하여 게이트 전극(14a)을 형성한다.The polycrystalline silicon layer 14 and the gate insulating film 13 are selectively removed using the patterned photoresist film 15 as a mask to form the gate electrode 14a as shown in FIG.
그리고 상기 감광막(15)을 제거하고, 상기 게이트 전극(14a)을 마스크로 하여 저농도 불순물 이온을 주입을 하여 LDD(Lightly Doped Drain) 영역(16)을 형성한다.Then, the photoresist layer 15 is removed, and low concentration impurity ions are implanted using the gate electrode 14a as a mask to form LDD (Lightly Doped Drain) regions 16.
도 2c에 도시된 바와 같이 전면에 측벽 스페이서용 절연막(도면에 도시하지 않음)을 증착하고, 에치백(Etch Back) 공정을 실시하여 상기 게이트 전극(14a) 및 게이트 절연막(13)의 양측면에 측벽 스페이서(17)를 형성한다.An insulating film (not shown) for the sidewall spacers is deposited on the entire surface and an etch back process is performed on the entire surface as shown in Fig. 2C, so that the sidewall spacers are formed on both sides of the gate electrode 14a and the gate insulating film 13, Thereby forming spacers 17.
그리고 도 2d에 도시된 바와 같이 상기 게이트 전극(14a)와 측벽 스페이서(17)를 마스크로 하여 전면에 고동도 불순물 이온을 주입함으로써 상기 LDD 영역(16)과 연결되는 소오스/드레인 불순물 확산영역(18)을 형성한다.2D, a source / drain impurity diffusion region 18 (not shown) is formed by implanting high-impurity impurity ions on the entire surface using the gate electrode 14a and the sidewall spacer 17 as masks, ).
그러나 이와 같은 종래의 반도체 소자의 구조 및 제조방법에 있어서 다음과 같은 문제점이 있었다.However, the structure and the manufacturing method of the conventional semiconductor device have the following problems.
첫째, 반도체 소자의 크기가 작아짐에 따라서 소오스/드레인 영역의 정션(Junction) 특성이 악화된다.First, as the size of a semiconductor device becomes smaller, the junction characteristics of the source / drain region deteriorate.
둘째, 채널(Channel)의 크기가 감소함에 따라 펀치쓰로우(Punchthrough)에 의한 문턱전압(Breakdown Voltage)의 저하와 누설전류(Leakage Current)의 증가가 발생한다.Second, as the size of the channel decreases, the breakdown voltage and the leakage current increase due to the punchthrough.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출한 것으로 소오스/드레인 영역의 형성시 채널과의 전기적 연결부분을 제외하고, 나머지 부분들을 절연막으로 격리시키므로써 소오스/드레인 영역의 정션 및 문턱전압을 향상시키도록 한 반도체 소자의 제조방법을 제공하는데 그 목적이 있다.SUMMARY OF THE INVENTION The present invention has been devised to solve the problems described above, and it is an object of the present invention to improve the junction and threshold voltage of a source / drain region by isolating remaining portions except an electrical connection portion with a channel when forming a source / And a method of manufacturing a semiconductor device.
제1도는 종래의 반도체 소자의 구조를 나타낸 구조단면도FIG. 1 is a cross-sectional view showing a structure of a conventional semiconductor device
제2a도- 제2d도는 종래의 반도체 소자의 제조방법을 나타낸 공정단면도2a to 2d are process sectional views showing a conventional method of manufacturing a semiconductor device
제3도는 본 발명의 반도체 소자의 구조를 나타낸 구조단면도3 is a structural cross-sectional view showing a structure of a semiconductor device of the present invention
제4a도 - 제4e도는 본 발명의 반도체 소자의 제조방법을 나타낸 공정단면도4a to 4e are cross-sectional views showing the steps of the method for manufacturing a semiconductor device of the present invention
도면의 주요부분에 대한 부호의 설명DESCRIPTION OF THE REFERENCE NUMERALS
21 : 반도체 기판 22 : 필드 산화막21: semiconductor substrate 22: field oxide film
23 : 제 1 감광막 24a, 24b : 제 1, 제 2 트랜치23: first photosensitive film 24a, 24b: first and second trenches 24a,
25 : 게이트 절연막 26 : 제 1 폴리실리콘25: gate insulating film 26: first polysilicon
26a : 게이트 전극 27 : 제 2 감광막26a: gate electrode 27: second photoresist film
28 : LDD 영역 29 : 측벽 스페이서28: LDD region 29: sidewall spacer
30 : 제 2 폴리실리콘 30a : 소오스/드레인 불순물 영역30: second polysilicon 30a: source / drain impurity region
상기와 같은 목적을 달성하기 위한 본 발명의 반도체 소자의 제조방법은 활성영역과 필드영역으로 정의된 기판의 필드영역에 필드 산화막을 형성하는 단계; 상기 필드 산화막과 인접한 기판의 활성영역의 소정부분을 제거하여 제 1, 제 2 트랜치를 형성하는 단계; 상기 제 1, 제 2 트랜치를 포함한 전면에 게이트 절연막 및 도전층을 형성하는 단계; 상기 도전층을 선택적으로 제거하여 게이트 전극을 형성하는 단계; 상기 게이트 전극을 마스크로 하여 LDD 영역을 형성하는 단계; 상기 게이트 전극의 양측면에 측벽 스페이서를 형성하는 단계; 그리고 상기 게이트 전극 및 측벽 스페이서의 양측에 상기 LDD 영역과 연결되는 소오스/드레인 불순물영역을 형성하는 단계를 포함하여 형성함을 특징으로 한다.According to another aspect of the present invention, there is provided a method of fabricating a semiconductor device, including: forming a field oxide layer in a field region of a substrate defined as an active region and a field region; Removing a predetermined portion of the active region of the substrate adjacent to the field oxide film to form first and second trenches; Forming a gate insulating film and a conductive layer on the entire surface including the first and second trenches; Selectively removing the conductive layer to form a gate electrode; Forming an LDD region using the gate electrode as a mask; Forming sidewall spacers on both sides of the gate electrode; And forming a source / drain impurity region connected to the LDD region on both sides of the gate electrode and the sidewall spacer.
이하, 첨부된 도면을 참조하여 본 발명의 반도체 소자의 제조방법을 상세히 설명하면 다음과 같다.Hereinafter, a method of manufacturing a semiconductor device of the present invention will be described in detail with reference to the accompanying drawings.
도 3은 본 발명의 반도체 소자의 구조를 나타낸 구조단면도이고, 제4a도-제4e도는 본 발명의 반도체 소자의 제조방법을 나타낸 공정단면도이다.FIG. 3 is a structural cross-sectional view showing a structure of a semiconductor device of the present invention, and FIGS. 4a to 4e are process sectional views showing a method of manufacturing a semiconductor device of the present invention.
도 3에 도시된 바와 같이 필드영역과 활성영역으로 정의된 반도체 기판(21)의 필드영역에 필드 산화막(22)이 형성되고, 상기 필드 산화막(22)과 인접한 상기 반도체 기판(21)의 활성 영역에 소정깊이로 제 1, 제 2 트랜치(24a, 24b)가 형성된다.3, a field oxide film 22 is formed in a field region of a semiconductor substrate 21 defined as a field region and an active region, and an active region 22 of the semiconductor substrate 21 adjacent to the field oxide film 22 is formed. The first and second trenches 24a and 24b are formed at a predetermined depth.
상기 제 1, 제 2 트랜치(24a, 24b)사이의 활성영역에 게이트 절연막(25) 및 게이트 전극(26a)이 형성된다. 그리고 상기 게이트 전극(26a)의 양측면에 측벽 스페이서(29)가 형성되며, 상기 제 1, 제 2 트랜치(24a, 24b)표면에 절연막(25)이 형성된다.A gate insulating film 25 and a gate electrode 26a are formed in the active region between the first and second trenches 24a and 24b. Sidewall spacers 29 are formed on both sides of the gate electrode 26a and an insulating layer 25 is formed on the surfaces of the first and second trenches 24a and 24b.
또한, 상기 제 1, 제 2 트랜치(24a, 24b)의 표면에 형성된 절연막(25)내에 고농도 불순물영역으로 이루어진 LDD 구조를 갖는 소오스/드레인 불순물 영역(30a)이 형성된다.A source / drain impurity region 30a having an LDD structure including a high concentration impurity region is formed in the insulating film 25 formed on the surfaces of the first and second trenches 24a and 24b.
여기서 상기 소오스/드레인 불순물 영역(30a)은 상기 측벽 스페이서(29) 하부에 형성된 LDD 영역(28)과 연결되므로써 LDD 구조를 이루고, 상기 절연막(25)은 게이트 절연막(25) 형성시 동시에 형성된다.The source / drain impurity region 30a is connected to the LDD region 28 formed under the sidewall spacer 29 to form an LDD structure. The insulating film 25 is formed at the same time when the gate insulating film 25 is formed.
상기와 같은 구조를 갖는 본 발명의 반도체 소자의 제조방법은 먼저, 제4a도에 도시된 바와 같이 필드영역과 활성영역으로 정의된 반도체 기판(21)의 필드영역에 필드 산화막(22)을 형성하고, 상기 활성영역에 채널(Channel)이온(도면에 도시하지 않음)이 주입된다. 이어, 상기 반도체 기판(21)을 포함한 전면에 제 1 감광막(23)을 도포한 후, 노광 및 현상공정으로 패터닝(Patterning)한다.In the method of manufacturing a semiconductor device of the present invention having the above structure, a field oxide film 22 is formed in a field region of a semiconductor substrate 21 defined as a field region and an active region as shown in FIG. 4A , And channel ions (not shown) are implanted into the active region. Next, the first photoresist layer 23 is coated on the entire surface including the semiconductor substrate 21, and patterned by an exposure and development process.
그리고 상기 패터닝된 제 1 감광막(23)을 마스크로 하여 상기 반도체 기판(21)을 표면으로부터 소정깊이로 식각하여 제 1, 제 2 트랜치(24a, 24b)를 형성한다.The first and second trenches 24a and 24b are formed by etching the semiconductor substrate 21 to a predetermined depth from the surface using the patterned first photoresist layer 23 as a mask.
제4b도 에 도시된 바와 같이 상기 제 1 감광막(23)을 제거하고, 상기 제 1, 제 2 트랜치(24a, 24b)을 포함한 전면에 게이트 절연막(25) 및 게이트 전극용 제 1 폴리실리콘(26)을 형성한다. 이어, 상기 제 1 폴리실리콘(26)상에 제 2 감광막(27)을 도포한 후, 노광 및 현상공정으로 패터닝한다.The first photoresist layer 23 is removed and the gate insulating layer 25 and the first polysilicon layer 26 for the gate electrode 26 are formed on the entire surface including the first and second trenches 24a and 24b as shown in FIG. ). Next, the second photoresist layer 27 is coated on the first polysilicon layer 26, and patterned by an exposure and development process.
제4c도에 도시된 바와 같이 상기 패터닝된 제 2 감광막(27)을 마스크로 전면에 에치백(Etch Back)공정을 실시하므로써 상기 제 1 폴리실리콘(26)을 선택적으로 제거하여 게이트 전극(26a)을 형성한다. 그리고 상기 제 2 감광막(27)을 제거하고, 상기 게이트 전극(26a)을 마스크로 전면에 저농도 불순물 이온을 주입하여 상기 반도체 기판(21)내에 LDD 영역(28)을 형성한다.The first polysilicon 26 is selectively removed to form the gate electrode 26a by performing an etch back process on the entire surface of the second photoresist layer 27 using the patterned second photoresist layer 27 as shown in FIG. . Then, the second photoresist layer 27 is removed and lightly doped impurity ions are implanted into the entire surface of the gate electrode 26a as a mask to form an LDD region 28 in the semiconductor substrate 21.
여기서 상기 제 1, 제 2 트랜치(24a, 24b)내의 상기 제 1 폴리실리콘(26)은 게이트 전극(26a)을 형성할 시 제거되지 않는다.Wherein the first polysilicon 26 in the first and second trenches 24a and 24b is not removed when forming the gate electrode 26a.
제4d도에 도시된 바와 같이 상기 게이트 전극(26a)을 포함한 전면에 절연막을 형성한 후, 에치백 공정을 실시하여 상기 게이트 전극(26a) 양측면에 측벽 스페이서(29)를 형성한다. 이때 상기 필드 산화막(22)상에 형성된 게이트 절연막(25)은 제거되고, 상기 제 1, 제 2 트랜치(24a, 24b)의 표면에 형성된 게이트 절연막(25)은 선택적으로 제거되므로써 상기 반도체 기판(21)에 단차가 발생한다.As shown in FIG. 4d, after an insulating film is formed on the entire surface including the gate electrode 26a, an etch-back process is performed to form sidewall spacers 29 on both sides of the gate electrode 26a. At this time, the gate insulating film 25 formed on the field oxide film 22 is removed, and the gate insulating film 25 formed on the surfaces of the first and second trenches 24a and 24b is selectively removed, ).
그리고 상기 게이트 전극(26a) 및 측벽 스페이서(29)를 포함한 전면에 단차를 줄이기 위해 고농도 n형 불순물이 도핑된 제 2 폴리실리콘(30)을 형성한다.A second polysilicon 30 doped with a high concentration n-type impurity is formed on the entire surface including the gate electrode 26a and the sidewall spacers 29 to reduce steps.
여기서 상기 제 2 폴리실리콘(30) 대신에 상기 반도체 기판(21)의 단차만큼의 금속 실리사이드를 형성할 수도 있다.Here, instead of the second polysilicon 30, a metal silicide as much as the step difference of the semiconductor substrate 21 may be formed.
제4e도에 도시된 바와 같이 전면에 에치백 공정을 실시하여 상기 제 2 폴리실리콘(30)을 선택적으로 제거하므로써 상기 LDD 영역(29)과 연결되는 소오스/드레인 불순물 영역(30a)을 형성한다.As shown in FIG. 4E, the etch back process is performed on the entire surface to selectively remove the second polysilicon 30 to form the source / drain impurity region 30a connected to the LDD region 29.
여기서 상기 소오스/드레인 불순물 영역(30a)은 상기 제 1, 제 2 트랜치(24a, 24b)내에 잔존하는 제 1 폴리실리콘(26)과 고농도 n형 불순물이 도핑된 제 2 폴리실리콘(30) 으로 이루어진다.The source / drain impurity region 30a includes a first polysilicon 26 remaining in the first and second trenches 24a and 24b and a second polysilicon 30 doped with a high concentration n-type impurity .
이상에서 설명한 바와 같이 본 발명의 반도체 소자의 제조방법에 있어서 소오스/드레인 불순물 영역을 게이트 절연막 형성시 형성된 절연막을 통하여 격리시키기 때문에 펀치쓰로우(Punchthrough)에 의한 문턱전압을 향상시키며, 누설전류를 방지하는 효과가 있다.As described above, in the method of manufacturing a semiconductor device of the present invention, the source / drain impurity region is isolated through the insulating film formed at the time of forming the gate insulating film, thereby improving the threshold voltage due to punchthrough and preventing leakage current .
Claims (6)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960056446A KR100226770B1 (en) | 1996-11-22 | 1996-11-22 | Manufacturing method of a semiconductor device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019960056446A KR100226770B1 (en) | 1996-11-22 | 1996-11-22 | Manufacturing method of a semiconductor device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19980037656A KR19980037656A (en) | 1998-08-05 |
| KR100226770B1 true KR100226770B1 (en) | 1999-10-15 |
Family
ID=19483047
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019960056446A KR100226770B1 (en) | 1996-11-22 | 1996-11-22 | Manufacturing method of a semiconductor device |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100226770B1 (en) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100321721B1 (en) * | 1998-12-30 | 2002-06-20 | 박종섭 | Ferroelectric Capacitor Manufacturing Method for Etching Ferroelectric Film and Electrode Double Film Simultaneously |
| KR100756815B1 (en) * | 2001-12-31 | 2007-09-07 | 주식회사 하이닉스반도체 | Method for manufacturing a transistor |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0346275A (en) * | 1989-07-13 | 1991-02-27 | Seiko Instr Inc | Manufacture of semiconductor device |
| JPH0491481A (en) * | 1990-08-02 | 1992-03-24 | Takehide Shirato | Mis field effect transistor |
-
1996
- 1996-11-22 KR KR1019960056446A patent/KR100226770B1/en not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0346275A (en) * | 1989-07-13 | 1991-02-27 | Seiko Instr Inc | Manufacture of semiconductor device |
| JPH0491481A (en) * | 1990-08-02 | 1992-03-24 | Takehide Shirato | Mis field effect transistor |
Also Published As
| Publication number | Publication date |
|---|---|
| KR19980037656A (en) | 1998-08-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6054357A (en) | Semiconductor device and method for fabricating the same | |
| KR19990069047A (en) | Semiconductor device and manufacturing method thereof | |
| KR100226770B1 (en) | Manufacturing method of a semiconductor device | |
| JP3049496B2 (en) | Method of manufacturing MOSFET | |
| JP2952570B2 (en) | Method for manufacturing semiconductor device | |
| KR100198676B1 (en) | Transistor of semiconductor device and method of manufacturing the same | |
| KR100349367B1 (en) | Method of manufacturing semiconductor device | |
| KR100304975B1 (en) | Semiconductor device and method for fabricating the same | |
| KR100252858B1 (en) | Semiconductor device and method for manufacturing the same | |
| KR100480802B1 (en) | Manufacturing method of semiconductor device | |
| KR100252842B1 (en) | Semiconductor device and its manufacture method | |
| US6936517B2 (en) | Method for fabricating transistor of semiconductor device | |
| KR0156157B1 (en) | Method of fabricating semiconductor device | |
| KR100504432B1 (en) | Gate electrode formation method of semiconductor device | |
| KR100501935B1 (en) | Semiconductor device manufacturing technology using second side wall process | |
| KR100268924B1 (en) | method for manufacturing semiconductor device | |
| KR0156158B1 (en) | Method of fabricating semiconductor device | |
| KR0161873B1 (en) | Method of manufacturing semiconductor device | |
| KR100358126B1 (en) | Method for manufacturing transistor | |
| KR100364794B1 (en) | Method for fabricating of semiconductor device | |
| KR0171734B1 (en) | Mos transistor of semiconductor device | |
| KR100205342B1 (en) | Coding method of rom | |
| KR19980058385A (en) | Semiconductor device and manufacturing method thereof | |
| KR20010005300A (en) | Forming method for non-symmetrical transistor of semiconductor device | |
| KR19980030510A (en) | Structure and manufacturing method of MOS FET |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |