KR100226503B1 - 반도체장치의 제조방법 - Google Patents
반도체장치의 제조방법 Download PDFInfo
- Publication number
- KR100226503B1 KR100226503B1 KR1019970034247A KR19970034247A KR100226503B1 KR 100226503 B1 KR100226503 B1 KR 100226503B1 KR 1019970034247 A KR1019970034247 A KR 1019970034247A KR 19970034247 A KR19970034247 A KR 19970034247A KR 100226503 B1 KR100226503 B1 KR 100226503B1
- Authority
- KR
- South Korea
- Prior art keywords
- region
- semiconductor substrate
- forming
- gate
- oxide film
- Prior art date
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 53
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 14
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000012535 impurity Substances 0.000 claims abstract description 10
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 8
- 238000000034 method Methods 0.000 abstract description 8
- 230000003647 oxidation Effects 0.000 description 5
- 238000007254 oxidation reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 230000001590 oxidative effect Effects 0.000 description 2
- 229910052698 phosphorus Inorganic materials 0.000 description 2
- 239000011574 phosphorus Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 210000003323 beak Anatomy 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000593 degrading effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 238000001020 plasma etching Methods 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
- H01L29/1025—Channel region of field-effect devices
- H01L29/1029—Channel region of field-effect devices of field-effect transistors
- H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
- H01L29/1037—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure and non-planar channel
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42364—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the insulating layer, e.g. thickness or uniformity
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
- H01L29/42376—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the length or the sectional shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66568—Lateral single gate silicon transistors
- H01L29/66575—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate
- H01L29/6659—Lateral single gate silicon transistors where the source and drain or source and drain extensions are self-aligned to the sides of the gate with both lightly doped source and drain extensions and source and drain self-aligned to the sides of the gate, e.g. lightly doped drain [LDD] MOSFET, double diffused drain [DDD] MOSFET
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
본 발명은 반도체장치의 제조방법에 관한 것으로서 활성영역과 필드영역을 갖는 제 1 도전형의 반도체기판 상의 상기 활성영역 내에 게이트영역을 한정하는 마스크층을 형성하는 공정과, 상기 반도체기판 상의 마스크층이 형성되지 않은 부분에 희생산화막을 형성하는 공정과, 상기 마스크층 및 희생산화막을 제거하여 상기 반도체기판의 표면이 소정 경사각으로 단차를 갖도록 형성하는 공정과, 상기 반도체기판의 필드영역에 필드산화막을 형성하는 공정과, 상기 반도체기판 상의 단차 부분에 경사면을 덮도록 게이트산화막 및 게이트를 형성하는 공정과, 상기 반도체기판내에 소오스 및 드레인 영역으로 이용되는 제 2 도전형의 불순물영역을 형성하는 공정을 구비한다. 따라서, 반도체기판의 게이트영역을 표면이 소정 경사각을 가지면서 단차를 이루므로 채널 길이가 증가되므로 단채널 효과가 발생되는 것을 감소시킬 수 있으며, 또한, 저농도영역과 소오스 및 드레인영역으로 이용되는 제 2 고농도영역을 채널 부근에서 제 1 고농도영역이 포켓 형상으로 에워싸므로 펀치스루우 현상을 방지할 수 있다.
Description
본 발명은 반도체장치의 제조방법에 관한 것으로서, 특히, 펀치 스루우 및 단채널효과 특성을 향상시킬 수 있는 반도체장치의 제조방법에 관한 것이다.
반도체장치가 고접적화됨에 따라 각각의 셀은 미세해져 내부의 전계강도가 증가된다. 이러한 전계 강도의 증가는 소자 동작시 드레인 부근의 공핍층에서 채널영역의 캐리어를 가속시켜 게이트산화막으로 주입시키는 핫-캐리어 효과(hot-carrier effect)를 일으킨다. 상기 게이트산화막에 주입된 캐리어는 반도체기판과 게이트산화막의 계면에 준위를 생성시켜 드레쉬홀드전압(threshold voltage : VTH)을 변화시키거나 상호 컨덕턴스를 저하시켜 소자 특성을 저하시킨다. 그러므로, 핫-캐리어 효과에 의한 소자 특성의 저하를 감소시키기 위해 LDD(Lightly Doped Drain)등과 같이 드레인 구조를 변화시킨 구조를 하용하여야 한다.
도 1a 내지 도 1c는 종래 기술에 따른 반도체장치의 제조 공정도이다.
도 1a를 참조하면, P형의 반도체기판(11) 표면의 소정부분에 LOCOS(Local Oxidation of Silicon) 등의 통상적인 선택산화방법에 의해 필드산화막(13)을 형성하여 소자의 활성영역 및 필드영역을 한정한다.
도 1b를 참조하면, 반도체기판(11)의 표면을 열산화하여 게이트산화막(15)을 형성한다. 그리고, 필드산화막(13) 및 게이트산화막(15)의 상부에 다결정실리콘을 화학기상증착(Chemical Vapor Deposition : 이하, CVD라 칭함) 방법으로 증착하고 포토리쏘그래피(photolithography) 방법으로 패터닝하여 게이트(17)를 한정한다. 게이트(17)을 마스크로 사용하여 반도체기판(11)의 노출된 부분에 N형의 불순물을 저농도로 이온주입하여 LDD구조를 형성하기 위한 저농도영역(19)을 형성한다.
도 1c를 참조하면, 게이트(17)의 측면에 측벽(21)을 형성한다. 상기에서 측벽(21)은 산화실리콘을 증착한 후 게이트(17) 및 반도체기판(11)이 노출되도록 에치백(etchback)하므로써 형성된다. 그리고, 게이트(17)와 측벽(21)을 마스크로 사용하여 반도체기판(11)에 N형의 불순물을 고농도로 이온주입하여 소오스 및 드레인 영역으로 이용되는 고농도영역(23)을 형성한다. 이때, 고농도영역(23)은 저농도영역(19)과 중첩되게 형성된다.
그러나, 상술한 바와 같이 종래 기술은 반도체장치가 고집적화되어 소자의 크기가 감소됨에 따라 게이트의 길이가 짧아져 채널의 길이가 감소되므로 단채널효과가 발생될 뿐만 아니라 펀치스루우가 증가되는 문제점이 있었다.
따라서, 본 발명의 목적은 소자의 크기가 감소되어도 채널의 길이가 감소되는 것을 억제하여 단채널효과가 발생되는 것을 감소시킬 수 있는 반도체장치의 제조방법을 제공함에 있다.
본 발명의 다른 목적은 소자의 크기가 감소되어도 펀치스루우가 증가되는 것을 방지할 수 있는 반도체장치의 제조방법을 제공함에 있다.
상기 목적들을 달성하기 위한 본 발명에 따른 반도체장치의 제조방법은 활성영역과 필드영역을 갖는 제 1 도전형의 반도체기판 상의 상기 활성영역 내에 게이트영역을 한정하는 마스크층을 형성하는 공정과, 상기 반도체기판 상의 마스크층이 형성되지 않는 부분에 희생산화막을 형성하는 공정과, 상기 마스크층 및 희상산화막을 제거하여 상기 반도체기판의 표면이 소정 경사각으로 단차를 갖도록 형성하는 공정과, 상기 반도체기판의 필드영역에 필드산화막을 형성하는 공정과, 상기 반도체기판 상의 단차 부분에 경사면을 덮도록 게이트산화막 및 게이트를 형성하는 공정과, 상기 반도체기판 내에 소오스 및 드레인 영역으로 이용되는 제 2 도전형의 불순물 영역을 형성하는 공정을 구비한다.
이하 첨부한 도면을 참조하여 본 발명을 상세히 설명한다.
제1a도 내지 제1c도는 종래 기술에 따른 반도체 장치의 제조 공정도
제2a도 내지 제2e도는 본 발명에 따른 반도체장치의 제조 공정도
도 2a 내지 도 2e는 본 발명에 따른 반도체장치의 제조 공정도이다.
도 2a를 참조하면, P형의 반도체기판(31) 상에 열산화 방법에 의해 버퍼산화막(33)을 형성하고, 이 버퍼산화막(33) 상에 CVD 방법으로 질화실리콘을 증착하여 마스크층(35)을 형성한다. 그리고, 마스크층(35) 및 버퍼산화막(33)을 게이트영역에만 잔류하도록 포토리쏘그래피 방법으로 패터닝한다.
도 2b를 참조하면, 반도체기판(31)의 마스크층(35)이 형성되지 않은 부분에 보론(B) 등의 P형의 불순물을 고농도로 이온주입하여 제 1 고농도영역(37)을 형성한다. 그리고, 반도체기판(31)의 마스크층(35)이 형성되지 않은 부분을 열산화하여 두꺼운 희생산화막(39)을 형성한다. 이때, 희생산화막(39)은 마스크층(35) 하부로도 성장되어 버즈 빅(bird'd beak)이 형성된다.
도 2c를 참조하면, 마스크층(35)을 제거하고 버퍼산화막(33) 및 희생산화막(39)을 제거하여 반도체기판(31)을 노출시킨다. 이때, 반도체기판(31)은 희생산화막(39)에 의해 표면이 소정 경사각을 가지면서 단차를 이루므로 표면의 크기가 증가된다. 그리고, 반도체기판(31)의 소정 부분, 즉, 필드영역에 LOCOS(Local Oxidation of Silicon) 등의 선택산화방법에 의해 소자의 활성영역을 한정하는 필드산화막(41)을 형성한다. 상기에서, 필드산화막(41)을 반도체기판(31)에 트렌치를 형성하고 산화실리콘을 채워 형성할 수도 있다.
도 2d를 참조하면, 반도체기판(31) 상의 활성영역 내의 게이트영역에 게이트산화막(43)을 형성하고, 이 게이트산화막(43) 상에 게이트(45)를 형성한다. 상기에서 게이트(45)를 불순물이 도핑된 다결정실리콘 또는 다결정실리콘/실리사이드의 폴리사이드 구조를 형성한 후 패터닝하여 형성한다. 이때, 게이트(45)는 반도체기판(31)의 단차를 이루는 경사면을 덮도록 형성한다. 그리고, 게이트(45)를 마스크로 사용하여 인(P) 또는 에세닉(As) 등의 N형의 불순물을 저농도로 이온주입하여 제 1 고농도영역(37) 내에 포함되도록 LDD 구조를 형성하기 위한 저농도영역(47)을 형성한다. 상기에서 게이트(45) 하부의 저농도영역(47) 사이는 채널로 사용되는 것으로, 이 채널이 단차를 이루는 경사면을 포함하도록 형성되므로 채널 길이가 증가된다. 그러므로, 채널의 길이가 감소되는 것을 억제하여 단채널효과가 발생되는 것을 감소시킬 수 있다.
도 2e를 참조하면, 게이트(45)의 측면에 저농도영역(47)의 소정 부분과 중첩되는 측벽(49)을 형성한다. 상기에서 측벽(41)은 산화실리콘을 CVD방법으로 게이트(45)를 덮도록 증착한 후 게이트(45) 및 반도체기판(31)이 노출되도록 반응성이온식각 등의 이방성 식각방법으로 에치백하므로써 형성된다. 그리고 게이트(45)와 측벽(49)을 마스크로 사용하여 반도체기판(31)에 인(P) 또는 아세닉(As) 등의 N형의 불순물을 고농도로 이온주입하여 소오스 및 드레인 영역으로 이용되는 제 2 고농도영역(51)을 형성한다. 이때, 제 2 고농도영역(51)은 제 1 고농도영역(37) 및 저농도영역(47)의 소정 부분과 중첩되게 형성된다. 그러므로, 제 1 고농도영역(37) 은 채널 부근에서 제 2 고농도영역(51) 및 저농도영역(47)을 포켓 형상으로 에워싸므로 펀치스루우 현상을 방지할 수 있다. 그리고 필드산화막(41) 하부의 제 1 고농도영역(37)은 채널스토퍼가 된다.
따라서, 본 발명은 반도체기판의 게이트영역을 포면이 소정 경사각을 가지면서 단차를 이루므로 채널 길이가 증가되므로 단채널 효과가 발생되는 것을 감소시킬 수 있는 잇점이 있다. 또한, 저농도영역과 소오스 및 드레인영역으로 이용되는 제 2 고농도영역을 채널 부근에서 제 1 고농도영역이 포켓 형상으로 에워싸므로 펀치스루우 현상을 방지할 수 있는 잇점이 있다.
Claims (4)
- 활성영역과 필드영역을 갖는 제 1 도전형의 반도체기판 상의 상기 활성영역 내에 게이트영역을 한정하는 마스크층을 형성하는 공정과, 상기 반도체기판 상의 마스크층이 형성되지 않은 부분에 희생산화막을 형성하는 공정과, 상기 마스크층 및 희생산화막을 제거하여 상기 반도체기판의 표면이 소정 경사각으로 단차를 갖도록 형성하는 공정과, 상기 반도체기판의 필드영역에 필드산화막을 형성하는 공정과, 상기 반도체기판 상의 단차 부분에 경사면을 덮도록 게이트산화막 및 게이트를 형성하는 공정과, 상기 반도체기판 내에 소오스 및 드레인 영역으로 이용되는 제 2 도전형의 불순물 영역을 형성하는 공정을 구비하는 반도체장치의 제조방법.
- 청구항1에 있어서, 상기 마스크층을 질화실리콘으로 형성하는 반도체장치의 제조방법.
- 청구항1에 있어서, 상기 마스크층을 형성하고 반도체기판의 상기 마스크층이 형성되지 않은 부분에 제 1 도전형의 고농도영역을 형성하는 공정을 더 구비하는 반도체장치의 제조방법.
- 청구항1에 있어서, 상기 제 2 도전형의 불순물영역을 상기 게이트와 인접하는 부분에서 상기 제 1 도전형의 고농도영역이 포켓 형상으로 에워싸이도록 형성하는 반도체장치의 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970034247A KR100226503B1 (ko) | 1997-07-22 | 1997-07-22 | 반도체장치의 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019970034247A KR100226503B1 (ko) | 1997-07-22 | 1997-07-22 | 반도체장치의 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR19990011233A KR19990011233A (ko) | 1999-02-18 |
| KR100226503B1 true KR100226503B1 (ko) | 1999-10-15 |
Family
ID=19515291
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1019970034247A KR100226503B1 (ko) | 1997-07-22 | 1997-07-22 | 반도체장치의 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100226503B1 (ko) |
-
1997
- 1997-07-22 KR KR1019970034247A patent/KR100226503B1/ko not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| KR19990011233A (ko) | 1999-02-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5406111A (en) | Protection device for an intergrated circuit and method of formation | |
| US20010011759A1 (en) | Semiconductor device having a shallow trench isolation structure and a method for fabricating the same | |
| US6001692A (en) | Method of fabricating trench MOS | |
| KR980012622A (ko) | 반도체장치 및 그의 제조방법 | |
| KR100240113B1 (ko) | 반도체장치의 제조방법 | |
| KR100236190B1 (ko) | 반도체장치의 제조방법 | |
| KR100588658B1 (ko) | 반도체 장치의 모스 트랜지스터 제조 방법 | |
| KR100226503B1 (ko) | 반도체장치의 제조방법 | |
| KR100249011B1 (ko) | 반도체장치의 모스소자 제조방법 | |
| KR100240095B1 (ko) | 반도체장치의 제조방법 | |
| KR100240683B1 (ko) | 반도체장치의 제조방법 | |
| KR100236265B1 (ko) | 반도체장치의 제조방법 | |
| KR100269622B1 (ko) | 반도체장치의 제조방법 | |
| KR100247694B1 (ko) | 반도체소자의 제조 방법 | |
| KR100304500B1 (ko) | 반도체장치의제조방법 | |
| KR100231131B1 (ko) | 반도체장치의 제조방법 | |
| KR100202194B1 (ko) | 반도체장치의 제조방법 | |
| KR100632043B1 (ko) | 반도체 장치의 모스 트랜지스터 제조 방법 | |
| KR100236264B1 (ko) | 반도체장치의 제조방법 | |
| KR100202189B1 (ko) | 반도체장치의 제조방법 | |
| KR100221620B1 (ko) | 반도체장치 및 그의 제조방법 | |
| KR100497221B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100269634B1 (ko) | 트랜지스터의 형성 방법 | |
| KR100254045B1 (ko) | 반도체소자의 제조 방법 | |
| KR100679810B1 (ko) | 보론의 침투가 방지된 반도체 소자 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100624 Year of fee payment: 12 |
|
| LAPS | Lapse due to unpaid annual fee |